KR20040001015A - Apparatus and method for manufacturing semiconductor device for anisotropic selective epitaxial growth - Google Patents

Apparatus and method for manufacturing semiconductor device for anisotropic selective epitaxial growth Download PDF

Info

Publication number
KR20040001015A
KR20040001015A KR1020020036071A KR20020036071A KR20040001015A KR 20040001015 A KR20040001015 A KR 20040001015A KR 1020020036071 A KR1020020036071 A KR 1020020036071A KR 20020036071 A KR20020036071 A KR 20020036071A KR 20040001015 A KR20040001015 A KR 20040001015A
Authority
KR
South Korea
Prior art keywords
seg
vacuum chamber
film
gas
plasma
Prior art date
Application number
KR1020020036071A
Other languages
Korean (ko)
Inventor
김지수
박정우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020036071A priority Critical patent/KR20040001015A/en
Publication of KR20040001015A publication Critical patent/KR20040001015A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Abstract

PURPOSE: An apparatus and method of manufacturing semiconductor device are provided to achieve an effective anisotropic SEG(Selective Epitaxial Growth) process of silicon. CONSTITUTION: An insulating layer pattern(112) is formed on a semiconductor substrate(100) in which a silicon layer(110) is exposed. An SEG layer(120) is formed on the silicon layer(110) by the SEG process. The SEG layer existing upon the insulating layer pattern(112) is removed so as to leave the SEG layer only on the silicon layer(110). A passivation layer(130) is formed on the exposed surface of the SEG layer. An anisotropic etching is carried out on the passivation layer(130) so as to leave the passivation layer only on the side wall of the SEG layer, while the top surface of the SEG layer is exposed.

Description

이방성 선택 에피택셜 성장을 위한 반도체 소자 제조 장치 및 반도체 소자의 제조 방법{Apparatus and method for manufacturing semiconductor device for anisotropic selective epitaxial growth}Apparatus and method for manufacturing semiconductor device for anisotropic selective epitaxial growth}

본 발명은 반도체 소자 제조 장치 및 반도체 소자의 제조 방법에 관한 것으로, 특히 이방성 SEG (selective epitaxial growth) 공정을 행하기 위한 고집적 반도체 소자 제조 장치 및 이를 사용하여 이방성 SEG 공정을 행하는 고집적 반도체소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing apparatus and a method for manufacturing a semiconductor device, and in particular, a highly integrated semiconductor device manufacturing apparatus for performing an anisotropic selective epitaxial growth (SEG) process, and a method for manufacturing a highly integrated semiconductor device using the same. It is about.

반도체 소자의 크기 및 디자인룰(design rule)이 점차 축소되어 미세화됨에 따라 소자의 집적도가 증가되고 있으며, 반도체 소자를 구성하는 중요한 요소인 MOSFET (metal oxide semiconductor field effect transistor)의 스케일도 점차 축소되고 있다. 그러나, MOSFET의 스케일 축소는 게이트 유효 채널 길이를 감소시켜 소스와 드레인 사이의 펀치쓰루 (punch through) 및 단채널 효과 (short channel effect)를 유발시킨다. 이러한 펀치쓰루 및 단채널 효과를 개선하기 위하여 SEG 공정을 이용한 반도체 소자의 제조 방법에 관한 연구가 진행되고 있다. 특히, 엘리베이티드 소스/드레인 (elevated source/drain) 형성을 위한 에피층을 형성하는 데 있어서 이방성 SEG 기술이 널리 사용되고 있다. 그러나, 소자의 디자인룰이 축소됨에 따라 이상적인 이방성 SEG가 이루어지지 않고 등방성 성장이 발생되는 경우가 있다.As the size and design rule of semiconductor devices are gradually reduced and miniaturized, the degree of integration of devices is increasing, and the scale of MOSFET (metal oxide semiconductor field effect transistor), which is an important component of semiconductor devices, is gradually decreasing. . However, scaling down the MOSFET reduces the gate effective channel length, causing punch through and short channel effects between the source and drain. In order to improve such punchthrough and short channel effects, researches on a method of manufacturing a semiconductor device using an SEG process have been conducted. In particular, anisotropic SEG technology is widely used in forming epitaxial layers for the formation of elevated sources / drains. However, as the design rule of the device is reduced, ideal isotropic SEG may not be achieved and isotropic growth may occur.

상기와 같이 SEG 공정에 의한 에피택셜 성장이 등방성 성장으로 되는 경우, 횡방향으로 에피택셜 성장된 실리콘에 의하여 소자의 전기적 특성이 저하되고 단락 현상이 발생되는 등의 문제점이 있다.As described above, when the epitaxial growth by the SEG process becomes isotropic growth, there is a problem such that the electrical characteristics of the device are degraded due to the silicon epitaxially grown and the short circuit occurs.

본 발명의 목적은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 고집적 반도체 소자를 제조하기 위하여 이방성 SEG 공정에 의하여 실리콘을 선택적으로 성장시킬 때, 소자의 스케일 축소에 따라 발생되는 실리콘의 등방성 에피택셜 성장에 따른 문제를 극복하고 실리콘의 효과적인 이방성 SEG 공정을 실현하는데 사용될 수 있는 반도체 소자 제조 장치를 제공하는 것이다.An object of the present invention is to solve the problems in the prior art, isotropic epi of silicon generated by scaling down the device when selectively growing silicon by anisotropic SEG process to manufacture a highly integrated semiconductor device It is to provide a semiconductor device manufacturing apparatus that can be used to overcome the problems caused by tactical growth and to realize an effective anisotropic SEG process of silicon.

본 발명의 다른 목적은 축소된 스케일을 가지는 고집적 반도체 소자를 제조하기 위하여 적용되는 이방성 SEG 공정에서 실리콘의 이방성 에피택셜 성장이 효과적으로 이루어질 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method for manufacturing a semiconductor device in which anisotropic epitaxial growth of silicon can be effectively performed in an anisotropic SEG process applied to manufacture a highly integrated semiconductor device having a reduced scale.

도 1은 본 발명의 바람직한 실시예에 따른 반도체 소자 제조 장치의 요부 구성을 개락적으로 도시한 도면이다.1 is a diagram schematically showing a main configuration of a semiconductor device manufacturing apparatus according to a preferred embodiment of the present invention.

도 2 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.2 to 6 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a preferred embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 진공 챔버, 22: 웨이퍼 스테이지, 24: 가열부, 30: 가스 공급부, 40: 플라즈마 발생부, 50: RF 바이어스 파워 소스, 60: 배기부, 100: 반도체 기판, 110: 실리콘막, 112: 절연막 패턴, 120: SEG막, 130: 패시베이션막.10: vacuum chamber, 22: wafer stage, 24: heating portion, 30: gas supply portion, 40: plasma generating portion, 50: RF bias power source, 60: exhaust portion, 100: semiconductor substrate, 110: silicon film, 112: Insulating film pattern, 120: SEG film, 130: passivation film.

상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 제조 장치는 웨이퍼를 수용하는 진공 챔버와, 상기 진공 챔버 내에서 웨이퍼를 지지하기 위한 웨이퍼 스테이지와, 상기 웨이퍼 스테이지상에 지지된 웨이퍼에 열을 가하기 위한 가열부와, 상기 진공 챔버 내에 원료 가스를 공급하기 위한 가스 공급부와, 외부로부터 공급되는 가스로부터 이온을 포함하는 플라즈마를 발생시켜 상기 진공챔버 내에 공급하기 위한 플라즈마 발생부와, 상기 진공 챔버 내에서의 플라즈마 이온 에너지를 콘트롤하기 위한 RF 바이어스 파워 소스와, 상기 진공 챔버로부터 가스를 배기시키기 위한 배기부를 포함한다.In order to achieve the above object, an apparatus for manufacturing a semiconductor device according to the present invention comprises a vacuum chamber for receiving a wafer, a wafer stage for supporting a wafer in the vacuum chamber, and heat applied to a wafer supported on the wafer stage. A heating unit for applying, a gas supply unit for supplying a source gas into the vacuum chamber, a plasma generator for generating a plasma containing ions from a gas supplied from the outside, and supplying the plasma into the vacuum chamber; And an RF bias power source for controlling plasma ion energy at the &lt; RTI ID = 0.0 &gt; and &lt; / RTI &gt; an exhaust for evacuating gas from the vacuum chamber.

상기 진공 챔버는 이방성 SEG(selective epitaxial growth) 공정에 의해 웨이퍼상에 실리콘을 성장시키기 위한 챔버로 사용될 수 있다. 이 때, 상기 가스 공급부는 상기 진공 챔버 내에 예를 들면 SiH4또는 Si2H6가스를 공급한다.The vacuum chamber may be used as a chamber for growing silicon on the wafer by an anisotropic selective epitaxial growth (SEG) process. At this time, the gas supply unit supplies, for example, SiH 4 or Si 2 H 6 gas into the vacuum chamber.

상기 진공 챔버는 에칭 챔버로 사용될 수 있다. 이 경우, 상기 가스 공급부는 상기 진공 챔버 내에 예를 들면 Cl2가스를 공급한다.The vacuum chamber can be used as an etching chamber. In this case, the gas supply part supplies, for example, Cl 2 gas into the vacuum chamber.

상기 진공 챔버는 열 CVD (thermal chemical vapor deposition) 공정 챔버로사용될 수 있다. 이 경우, 상기 가스 공급부는 상기 진공 챔버 내에 예를 들면 O2, N2, NH3또는 이들의 조합으로 이루어지는 가스를 공급한다.The vacuum chamber may be used as a thermal chemical vapor deposition (CVD) process chamber. In this case, the gas supply part supplies a gas made of, for example, O 2 , N 2 , NH 3, or a combination thereof into the vacuum chamber.

상기 진공 챔버는 상기 플라즈마 발생부로부터 공급되는 불활성 가스 플라즈마를 이용하는 에칭 챔버로 사용될 수도 있다.The vacuum chamber may be used as an etching chamber using an inert gas plasma supplied from the plasma generator.

상기 다른 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 제조 방법에서는 (a) 실리콘막을 노출시키는 절연막 패턴이 형성된 반도체 기판을 준비한다. (b) SEG(selective epitaxial growth) 공정에 의해 상기 실리콘막상에 SEG막을 형성한다. (c) 상기 실리콘막상에만 상기 SEG막이 남도록 상기 절연막 패턴 위에 존재하는 상기 SEG막을 제거한다. (d) 상기 SEG막의 노출된 표면에 패시베이션막을 형성한다. (e) 상기 SEG막의 상면을 노출시키는 상태로 상기 SEG막의 측벽에만 상기 패시베이션막이 남도록 상기 패시베이션막을 이방성 에칭한다.In order to achieve the above another object, in the method of manufacturing a semiconductor device according to the present invention, (a) a semiconductor substrate having an insulating film pattern for exposing a silicon film is prepared. (b) A SEG film is formed on the silicon film by a selective epitaxial growth (SEG) process. (c) The SEG film existing on the insulating film pattern is removed so that the SEG film remains only on the silicon film. (d) A passivation film is formed on the exposed surface of the SEG film. (e) The passivation film is anisotropically etched so that the passivation film remains only on the sidewall of the SEG film with the top surface of the SEG film exposed.

바람직하게는, 상기 절연막 패턴 위에 존재하는 상기 SEG막을 제거하는 단계는 Cl2가스를 이용한 등방성 에칭 방법에 의하여 행해진다.Preferably, the step of removing the SEG film existing on the insulating film pattern is performed by an isotropic etching method using Cl 2 gas.

상기 패시베이션막을 형성하는 단계는 상기 SEG막의 표면을 산화, 질화, 또는 산화질화시킴으로써 행해질 수 있다. 상기 패시베이션막을 형성하는 단계는 필요에 따라 플라즈마를 이용하여 행해지거나, 열 CVD (thermal chemical vapor deposition) 공정에 의하여 행해질 수 있다.Forming the passivation film may be performed by oxidizing, nitriding, or oxynitriding the surface of the SEG film. Forming the passivation film may be performed by using a plasma, if necessary, or by a thermal chemical vapor deposition (CVD) process.

바람직하게는, 상기 패시베이션막을 이방성 에칭하는 단계는 불활성 가스 플라즈마를 이용하여 행해진다.Preferably, the anisotropic etching of the passivation film is performed using an inert gas plasma.

원하는 SEG 공정을 행하기 위하여, 상기 (b) 내지 (e) 단계를 필요에 따라 복수 회 반복한다. 여기서, 상기 (b) 내지 (e) 단계는 각각 상기 정의된 바와 같은 본 발명에 따른 반도체 소자 제조 장치를 사용하여 행해지는 것이 바람직하다.In order to perform a desired SEG process, the steps (b) to (e) are repeated a plurality of times as necessary. Here, the steps (b) to (e) are preferably performed using the semiconductor device manufacturing apparatus according to the present invention as defined above, respectively.

본 발명에 따른 반도체 소자의 제조 방법에서는 SEG막을 형성한 후, 불필요한 부분을 제거하고, 상기 SEG막의 측벽에만 패시베이션막을 형성한다. 이와 같은 일련의 공정을 반복함으로써 고집적 반도체 소자 제조에 필요한 이상적인 이방성 SEG 공정을 실현할 수 있다. 본 발명에 따른 반도체 소자의 제조 방법을 본 발명에 따른 반도체 소자 제조 장치를 사용하여 행함으로써, 고집적 반도체 소자의 제조 공정시 쓰루풋을 향상시킬 수 있다.In the method for manufacturing a semiconductor device according to the present invention, after the SEG film is formed, unnecessary portions are removed, and a passivation film is formed only on the sidewalls of the SEG film. By repeating this series of steps, the ideal anisotropic SEG process required for the manufacture of highly integrated semiconductor devices can be realized. By performing the manufacturing method of the semiconductor element which concerns on this invention using the semiconductor element manufacturing apparatus which concerns on this invention, the throughput at the time of the manufacturing process of a highly integrated semiconductor element can be improved.

다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.Next, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 실시예에 따른 반도체 소자 제조 장치의 요부 구성을 개락적으로 도시한 도면이다.1 is a diagram schematically showing a main configuration of a semiconductor device manufacturing apparatus according to a preferred embodiment of the present invention.

도 1을 참조하면, 본 발명에 따른 반도체 소자 제조 장치는 웨이퍼를 수용하는 진공 챔버(10)와, 상기 진공 챔버(10) 내에서 웨이퍼를 지지하기 위한 웨이퍼 스테이지(22)를 포함한다. 상기 웨이퍼 스테이지(22)의 아래에는 상기 웨이퍼 스테이지(22)상에 지지된 웨이퍼를 필요한 온도로 가열시키기 위하여 상기 웨이퍼에 열을 가하기 위한 가열부(24)가 설치되어 있다. 상기 웨이퍼 스테이지(22) 및 가열부(24)는 진공을 이용하는 척(chuck) 시스템에 의하여 구현될 수 있다.Referring to FIG. 1, an apparatus for manufacturing a semiconductor device according to the present invention includes a vacuum chamber 10 containing a wafer and a wafer stage 22 for supporting the wafer in the vacuum chamber 10. Under the wafer stage 22, a heating part 24 is provided for applying heat to the wafer in order to heat the wafer supported on the wafer stage 22 to a required temperature. The wafer stage 22 and the heater 24 may be implemented by a chuck system using a vacuum.

상기 진공 챔버(10)는 상기 진공 챔버(10) 내에 원료 가스를 공급하기 위한가스 공급부(30)와 연결되어 있다. 상기 가스 공급부(30)로부터 상기 진공 챔버(10) 내로 공급되는 원료 가스의 유량은 MFC에 의하여 제어된다.The vacuum chamber 10 is connected to a gas supply unit 30 for supplying a source gas into the vacuum chamber 10. The flow rate of the source gas supplied from the gas supply part 30 into the vacuum chamber 10 is controlled by the MFC.

상기 진공 챔버(10) 내에서 상기 웨이퍼 스테이지(22)에 의해 지지되어 있는 웨이퍼상에 이방성 SEG 공정에 의해 실리콘을 에피택셜 성장시키는 경우, 상기 가스 공급부(30)는 상기 진공 챔버(10) 내에 Si 소스 가스, 예를 들면 SiH4또는 Si2H6가스를 공급한다.When epitaxially growing silicon on the wafer supported by the wafer stage 22 in the vacuum chamber 10 by an anisotropic SEG process, the gas supply part 30 is formed of Si in the vacuum chamber 10. Source gas is supplied, for example SiH 4 or Si 2 H 6 gas.

또한, 상기 진공 챔버(10) 내에서 상기 웨이퍼 스테이지(22)에 의해 지지되어 있는 웨이퍼상의 소정의 막질을 에칭에 의해 제거하고자 하는 경우, 상기 가스 공급부(30)는 원하는 에칭 공정에 필요한 가스를 상기 진공 챔버(10) 내에 공급한다. 예를 들면, 이방성 SEG 공정시 상기 웨이퍼상에서 횡방향으로 에피택셜 성장된 불필요한 실리콘을 제거하기 위하여 상기 가스 공급부(30)는 상기 진공 챔버(10) 내에 Cl2가스를 공급한다.In addition, when it is desired to remove a predetermined film quality on the wafer supported by the wafer stage 22 in the vacuum chamber 10 by etching, the gas supply unit 30 may supply gas required for a desired etching process. Supply in the vacuum chamber 10. For example, in order to remove unnecessary silicon epitaxially grown on the wafer in the anisotropic SEG process, the gas supply unit 30 supplies Cl 2 gas into the vacuum chamber 10.

또한, 상기 진공 챔버(10)에서는 상기 웨이퍼 스테이지(22)에 의해 지지되어 있는 웨이퍼상에 필요한 막질을 형성하기 위하여 열 CVD (thermal chemical vapor deposition) 챔버로 사용될 수도 있다. 이를 위하여, 상기 가스 공급부(30)는 원하는 막질 형성에 필요한 원료 가스, 예를 들면 O2, N2, NH3또는 이들의 조합으로 이루어지는 가스를 상기 진공 챔버(10)에 공급한다.In addition, the vacuum chamber 10 may be used as a thermal chemical vapor deposition (CVD) chamber to form the necessary film on the wafer supported by the wafer stage 22. To this end, the gas supply unit 30 supplies a source gas, for example, O 2 , N 2 , NH 3, or a combination thereof, required to form a desired film, to the vacuum chamber 10.

상기 진공 챔버(10)의 위에는 가스 입구를 통하여 외부로부터 공급되는 가스로부터 이온을 포함하는 플라즈마를 발생시켜 상기 진공 챔버(10) 내에 공급하기위한 플라즈마 발생부(40)가 설치되어 있다. 또한, 상기 진공 챔버(10) 내에서의 플라즈마 이온 에너지를 콘트롤하기 위하여 RF 바이어스 파워 소스(50)가 상기 진공 챔버(10)에 연결되어 있다. 예를 들면, 상기 진공 챔버(10)가 에칭 챔버로 이용되는 경우, 상기 플라즈마 발생부(40)로부터 상기 진공 챔버(10) 내에 불활성 가스 플라즈마가 공급될 수 있다.On the vacuum chamber 10, a plasma generator 40 is provided for generating plasma containing ions from the gas supplied from the outside through a gas inlet and supplying the ions into the vacuum chamber 10. In addition, an RF bias power source 50 is connected to the vacuum chamber 10 to control plasma ion energy in the vacuum chamber 10. For example, when the vacuum chamber 10 is used as an etching chamber, an inert gas plasma may be supplied from the plasma generator 40 into the vacuum chamber 10.

또한, 상기 진공 챔버(10)에는 배기 펌프를 구비한 배기부(60)가 연결되어 있다. 상기 배기부(60)에 의하여 상기 진공 챔버(10)로부터 가스가 배기된다.In addition, the vacuum chamber 10 is connected to the exhaust unit 60 having an exhaust pump. The gas is exhausted from the vacuum chamber 10 by the exhaust part 60.

도 2 내지 도 6은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.2 to 6 are cross-sectional views illustrating a manufacturing method of a semiconductor device according to a preferred embodiment of the present invention in order of processing.

도 2를 참조하면, 먼저 결정질 또는 다결정 실리콘막(110)을 노출시키는 절연막 패턴(112)이 형성된 반도체 기판(100)을 준비한다.Referring to FIG. 2, first, a semiconductor substrate 100 having an insulating film pattern 112 for exposing a crystalline or polycrystalline silicon film 110 is prepared.

도 3을 참조하면, SEG 공정에 의해 상기 실리콘막(110)상에 실리콘을 이방성 에피택셜 성장시켜 SEG막(120)을 형성한다. 이를 위하여, 도 1을 참조하여 설명한 바와 같은 본 발명에 따른 반도체 소자 제조 장치를 사용한다. 즉, 상기 반도체 기판(100)을 상기 진공 챔버(10) 내의 웨이퍼 스테이지(22) 위에 올려 놓고, 상기 반도체 기판(100)을 고온으로 유지시키는 상태에서 상기 가스 공급부(30)로부터 상기 진공 챔버(10) 내에 SiH4또는 Si2H6가스를 공급하여 상기 SEG막(120)을 형성한다. 이 때, 에피층 가장자리에서 주로 발생되는 파셋(facet) 또는 표면 반응 등으로 인하여 의도하지 않았던 실리콘의 등방성 에피택셜 성장이 발생하게 되어 상기 절연막 패턴(112)의 상면을 덮게 된다.Referring to FIG. 3, silicon is anisotropically epitaxially grown on the silicon film 110 by the SEG process to form the SEG film 120. To this end, a semiconductor device manufacturing apparatus according to the present invention as described with reference to FIG. 1 is used. That is, the semiconductor substrate 100 is placed on the wafer stage 22 in the vacuum chamber 10, and the vacuum chamber 10 is discharged from the gas supply part 30 while maintaining the semiconductor substrate 100 at a high temperature. SiH 4 or Si 2 H 6 gas is supplied to form the SEG film 120. At this time, undesired isotropic epitaxial growth of silicon occurs due to facet or surface reaction mainly generated at the edge of the epi layer, thereby covering the top surface of the insulating layer pattern 112.

도 4를 참조하면, 상기 실리콘막(110)상에만 상기 SEG막(120)이 남도록 상기 SEG막(120)중 상기 절연막 패턴(112) 위에 존재하는 부분 즉 시드(seed) 실리콘을 제거한다. 상기 절연막 패턴(112) 위에 존재하는 시드 실리콘을 제거하는 단계는 Cl2가스를 이용한 등방성 에칭 방법에 의하여 행해질 수 있다. 즉, 상기 반도체 기판(100)이 상기 진공 챔버(10) 내의 웨이퍼 스테이지(22)에 지지되어 있는 상태에서 상기 반도체 기판(100)을 고온으로 유지하면서 상기 가스 공급부(30)로부터 상기 진공 챔버(10) 내에 Cl2가스를 공급한다.Referring to FIG. 4, a portion of the SEG film 120, that is, seed silicon, which is present on the insulating film pattern 112 is removed so that the SEG film 120 remains only on the silicon film 110. Removing the seed silicon existing on the insulating layer pattern 112 may be performed by an isotropic etching method using Cl 2 gas. That is, while maintaining the semiconductor substrate 100 at a high temperature while the semiconductor substrate 100 is supported by the wafer stage 22 in the vacuum chamber 10, the vacuum chamber 10 is discharged from the gas supply part 30. ) Cl 2 gas.

도 5를 참조하면, 상기 SEG막(120)의 노출된 표면에 패시베이션막(130)을 형성한다. 이를 위하여, 상기 반도체 기판(100)이 상기 진공 챔버(10) 내의 웨이퍼 스테이지(22)에 지지되어 있는 상태에서 상기 가스 공급부(30)로부터 상기 진공 챔버(10) 내에 O2, N2, NH3또는 이들의 조합으로 이루어지는 가스를 공급하여 상기 SEG막(120)의 표면을 산화, 질화, 또는 산화질화시킨다. 상기 패시베이션막(130) 형성 공정은 상기 반도체 기판(100)을 고온으로 유지시킨 상태에서 열 CVD 공정에 의하여 행해질 수도 있다. 또는, 상기 패시베이션막(130)을 형성하는 데 있어서 필요에 따라 상기 플라즈마 발생부(40)로부터 공급되는 플라즈마를 이용할 수도 있다.Referring to FIG. 5, a passivation film 130 is formed on the exposed surface of the SEG film 120. To this end, in the state where the semiconductor substrate 100 is supported by the wafer stage 22 in the vacuum chamber 10, O 2 , N 2 , NH 3 from the gas supply part 30 into the vacuum chamber 10. Or a combination of these gases to oxidize, nitrate, or oxynitride the surface of the SEG film 120. The passivation film 130 forming process may be performed by a thermal CVD process while keeping the semiconductor substrate 100 at a high temperature. Alternatively, in forming the passivation film 130, a plasma supplied from the plasma generator 40 may be used as necessary.

도 6을 참조하면, 상기 SEG막(120)의 상면을 노출시키는 상태로 상기 SEG막(120)의 측벽에만 상기 패시베이션막(130)이 남도록 상기 패시베이션막(130)을 이방성 에칭한다. 이를 위하여, 상기 플라즈마 발생부(40)로부터 공급되는 플라즈마를 이용할 수도 있고, 열 CVD 방식으로 형성된 상기 패시베이션막(130)을 불활성 가스 플라즈마를 이용하여 에칭하여 상기 SEG막(120)의 상면을 노출시킬 수도 있다.Referring to FIG. 6, the passivation layer 130 is anisotropically etched so that the passivation layer 130 remains only on sidewalls of the SEG layer 120 while the top surface of the SEG layer 120 is exposed. To this end, the plasma supplied from the plasma generator 40 may be used, and the passivation film 130 formed by thermal CVD may be etched using an inert gas plasma to expose the top surface of the SEG film 120. It may be.

상기 설명한 방법에서와 같이 상기 SEG막(120)의 측벽만을 덮는 패시베이션막(130)을 형성하므로, 상기 SEG막(120)을 이방성으로 에피택셜 성장시킬 수 있다. 원하는 이방성 SEG 공정을 완성하기 위하여, 도 2 내지 도 6을 참조하여 설명한 바와 같은 일련의 공정들을 필요한 횟수 만큼 반복한다.As in the above-described method, since the passivation film 130 covering only the sidewalls of the SEG film 120 is formed, the SEG film 120 may be anisotropically grown epitaxially. To complete the desired anisotropic SEG process, a series of processes as described with reference to FIGS. 2-6 are repeated as many times as necessary.

상기한 바와 같이, 본 발명에 따른 반도체 소자 제조 장치는 진공 챔버, 웨이퍼를 고온 상태로 유지시킬 수 있는 웨이퍼 스테이지 및 가열부, 원료 가스 공급부, 플라즈마 발생부, RF 바이어스 파워 소스 및 배기부를 최소한의 구성 요소로서 구비하고 있다. 이와 같은 구성을 가지는 본 발명에 따른 반도체 소자 제조 장치를 사용하여 이방성 SEG 공정을 효과적으로 행하기 위하여, 본 발명에 따른 반도체 소자의 제조 방법에서는 SEG막을 형성한 후, 불필요한 부분을 제거하고, 상기 SEG막의 측벽에만 패시베이션막을 형성한다. 이와 같은 일련의 공정을 반복함으로써 고집적 반도체 소자 제조에 필요한 이상적인 이방성 SEG 공정을 실현할 수 있다.As described above, the semiconductor device manufacturing apparatus according to the present invention comprises a vacuum chamber, a wafer stage and a heating unit capable of maintaining the wafer at a high temperature, a source gas supply unit, a plasma generation unit, an RF bias power source, and an exhaust unit at a minimum configuration. It is provided as an element. In order to effectively perform the anisotropic SEG process using the semiconductor device manufacturing apparatus according to the present invention having such a configuration, in the method of manufacturing a semiconductor device according to the present invention, after forming the SEG film, unnecessary parts are removed and the The passivation film is formed only on the sidewalls. By repeating this series of steps, the ideal anisotropic SEG process required for the manufacture of highly integrated semiconductor devices can be realized.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.The present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the scope of the technical idea of the present invention. Do.

Claims (13)

웨이퍼를 수용하는 진공 챔버와,A vacuum chamber containing the wafer, 상기 진공 챔버 내에서 웨이퍼를 지지하기 위한 웨이퍼 스테이지와,A wafer stage for supporting a wafer in the vacuum chamber, 상기 웨이퍼 스테이지상에 지지된 웨이퍼에 열을 가하기 위한 가열부와,A heating unit for applying heat to a wafer supported on the wafer stage; 상기 진공 챔버 내에 원료 가스를 공급하기 위한 가스 공급부와,A gas supply unit for supplying a source gas into the vacuum chamber; 외부로부터 공급되는 가스로부터 이온을 포함하는 플라즈마를 발생시켜 상기 진공챔버 내에 공급하기 위한 플라즈마 발생부와,A plasma generator for generating a plasma containing ions from a gas supplied from the outside and supplying the plasma to the vacuum chamber; 상기 진공 챔버 내에서의 플라즈마 이온 에너지를 콘트롤하기 위한 RF 바이어스 파워 소스와,An RF bias power source for controlling plasma ion energy in the vacuum chamber; 상기 진공 챔버로부터 가스를 배기시키기 위한 배기부를 포함하는 것을 특징으로 하는 반도체 소자 제조 장치.And an exhaust unit for exhausting gas from the vacuum chamber. 제1항에 있어서,The method of claim 1, 상기 가스 공급부는 상기 진공 챔버 내에 SiH4또는 Si2H6가스를 공급하고,The gas supply unit supplies SiH 4 or Si 2 H 6 gas into the vacuum chamber, 상기 진공 챔버는 이방성 SEG(selective epitaxial growth) 공정에 의해 웨이퍼상에 실리콘을 성장시키기 위한 챔버로 사용되는 것을 특징으로 하는 반도체 소자 제조 장치.And the vacuum chamber is used as a chamber for growing silicon on the wafer by an anisotropic selective epitaxial growth (SEG) process. 제1항에 있어서,The method of claim 1, 상기 가스 공급부는 상기 진공 챔버 내에 Cl2가스를 공급하고,The gas supply unit supplies Cl 2 gas into the vacuum chamber, 상기 진공 챔버는 에칭 챔버로 사용되는 것을 특징으로 하는 반도체 소자 제조 장치.And the vacuum chamber is used as an etching chamber. 제1항에 있어서,The method of claim 1, 상기 가스 공급부는 상기 진공 챔버 내에 O2, N2, NH3또는 이들의 조합으로 이루어지는 가스를 공급하고,The gas supply unit supplies a gas made of O 2 , N 2 , NH 3 or a combination thereof into the vacuum chamber, 상기 진공 챔버는 열 CVD (thermal chemical vapor deposition) 공정 챔버로 사용되는 것을 특징으로 하는 반도체 소자 제조 장치.The vacuum chamber is a semiconductor device manufacturing apparatus, characterized in that used as a thermal chemical vapor deposition (CVD) process chamber. 제1항에 있어서,The method of claim 1, 상기 진공 챔버는 상기 플라즈마 발생부로부터 공급되는 불활성 가스 플라즈마를 이용하는 에칭 챔버로 사용되는 것을 특징으로 하는 반도체 소자 제조 장치.And the vacuum chamber is used as an etching chamber using an inert gas plasma supplied from the plasma generator. (a) 실리콘막을 노출시키는 절연막 패턴이 형성된 반도체 기판을 준비하는 단계와,(a) preparing a semiconductor substrate having an insulating film pattern exposing the silicon film; (b) SEG(selective epitaxial growth) 공정에 의해 상기 실리콘막상에 SEG막을 형성하는 단계와,(b) forming a SEG film on the silicon film by a selective epitaxial growth (SEG) process; (c) 상기 실리콘막상에만 상기 SEG막이 남도록 상기 절연막 패턴 위에 존재하는 상기 SEG막을 제거하는 단계와,(c) removing the SEG film existing on the insulating film pattern such that the SEG film remains only on the silicon film; (d) 상기 SEG막의 노출된 표면에 패시베이션막을 형성하는 단계와,(d) forming a passivation film on the exposed surface of the SEG film; (e) 상기 SEG막의 상면을 노출시키는 상태로 상기 SEG막의 측벽에만 상기 패시베이션막이 남도록 상기 패시베이션막을 이방성 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.(e) anisotropically etching the passivation film such that the passivation film remains only on sidewalls of the SEG film with the top surface of the SEG film exposed. 제6항에 있어서,The method of claim 6, 상기 절연막 패턴 위에 존재하는 상기 SEG막을 제거하는 단계는 Cl2가스를 이용한 등방성 에칭 방법에 의하여 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.And removing the SEG film existing on the insulating film pattern is performed by an isotropic etching method using Cl 2 gas. 제6항에 있어서,The method of claim 6, 상기 패시베이션막을 형성하는 단계는 상기 SEG막의 표면을 산화, 질화, 또는 산화질화시킴으로써 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.And forming the passivation film is performed by oxidizing, nitriding, or oxynitriding the surface of the SEG film. 제6항에 있어서,The method of claim 6, 상기 패시베이션막을 형성하는 단계는 플라즈마를 이용하여 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.Forming the passivation film is performed using plasma. 제6항에 있어서,The method of claim 6, 상기 패시베이션막을 형성하는 단계는 열 CVD (thermal chemical vapor deposition) 공정에 의하여 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.Forming the passivation film is performed by a thermal chemical vapor deposition (CVD) process. 제6항에 있어서,The method of claim 6, 상기 패시베이션막을 이방성 에칭하는 단계는 불활성 가스 플라즈마를 이용하여 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.The anisotropic etching of the passivation film is performed using an inert gas plasma. 제6항에 있어서,The method of claim 6, 상기 (b) 내지 (e) 단계를 복수 회 반복하는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of manufacturing a semiconductor device, characterized in that the steps (b) to (e) are repeated a plurality of times. 제6항 또는 제12항에 있어서,The method of claim 6 or 12, 상기 (b) 내지 (e) 단계는 각각 제1항에 따른 반도체 소자 제조 장치를 사용하여 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.The steps (b) to (e) are each performed using the semiconductor device manufacturing apparatus according to claim 1.
KR1020020036071A 2002-06-26 2002-06-26 Apparatus and method for manufacturing semiconductor device for anisotropic selective epitaxial growth KR20040001015A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020036071A KR20040001015A (en) 2002-06-26 2002-06-26 Apparatus and method for manufacturing semiconductor device for anisotropic selective epitaxial growth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020036071A KR20040001015A (en) 2002-06-26 2002-06-26 Apparatus and method for manufacturing semiconductor device for anisotropic selective epitaxial growth

Publications (1)

Publication Number Publication Date
KR20040001015A true KR20040001015A (en) 2004-01-07

Family

ID=37312797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020036071A KR20040001015A (en) 2002-06-26 2002-06-26 Apparatus and method for manufacturing semiconductor device for anisotropic selective epitaxial growth

Country Status (1)

Country Link
KR (1) KR20040001015A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642646B1 (en) * 2005-07-08 2006-11-10 삼성전자주식회사 Methods of selectively forming an epitaxial semiconductor layer using a ultra high vacuum chemical vapor deposition technique and batch-type ultra high vacuum chemical vapor deposition apparatus used therein
US8956970B1 (en) 2013-08-13 2015-02-17 Samsung Electronics Co., Ltd. Method of forming semiconductor device having multilayered plug and related device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642646B1 (en) * 2005-07-08 2006-11-10 삼성전자주식회사 Methods of selectively forming an epitaxial semiconductor layer using a ultra high vacuum chemical vapor deposition technique and batch-type ultra high vacuum chemical vapor deposition apparatus used therein
US8956970B1 (en) 2013-08-13 2015-02-17 Samsung Electronics Co., Ltd. Method of forming semiconductor device having multilayered plug and related device

Similar Documents

Publication Publication Date Title
JP5466756B2 (en) Plasma etching method, semiconductor device manufacturing method, and plasma etching apparatus
US8318605B2 (en) Plasma treatment method for preventing defects in doped silicon oxide surfaces during exposure to atmosphere
EP2922083B1 (en) Plasma pre-clean process
KR101399765B1 (en) Pattern forming method and method for manufacturing semiconductor device
KR100990012B1 (en) Methods for silicon oxide and oxynitride deposition using single wafer low pressure cvd
CN103069552B (en) Mos transistors including sion gate dielectric with enhanced nitrogen concentration at its sidewalls
TWI450338B (en) Method for fabricating a gate dielectric of a field effect transistor
US10224212B2 (en) Isotropic etching of film with atomic layer control
JP2009513000A (en) Method for forming silicon oxynitride film having tensile stress
US10090147B2 (en) Integrated system and method for source/drain engineering
CN103137468A (en) Apparatus and method for manufacturing semiconductor devices
JP4738194B2 (en) Etching method and semiconductor device manufacturing method
US20200140999A1 (en) Process chamber component cleaning method
KR20040001015A (en) Apparatus and method for manufacturing semiconductor device for anisotropic selective epitaxial growth
KR102336537B1 (en) Methods for forming germanium and silicon germanium nanowire devices
KR100940824B1 (en) Process for producing silicon compound
JP2006294953A (en) Method and apparatus for manufacturing semiconductor device
KR20210114338A (en) Substrate processing method and substrate processing apparatus
TW202343548A (en) Contact formation process for cmos devices
JPH05206118A (en) Formation of insulating film
KR20020028334A (en) Method of forming a junction in a semiconductor device
JPH05211162A (en) Manufacturing method of semiconductor device
JPH11162976A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination