KR200331877Y1 - 위상동기루프회로 - Google Patents

위상동기루프회로 Download PDF

Info

Publication number
KR200331877Y1
KR200331877Y1 KR2019980020512U KR19980020512U KR200331877Y1 KR 200331877 Y1 KR200331877 Y1 KR 200331877Y1 KR 2019980020512 U KR2019980020512 U KR 2019980020512U KR 19980020512 U KR19980020512 U KR 19980020512U KR 200331877 Y1 KR200331877 Y1 KR 200331877Y1
Authority
KR
South Korea
Prior art keywords
charge pump
frequency
nmos transistor
phase
signal
Prior art date
Application number
KR2019980020512U
Other languages
English (en)
Other versions
KR20000008708U (ko
Inventor
정민수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019980020512U priority Critical patent/KR200331877Y1/ko
Publication of KR20000008708U publication Critical patent/KR20000008708U/ko
Application granted granted Critical
Publication of KR200331877Y1 publication Critical patent/KR200331877Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 고안은 전하 펌프 위상 고정 루프 회로에 관한 것으로, 종래의 기술에 있어서 공정 및 온도 변화에 의해 전류 바이어스부의 엔모스 트랜지스터의 게이트 커패시턴스값과 전자이동도가 변함에 따라 바이어스 전류 및 전압 제어 발진기의 이득이 변함으로써, 전체 루프 이득이 변하여 위상 고정 루프의 특성이 불안정해지는 문제점이 있었다. 따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 전하펌프의 바이어스 전류와 전압 제어 발진기의 이득곱에 비례하는 씨모스 원칩 피엘엘로 널리 사용되는 전하 펌프 위상 고정 루프 회로를 온도 및 공정변화에 의한 상기 전압제어 발진기의 이득변화에 반비례하도록 바이어스 전류를 제어함으로써, 전체 루프 이득을 온도 및 공정에 상관없이 원하는 안정된 루프 특성을 갖는 효과가 있다.

Description

전하 펌프 위상 고정 루프 회로
본 고안은 전하 펌프 위상 고정 루프 회로에 관한 것으로, 특히 전하 펌프 위상 고정 루프 회로에 있어서 온도 및 공정변화에 의한 상기 전압제어부(Voltage Control Oscillator)의 이득변화에 반비례하는 바이어스 전류를 공급하는 피티에이티(PTAT : Proportional Temperature and Technology) 바이어스 회로를 이용하여 전체 루프 이득이 일정하게 유지하도록 한 펌프 위상 고정 루프 회로에 관한 것이다.
일반적인 전하 펌프 위상 고정 루프 회로는 입력신호의 위상과 출력신호의 위상을 비교하여 상기 입력신호의 위상과 출력신호의 위상을 같도록 만드는 회로이다.
도 1은 종래 전하 펌프 위상 고정 루프의 구성을 보인 블록도로서, 이에 도시된 바와 같이 입력신호(ωiθi)와 궤환신호(ωoθo)를 입력받아 두 신호의 위상과 주파수의 차를 비교하여 상기 입력신호(ωiθi)의 주파수가 클경우 업신호(UP)를 출력하고, 작을 경우 다운신호(DN)를 출력하는 위상 주파수 비교기(10)와; 상기 위상 주파수 비교기(10)에서 업신호(UP)가 입력되면 바이어스 전류(Ip)만큼 충전하고, 다운신호(DN)이면 충전된 전류를 방전하는 전하펌프(20)와; 상기 전하펌프(20)의 출력신호의 고주파 노이즈를 제거하도록 저역 필터링하여 출력하는 저역필터(30)와; 상기 저역필터(30)의 출력신호를 입력받아 상기 입력신호(ωiθi)에 비례하는 출력신호(NωoNθo)를 출력하는 전압 제어 발진기(40)와; 상기 전압제어 발진기(40)의 출력신호(NωoNθo)를 N분주하여 출력하는 분주기(50)와; 상기 전하 펌프(20)의 전류량을 결정하는 바이어스 전류(Ip)를 공급하는 전류 바이어스부(60)로 구성된다.
상기 저역필터(30)는 도 2에 도시된 바와 같이 전하펌프(20)의 출력단에 제1 커패시터(C1)가 병렬 연결되고, 저항(R1)과 제2 커패시터(C2)를 직렬연결하여 상기제1 커패시터(C1)의 양단에 병렬연결하여 구성되며, 상기 전류 바이어스부(60)는 도 3에 도시된 바와 같이 공통접속된 드레인과 게이트가 저항(R0)을 통해 전원전압(VDD)에 연결되고 소오스가 접지된 제1 엔모스 트랜지스터(NM1)와; 게이트가 상기 제1 엔모스 트랜지스터(NM1)의 게이트에 연결되고, 드레인이 전하펌프(20)에 연결되고 소오스가 접지된 제2 엔모스 트랜지스터(NM2)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 상세히 설명한다.
위상 주파수 비교기(10)는 입력신호(ωiθi)와 궤환신호(ωoθo)를 입력받아 두 신호의 위상과 주파수의 차를 비교하여 입력신호(ωiNθi)의 주파수가 클경우 업신호(UP)를 출력하게 되고, 작을 경우 다운신호(DN)를 출력하게 된다.
따라서, 상기 위상 주파수 비교기(10)에서 업신호(UP)를 입력받은 전하펌프(20)는 전류 바이어스부(60)에서 공급되는 바이어스 전류(Ip)를 충전하고, 다운신호(DN)이면 충전된 전류를 방전하게 된다.
그리고, 상기 전하펌프(20)의 출력신호는 저역필터(30)에서 이를 저역 필터링하여 고주파 노이즈 성분을 제거하여 전압 제어 발진기(40)로 공급하게 되고, 이에 상기 전압 제어 발진기(40)에서 상기 입력신호(ωiθi)에 비례하는 출력신호(NωoNθo)가 출력되면, 이를 분주기(50)에서 N분주하여 상기 위상 주파수 비교기(10)로 궤환하여 출력하게 된다.
여기서, 상기 입력신호(ωiθi)의 위상(θi)과 궤환신호(ωoθo)의 위상(θo)에 대한 전달함수는
이 된다.
여기서, ωi는 입력의 각주파수, θi는 입력 위상이며, ω0는 출력의 각 주파수이고, θ0는 출력위상이다.
그리고, 루프이득상수(K)는이므로, 위상 고정 루프의 전달 특성에 매우 중요한 인수가 된다.
따라서, 상기 전류 바이어스부(60)에서 공급되는 바이어스 전류(Ip)는 엔모스 트랜지스터(NM1)(NM2)의 게이트의 커패시턴스값과 전자이동도의 곱(μuCox)에 비례하여 증가하게 되고, 이에 상기 μuCox값이 증가하면 상기 바이어스 전류(Ip)도 증가하고, 감소하면 상기 바이어스 전류(Ip)도 감소한다.
여기서, μu은 상기 엔모스 트랜지스터의 전자 이동도이며, Cox는 엔모스 트랜지스터의 게이트 옥사이드의 단위 커패시턴스값이다.
그러나, 상기 μuCox값은 온도 및 공정특성에 의하여 변화하는 씨모스 공정 변수 값이므로, 상기 전압 제어 발진기(40)의 이득(Ko) 역시 상기 μuCox값이 변함에 따라 변하게 된다.
따라서, 상기 바이어스 전류(Ip) 및 전압 제어 발진기(40)의 이득(Ko)의 영향을 받는 상기 루프 이득 상수(K)는 공정 또는 온도가 변할 경우 변하게 된다.
상기와 같이 종래의 기술에 있어서 공정 및 온도 변화에 의해 전류 바이어스부의 엔모스 트랜지스터의 게이트 커패시턴스값과 전자이동도가 변함에 따라 바이어스 전류 및 전압 제어 발진기의 이득이 변함으로써, 전체 루프 이득이 변하여 위상 고정 루프의 특성이 불안정해지는 문제점이 있었다.
따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 전하 펌프 위상 고정 루프 회로에 있어서 온도 및 공정변화에 의한 상기 전압제어부의 이득변화에 반비례하는 전하 펌프 바이어스회로를 이용하여, 전체 루프 이득이 일정하도록 유지하여 위상 고정 루프의 특성을 안정화시킨 펌프 위상 고정 루프 회로를 제공함에 그 목적이 있다.
도 1은 종래 전하 펌프 위상 고정 루프의 구성을 보인 블록도.
도 2는 도 1에서 저역 필터부의 회로도.
도 3은 도 1에서 전류 바이어스부의 회로도.
도 4는 본 고안 전하 펌프 위상 고정 루프의 구성을 보인 블록도.
도 5는 도 4에서 피티에이티 바이어스부의 회로도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 위상 주파수 비교기 20 : 전하펌프
30 : 저역필터 40 : 전압제어 발진기
50 : 분주기 100 : 피티에이티 바이어스부
NM1∼NM3 : 엔모스 트랜지스터 PM1 : 피모스 트랜지스터
상기와 같은 목적을 달성하기 위한 본 고안의 구성은 입력신호와 궤환신호를 입력받아 두 신호의 위상과 주파수의 차를 비교하여 업/다운신호를 출력하는 위상 주파수 비교기와; 상기 위상 주파수 비교기의 업/다운신호를 입력받아 충전 또는 방전하는 전하펌프와; 상기 전하펌프의 출력신호를 저역 필터링하여 출력하는 저역필터와; 상기 저역필터의 출력신호를 입력받아 입력주파수에 비례하는 주파수를 출력하는 전압 제어 발진기와; 상기 전압제어 발진기의 출력주파수를 N분주하여 출력하는 분주기로 구성한 전하 펌프 위상 고정 루프 회로에 있어서 온도 및 공정에 따라 변하는 상수에 반비례하도록 상기 전하펌프에 바이어스 전류를 공급하는 피티에티 바이어스부를 더 포함하여 된 것을 특징으로 한다.
상기 피티에티 바이어스부의 구성은 소오스를 전원전압에 연결하고 드레인과 게이트를 공통연결한 피모스 트랜지스터와; 드레인을 전원전압에 연결하고 게이트가 상기 피모스 트랜지스터의 게이트에 연결한 제1 엔모스 트랜지스터와; 드레인을 상기 피모스 트랜지스터의 드레인에 연결하고 소오스를 저항을 통해 접지에 연결한 제2 엔모스 트랜지스터와; 공통 연결한 드레인과 게이트를 상기 제1 엔모스 트랜지스터의 소오스 및 제2 엔모스 트랜지스터의 게이트에 연결하고 소오스를 접지시킨 제3 엔모스 트랜지스터로 구성하여 된 것을 특징으로 한다.
이하, 본 고안에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 4는 본 고안 전하 위상 고정 루프의 구성을 보인 블록도로서, 이에 도시한 바와 같이 입력신호(ωiθi)와 궤환신호(ωoθo)를 입력받아 두 신호의 위상과 주파수의 차를 비교하여 상기 입력신호(ωiθi)의 주파수가 클경우 업신호(UP)를 출력하고, 작을 경우 다운신호(DN)를 출력하는 위상 주파수 비교기(10)와; 상기 위상 주파수 비교기(10)에서 업신호(UP)가 입력되면 바이어스 전류(Ip)만큼 충전하고, 다운신호(DN)이면 충전된 전류를 방전하는 전하펌프(20)와; 상기 전하펌프(20)의 출력신호의 고주파 노이즈를 제거하도록 저역 필터링하여 출력하는 저역필터(30)와; 상기 저역필터(30)의 출력신호를 입력받아 상기 입력신호(ωiθi)에 비례하는 출력신호(NωoNθo)를 출력하는 전압 제어 발진기(40)와; 상기 전압제어 발진기(40)의 출력신호(NωoNθo)를 N분주하여 출력하는 분주기(50)와; 온도 및 공정에 따라 변하는 상수에 반비례하도록 상기 전하펌프(20)에 바이어스 전류(Ip)를 공급하는 피티에티 바이어스부(100)로 구성한다.
상기 피티에이티 바이어스부(100)는 도 5에 도시한 바와 같이 소오스가 전원전압(VDD)에 연결하고 드레인과 게이트를 공통연결한 피모스 트랜지스터(PM1)와; 드레인을 전원전압(VDD)에 연결하고 게이트가 상기 피모스 트랜지스터(PM1)의 게이트에 연결한 제1 엔모스 트랜지스터(NM1)와; 드레인을 상기 피모스 트랜지스터(PM1)의 드레인에 연결하고 소오스가 저항(R1)을 통해 접지에 연결한 제2 엔모스 트랜지스터(NM2)와; 공통연결한 드레인과 게이트를 각각 상기 제1 엔모스 트랜지스터(NM1)의 소오스 및 제2 엔모스 트랜지스터(NM2)의 게이트에 연결하고 소오스를 접지시킨 제3 엔모스 트랜지스터(NM3)로 구성하며, 이와 같이 구성한 본 고안에 따른 동작과정을 상세히 설명한다.
우선, 위상 주파수 비교기(10)에서 입력신호(ωiθi)와 궤환신호(ωoθo)를 입력받아 두 신호의 위상과 주파수의 차를 비교하여 상기 입력신호(ωiθi)의 주파수가 클 경우 업신호(UP)를 출력하고, 작을 경우 다운신호(DN)를 출력한다.
따라서, 상기 위상 주파수 비교기(10)에서 업신호(UP)를 입력받은 전하펌프(20)는 피티에이티 바이어스부(100)에서 공급되는 바이어스 전류(Ip)만큼 충전하고, 다운신호(DN)이면 충전된 전류를 방전시킨다.
그리고, 상기 전하펌프(20)의 출력신호는 저역필터(30)에서 이를 저역 필터링하여 전압 제어 발진기(40)로 공급하고, 이에 상기 전압 제어 발진기(40)에서 상기 입력신호(ωiθi)에 비례하는 출력신호(NωoNθo)를 출력하면, 이를 분주기(50)에서 N분주하여 상기 위상 주파수 비교기(10)로 궤환출력한다.
여기서, 상기 바이어스 전류(Ip)는이고, 여기서, S1,S2는 각각 제3, 제2 엔모스 트랜지스터(NM3)(NM2)의 면적비이고 R1은 저항값이므로 공정이나 온도에 변하지 않는 상수이므로, 상기 바이어스 전류(Ip)는 μuCox값에 반비례한다.
반면에, 상기 전압 제어 발진기(50)의 이득(Ko)은 μuCox에 비례한다.
따라서,인 루프이득상수(K)는 각각 상기 μuCox값에 반비례하는 바이어스 전류(Ip)와 비례하는 전압 제어 발진기(50)의 이득(Ko)의 곱이므로 온도 및 공정 변화에 의해 변하지 않고 일정한 상수값을 갖는다.
즉, 온도 및 공정변화에 따라 상기 전압제어 발진기(50)의 이득변화(Ko)에 반비례하도록 바이어스 전류(Ip)를 제어하여 전체 루프 이득(K)을 일정하게 유지한다.
상기에서 상세히 설명한 바와 같이, 본 고안은 전하펌프의 바이어스 전류와 전압 제어 발진기의 이득곱에 비례하는 씨모스 원칩 피엘엘로 널리 사용되는 전하 펌프 위상 고정 루프 회로를 온도 및 공정변화에 의한 상기 전압제어 발진기의 이득변화에 반비례하도록 바이어스 전류를 제어함으로써, 전체 루프 이득을 온도 및 공정에 상관없이 원하는 안정된 루프 특성을 갖는 효과가 있다.

Claims (2)

  1. 입력신호와 궤환신호를 입력받아 두 신호의 위상과 주파수의 차를 비교하여 업/다운신호를 출력하는 위상 주파수 비교기와; 상기 위상 주파수 비교기의 업/다운신호를 입력받아 충전 또는 방전하는 전하펌프와; 상기 전하펌프의 출력신호를 저역 필터링하여 출력하는 저역필터와; 상기 저역필터의 출력신호를 입력받아 입력주파수에 비례하는 주파수를 출력하는 전압 제어 발진기와; 상기 전압제어 발진기의 출력주파수를 N분주하여 출력하는 분주기로 구성한 전하 펌프 위상 고정 루프 회로에 있어서 온도 및 공정에 따라 변하는 상수에 반비례하도록 상기 전하펌프에 바이어스 전류를 공급하는 피티에티 바이어스부를 더 포함하여 된 것을 특징으로 하는 전하 펌프 위상 고정 루프 회로.
  2. 제1항에 있어서, 상기 피티에티 바이어스부는 소오스를 전원전압에 연결하고 드레인과 게이트를 공통연결한 피모스 트랜지스터와; 드레인을 전원전압에 연결하고 게이트가 상기 피모스 트랜지스터의 게이트에 연결한 제1 엔모스 트랜지스터와; 드레인을 상기 피모스 트랜지스터의 드레인에 연결하고 소오스를 저항을 통해 접지에 연결한 제2 엔모스 트랜지스터와; 공통연결한 드레인과 게이트를 상기 제1 엔모스 트랜지스터의 소오스 및 제2 엔모스 트랜지스터의 게이트에 연결하고 소오스를 접지시킨 제3 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 전하 펌프 위상 고정 루프 회로.
KR2019980020512U 1998-10-26 1998-10-26 위상동기루프회로 KR200331877Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980020512U KR200331877Y1 (ko) 1998-10-26 1998-10-26 위상동기루프회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980020512U KR200331877Y1 (ko) 1998-10-26 1998-10-26 위상동기루프회로

Publications (2)

Publication Number Publication Date
KR20000008708U KR20000008708U (ko) 2000-05-25
KR200331877Y1 true KR200331877Y1 (ko) 2004-03-25

Family

ID=49418419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980020512U KR200331877Y1 (ko) 1998-10-26 1998-10-26 위상동기루프회로

Country Status (1)

Country Link
KR (1) KR200331877Y1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568538B1 (ko) * 2004-04-09 2006-04-07 삼성전자주식회사 자기 바이어스 위상 동기 루프
KR100806585B1 (ko) * 2006-08-11 2008-02-28 (주)카이로넷 위상고정 주파수 합성회로 및 방법
KR100905836B1 (ko) * 2007-06-28 2009-07-02 삼성전기주식회사 루프 안정도가 향상된 위상 동기 루프

Also Published As

Publication number Publication date
KR20000008708U (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
US5646563A (en) Charge pump with near zero offset current
US6441660B1 (en) High speed, wide bandwidth phase locked loop
US5963105A (en) Trimmable circuitry for providing compensation for the temperature coefficients of a voltage controlled crystal-less oscillator
US5298870A (en) Voltage controlled ring oscillator having differential amplifier stages
US5334951A (en) Phase lock loops and methods for their operation
US7339420B2 (en) Method of switching PLL characteristics and PLL circuit
US4232261A (en) MOS Control circuit for integrated circuits
US5081428A (en) Voltage controlled oscillator having 50% duty cycle clock
KR100499960B1 (ko) 위상 동기 루프의 챠지 펌프 회로
US20080309414A1 (en) Voltage controlled oscillator and phase locked loop circuit incorporating the same
US5585764A (en) High-speed voltage controlled oscillator which is insensitive to changes in power supply voltage
US7286023B2 (en) Crystal oscillation circuit with frequency regulation
US5081429A (en) Voltage controlled oscillator with controlled load
US5880579A (en) VCO supply voltage regulator for PLL
US6529084B1 (en) Interleaved feedforward VCO and PLL
JP4124511B2 (ja) 充電ポンプ
US6084480A (en) Phase locked loop circuit including voltage controlled oscillator and low pass filter
JP2005537688A (ja) ２重制御周波数合成器
KR200331877Y1 (ko) 위상동기루프회로
US7271645B2 (en) Smart charge-pump circuit for phase-locked loops
US7642867B2 (en) Simple technique for reduction of gain in a voltage controlled oscillator
US7157954B2 (en) Semiconductor type two phase locked loop filter
US4595887A (en) Voltage controlled oscillator suited for being formed in an integrated circuit
US6320458B1 (en) Integrated structure with an analog unit supplied by an external supply voltage by means of a low-pass filter and driving elements
US6856182B2 (en) Charge pump

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee