KR20030091238A - 다층 구조를 가지는 미세 피치용 이방성 도전성 접착제 - Google Patents
다층 구조를 가지는 미세 피치용 이방성 도전성 접착제 Download PDFInfo
- Publication number
- KR20030091238A KR20030091238A KR1020020029116A KR20020029116A KR20030091238A KR 20030091238 A KR20030091238 A KR 20030091238A KR 1020020029116 A KR1020020029116 A KR 1020020029116A KR 20020029116 A KR20020029116 A KR 20020029116A KR 20030091238 A KR20030091238 A KR 20030091238A
- Authority
- KR
- South Korea
- Prior art keywords
- adhesive layer
- conductive particles
- anisotropic conductive
- conductive adhesive
- conductive
- Prior art date
Links
- 239000000853 adhesive Substances 0.000 title claims abstract description 107
- 230000001070 adhesive effect Effects 0.000 title claims abstract description 106
- 239000002245 particle Substances 0.000 claims abstract description 172
- 239000011347 resin Substances 0.000 claims abstract description 71
- 229920005989 resin Polymers 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 18
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 14
- 239000012790 adhesive layer Substances 0.000 claims description 157
- 238000000034 method Methods 0.000 claims description 59
- 239000011521 glass Substances 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000006185 dispersion Substances 0.000 claims description 18
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 239000011295 pitch Substances 0.000 claims 7
- 239000000203 mixture Substances 0.000 description 51
- 238000004519 manufacturing process Methods 0.000 description 22
- 239000010410 layer Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000010931 gold Substances 0.000 description 7
- 239000011342 resin composition Substances 0.000 description 7
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 6
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 4
- PXKLMJQFEQBVLD-UHFFFAOYSA-N bisphenol F Chemical compound C1=CC(O)=CC=C1CC1=CC=C(O)C=C1 PXKLMJQFEQBVLD-UHFFFAOYSA-N 0.000 description 4
- 239000007822 coupling agent Substances 0.000 description 4
- -1 polyethylene Polymers 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000013034 phenoxy resin Substances 0.000 description 2
- 229920006287 phenoxy resin Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- PQAMFDRRWURCFQ-UHFFFAOYSA-N 2-ethyl-1h-imidazole Chemical compound CCC1=NC=CN1 PQAMFDRRWURCFQ-UHFFFAOYSA-N 0.000 description 1
- LXBGSDVWAMZHDD-UHFFFAOYSA-N 2-methyl-1h-imidazole Chemical compound CC1=NC=CN1 LXBGSDVWAMZHDD-UHFFFAOYSA-N 0.000 description 1
- ZCUJYXPAKHMBAZ-UHFFFAOYSA-N 2-phenyl-1h-imidazole Chemical compound C1=CNC(C=2C=CC=CC=2)=N1 ZCUJYXPAKHMBAZ-UHFFFAOYSA-N 0.000 description 1
- SESYNEDUKZDRJL-UHFFFAOYSA-N 3-(2-methylimidazol-1-yl)propanenitrile Chemical compound CC1=NC=CN1CCC#N SESYNEDUKZDRJL-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical group [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 150000008065 acid anhydrides Chemical class 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- QGBSISYHAICWAH-UHFFFAOYSA-N dicyandiamide Chemical class NC(N)=NC#N QGBSISYHAICWAH-UHFFFAOYSA-N 0.000 description 1
- OTARVPUIYXHRRB-UHFFFAOYSA-N diethoxy-methyl-[3-(oxiran-2-ylmethoxy)propyl]silane Chemical compound CCO[Si](C)(OCC)CCCOCC1CO1 OTARVPUIYXHRRB-UHFFFAOYSA-N 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002460 imidazoles Chemical class 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229940079865 intestinal antiinfectives imidazole derivative Drugs 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000002989 phenols Chemical class 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- BPSIOYPQMFLKFR-UHFFFAOYSA-N trimethoxy-[3-(oxiran-2-ylmethoxy)propyl]silane Chemical compound CO[Si](OC)(OC)CCCOCC1CO1 BPSIOYPQMFLKFR-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
도전성 접착층과, 그 일면 또는 양 면에 형성된 비도전성 접착층을 구비한 미세 피치용 이방성 도전성 접착제에 대하여 개시한다. 본 발명에 따른 미세 피치용 이방성 도전성 접착제는 제1 높이를 가지고 일정 간격으로 배치되어 있는 복수의 전극이 형성되어 있는 기판상에 제2 높이를 가지는 복수의 범프가 형성되어 있는 집적회로를 상기 전극과 전기적 연결될 수 있도록 접속시키기 위하여 사용되는 것으로, 비도전성 제1 접착층과, 상기 제1 접착층의 일면에 형성된 도전성 제2 접착층으로 이루어진다. 상기 제1 접착층은 열경화성 수지 및 상기 열경화성 수지를 경화시키기 위한 경화제를 포함하고, 상기 제2 높이의 1/2 ∼ 3/2인 제1 두께를 가진다. 상기 제2 접착층은 열경화성 수지, 상기 열경화성 수지를 경화시키기 위한 경화제, 및 상기 복수의 전극 사이의 간격 폭의 1/2 이하인 평균 입경을 가지고 제1 분산 밀도로 함유되어 있는 복수의 도전성 입자를 포함하고, 상기 도전성 입자의 평균 입경의 2 배 보다 큰 제2 두께를 가진다.
Description
본 발명은 이방성 도전성 접착제에 관한 것으로, 특히 미세 피치의 전극을 구비한 기판상에 구동 IC(integrated circuit)를 접속시키는 데 사용되는 이방성 도전성 접착제에 관한 것이다.
일반적으로, 구동 IC를 LCD(liquid crystal display) 패널에 실장하는 방식은 도전성 와이어를 통하여 LCD 패널 전극에 구동 IC를 접속하는 방식인 와이어 본딩 방식, 베이스 필름을 이용하여 LCD 패널상의 전극에 구동 IC를 실장하는 방식인 TAB(tape automated bonding) 방식, 소정의 접착제를 사용하여 구동 IC를 LCD 패널상에 직접 실장하는 방식인 COG(chip on glass) 방식 등으로 분류할 수 있다. 그중, COG 실장 방식은 실장 면적의 최소화 및 코스트(cost) 절감 측면에서 유리하다는 장점을 가지고 있어, 그 사용 영역이 점차 확대되고 있는 추세이다. 통상적으로, COG 실장 방식에 의하여 LCD 패널과 구동 IC를 접속시키는 데 있어서, LCD 패널상의 전극과 구동 IC의 전극을 상호 전기적으로 연결시키기 위하여 이방성 도전성 접착제를 사용한다.
최근, LCD 패널은 표시 정보의 대용량화, 고화질화 등과 같은 요구에 부응하기 위하여 그 치수가 대형화되고 전극은 미세화되는 경향이 있다. 그에 따라, LCD 패널상의 신호선의 폭 및 두께가 점차 작아지고 있으며, LCD 패널과 구동 IC가 전기적으로 연결될 수 있는 전극 또는 범프의 면적이 줄어들면서 전극간의 피치 또는 간격이 점차 줄어들고 있다. 실제로, 현재 PC 모니터 또는 휴대폰 화면 등에 사용되고 있는 COG 실장의 범프 또는 전극간의 피치는 약 100㎛, 전극간의 간격은 약 50㎛ 정도이며, 이 피치 및 간격은 점차 줄어들고 있는 추세이다.
따라서, 제한된 공간 내에서 보다 많은 수의 전극을 전기적으로 연결시켜야 하는 동시에 보다 강한 접착력으로 LCD 패널과 구동 IC의 접착 상태를 유지시킬 수 있는 이방성 도전성 접착제가 필요하다.
그러나, 종래 기술에 따른 이방성 도전성 접착제로는 미세 피치로 형성된 전극을 구비한 기판상에 구동 IC를 접속시키는 데 한계가 있다. 즉, 종래 기술에 따른 이방성 도전성 접착제를 사용하여 미세 피치로 형성된 전극을 구비한 기판상에 COG 또는 COF(chip on film) 방식으로 구동 IC를 접속시키는 데 있어서, 인접한 범프간 또는 전극간의 갭(agp)에 의하여 범프간 또는 전극간 단락이 일어나기 쉽다.그 이유는 이방성 도전성 접착제를 이용한 접착 공정시 인가된 열에 의하여 접착제를 구성하는 수지가 유동성을 가지게 되고, 이로 인하여 이방성 도전성 접착제 내에 함유되어 있는 도전성 입자들이 인접한 범프간 또는 전극간 갭으로 흘러 들어가 도전성 입자들에 의하여 단락이 유발되기 때문이다.
도 1a 및 도 1b는 종래 기술에 따른 이방성 도전성 접착제를 사용하여 COF 실장 방식으로 폴리이미드로 이루어지는 유연성 기판(10)과 구동 IC(20)를 접속시키는 경우의 예를 나타낸 단면도들이다. 도 1a는 접착 공정 전의 상태를 도시한 것이고, 도 1b는 접착 공정 후의 상태를 도시한 것이다.
도 1a 및 도 1b를 참조하면, 상기 기판(10)상에 형성된 Cu 또는 Al과 같은 금속으로 이루어지는 전극(12)과, 상기 구동 IC(20)의 범프(22)는 각각 약 28㎛의 폭(WB)을 가지고 약 38㎛의 피치(P)로 형성된다. 따라서, 상기 전극(12)과 전극(12) 사이, 및 상기 범프(22)와 범프(22) 사이에는 약 10㎛의 폭(WG)을 가지는 갭이 형성된다. 또한, 상기 전극(12)은 상기 기판(10)상에 약 15㎛의 높이(HE)로 형성되고, 상기 범프(22)는 상기 구동 IC(20)의 Al 전극(도시 생략)상에 약 20㎛의 높이(HB)로 형성된다.
상기 기판(10)과 구동 IC(20)의 접착 공정시 상기 범프(22)와 전극(12) 사이에 위치하는 이방성 도전성 접착제(30)의 수지 및 도전성 입자(32)들은 열과 압력을 받게 된다. 이 과정에서 상기 이방성 도전성 접착제(30)의 점도가 낮아지고, 상기 각 범프(22)들 사이의 갭, 또는 상기 각 전극(12)들 사이의 갭으로 상기 수지및 도전성 입자(32)들이 흘러 나오게 된다. 그 결과, 접착 공정 후, 도 1b에 도시한 바와 같이, 상기 범프(22)와 전극(12) 사이에는 상기 범프(22)들 사이의 갭, 또는 상기 전극(12)들 사이의 갭에 존재하는 도전성 입자(32)의 갯수 보다 평균적으로 더 작은 갯수의 도전성 입자(32)가 존재하게 된다. 따라서, 상기 전극(12)과 범프(22) 사이의 저항을 낮게 유지시키지 못하게 될 뿐 만 아니라, 상기 범프(22)들 또는 전극(12)들 사이에서는 상기 도전성 입자(32)들끼리 도통되어 단락의 위험성이 높아진다. 여기서, 단락 발생 가능성은 상기 도전성 입자(32)가 클수록, 또한 상기 도전성 입자(32)의 함량이 높을수록 더 커지게 된다.
이방성 도전성 접착제를 이용한 본딩 후, 범프와 전극간의 적절한 전기 전도도를 얻기 위하여는 충분한 수의 도전성 입자들이 범프와 전극 사이의 접속에 기여할 수 있도록 하여야 하며, 이를 위하여는 충분한 수의 도전성 입자를 이방성 도전성 접착제 내에 함유시킬 필요가 있다. 그러나, 이방성 도전성 접착제 내에 도전성 입자를 과다하게 함유시키면 전기적 저항은 낮출 수는 있으나, 도전성 입자들간의 단락이 발생될 가능성이 커지는 문제가 있다. 반대로, 도전성 입자의 수를 줄이면 전극간 도통에 기여하는 도전성 입자의 수가 줄어들어 전극간 저항이 높아질 우려가 있다. 이와 같은 현상은 접착 공정시 전극상에 위치되어야 할 도전성 입자들이 인접한 범프간 또는 전극간의 갭으로 흘러 들어가면서 발생되기 때문에, 적절한 수의 도전성 입자 보다 더 많은 수의 도전성 입자들을 이방성 도전성 접착제 내에 함유시키게 되고, 그 결과 단락의 위험성이 커질 뿐 만 아니라 제조 단가를 상승시키는 원인으로 되고, 범프간 또는 전극간의 갭에 과다한 도전성 입자들이 존재하여이방성 도전성 접착제의 접착력을 저하시키게 된다.
도전성 입자가 범프간 또는 전극간 갭에 흘러 들어가는 것을 방지하기 위하여 이방성 도전성 접착제의 점도를 증가시키는 방법을 고려할 수도 있으나, 이와 같은 방법에 의하면 원활한 접착을 이룰 수 없으며, 갭에 공극이 형성되어 접착력이 저하되고, 접착제의 기계적 강도도 저하된다.
본 발명의 목적은 상기와 같은 종래 기술에 따른 문제점을 해결하고자 하는 것으로, 미세화된 전극을 구비한 기판상에 구동 IC를 COG 또는 COF 실장 방식으로 접속시키는 데 있어서 도전성 입자가 범프간 또는 전극간 갭으로 흘러 들어가는 것을 방지할 수 있으며, 낮은 단가로 안정적이고 신뢰성 있는 접속을 가능하게 할 수 있는 미세 피치용 이방성 도전성 접착제를 제공하는 것이다.
도 1a 및 도 1b는 종래 기술에 따른 이방성 도전성 접착제를 사용하여 기판과 구동 IC를 접속시키는 경우의 단면도들로서, 도 1a는 접착 공정 전의 상태를 나타내고, 도 1b는 접착 공정 후의 상태를 나타낸다.
도 2a는 본 발명에 따른 이방성 도전성 접착제를 구성하는 도전성 접착층을 형성하는 데 사용 가능한 수지 혼합물을 제조하는 방법의 일 예를 설명하기 위한 플로차트이다.
도 2b는 본 발명에 따른 이방성 도전성 접착제를 구성하는 도전성 접착층을 형성하는 데 사용 가능한 수지 혼합물을 제조하는 방법의 다른 예를 설명하기 위한 플로차트이다.
도 3a 내지 도 3c는 각각 본 발명의 제1 실시예에 따른 이방성 도전성 접착제의 제조 방법을 설명하기 위한 플로차트 및 단면도들이다.
도 4a 내지 도 4c는 각각 본 발명의 제2 실시예에 따른 이방성 도전성 접착제의 제조 방법을 설명하기 위한 플로차트 및 단면도들이다.
도 5a 내지 도 5c는 각각 본 발명의 제3 실시예에 따른 이방성 도전성 접착제의 제조 방법을 설명하기 위한 플로차트 및 단면도들이다.
도 6a 내지 도 6c는 각각 본 발명의 제4 실시예에 따른 이방성 도전성 접착제의 제조 방법을 설명하기 위한 플로차트 및 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
140: 이방성 도전성 접착제, 142: 제1 접착층, 143: 도전성 입자, 144: 제2 접착층, 240: 이방성 도전성 접착제, 242: 제1 접착층, 243: 도전성 입자, 244: 제2 접착층, 246: 제3 접착층, 340: 이방성 도전성 접착제, 342: 제1 접착층, 343a: 도전성 입자, 343b: 비도전성 입자, 344: 제2 접착층, 440: 이방성 도전성 접착제, 442: 제1 접착층, 443a: 도전성 입자, 443b: 비도전성 입자, 444: 제2 접착층, 446: 제3 접착층.
상기 목적을 달성하기 위하여, 본 발명에 따른 미세 피치용 이방성 도전성 접착제는 제1 높이를 가지고 일정 간격으로 배치되어 있는 복수의 전극이 형성되어 있는 기판상에 제2 높이를 가지는 복수의 범프가 형성되어 있는 집적회로를 상기 전극과 전기적 연결될 수 있도록 접속시키기 위하여 사용되는 것으로, 비도전성 제1 접착층과, 상기 제1 접착층의 일면에 형성된 도전성 제2 접착층으로 이루어진다. 상기 제1 접착층은 열경화성 수지 및 상기 열경화성 수지를 경화시키기 위한 경화제를 포함하고, 상기 제2 높이의 1/2 ∼ 3/2인 제1 두께를 가진다. 상기 제2 접착층은 열경화성 수지, 상기 열경화성 수지를 경화시키기 위한 경화제, 및 상기복수의 전극 사이의 간격 폭의 1/2 이하인 평균 입경을 가지고 제1 분산 밀도로 함유되어 있는 복수의 도전성 입자를 포함하고, 상기 도전성 입자의 평균 입경의 2 배 보다 큰 제2 두께를 가진다.
바람직하게는, 상기 도전성 입자는 2만 ∼ 5만 개/㎟ 의 제1 분산 밀도로 함유된다.
또한, 본 발명에 따른 이방성 도전성 접착제에서 상기 제2 접착층은 상기 도전성 입자의 평균 입경의 1/2 ∼ 1/10 의 평균 입경을 가지고 상기 제1 분산 밀도보다 더 큰 제2 분산 밀도로 함유되어 있는 복수의 비도전성 입자를 더 포함할 수 있다. 상기 제2 분산 밀도는 제1 분산 밀도 보다 2 ∼ 6 배 더 큰 것이 바람직하다.
상기 제1 접착층의 제1 두께는 상기 제2 접착층의 제2 두께와 같거나 더 크다.
상기 기판은 ITO (indium tin oxide) 전극을 가지는 글라스 기판 또는 금속 전극을 가지는 유연성 필름(flexible film)으로 이루어진다.
또한, 본 발명에 따른 이방성 도전성 접착제는 상기 제1 접착층 반대측에서 상기 제2 접착층의 다른 일면에 형성된 비도전성 제3 접착층을 더 포함할 수 있다. 상기 제3 접착층은 열경화성 수지 및 상기 열경화성 수지를 경화시키기 위한 경화제를 포함한다. 상기 제3 접착층은 상기 기판상에 형성된 전극의 제1 높이의 1/2 ∼ 3/2인 제3 두께를 가지는 것이 바람직하다. 상기 제3 두께는 상기 제1 두께보다 더 작다.
본 발명에 따른 이방성 도전성 접착제를 사용하여 복수의 전극이 미세 피치로 형성되어 있는 기판상에 집적 회로를 접속시키는 경우, 도전성 입자가 범프들 사이의 갭 또는 전극들 사이의 갭으로 흘러 들어가는 양이 줄어들어, 도전성 입자가 전극과 범프간의 도통에 충분히 기여할 수 있어 안정적인 전기 전도도를 얻을 수 있으며, 기판과 집적 회로간의 접착력을 더욱 높일 수 있고, 접착제 완제품의 원가를 낮출 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
본 발명에 따른 이방성 도전성 접착제는 미세 피치를 가지고 일정 간격으로 배치되어 있는 복수의 전극을 가지는 글라스 또는 유연성 필름으로 이루어지는 기판상에, 구동 IC와 같은 집적 회로를 상기 전극과 전기적으로 연결시킬 수 있도록 접속시키는 데 사용되는 것이다. 본 발명에 따른 이방성 도전성 접착제는 상기 기판과 집적 회로간의 신뢰성 있는 접속 상태를 안정적으로 유지시킬 수 있도록 충분한 접착력을 제공하는 동시에, 도전성 입자들이 범프간 또는 전극간의 갭으로 흘러 들어가는 것을 방지하기 위하여, 도전성 입자를 함유하는 도전성 접착층과, 도전성 접착층의 적어도 일면을 덮도록 형성되고 도전성 입자를 함유하지 않는 비도전성 접착층을 구비하는 다층 구조로 이루어져 있다.
본 발명에 따른 이방성 도전성 접착제는 기본적으로 열경화성 수지와, 상기 열경화성 수지를 경화시키기 위한 경화제를 포함하며, 상기 구동 IC의 범프와 상기 기판상의 전극과의 사이에서 낮아진 저항으로 전기 신호 전달을 신뢰성 있게 행할수 있도록 하기 위하여, 상기 도전성 접착층은 상기 복수의 전극 사이의 간격 폭의 1/2 이하, 바람직하게는 1/3 이하인 평균 입경을 가지는 미세한 크기를 가지는 도전성 입자를 포함한다. 여기서, 상기 도전성 접착층은 상기 도전성 입자의 평균 입경의 2 배 보다 큰 두께를 가지도록 형성된다. 또한, 상기 비도전성 접착층은 상기 범프의 높이의 1/2 내지 3/2의 두께로 형성되며, 상기 비도전성 접착층은 상기 도성전 접착층의 두께와 같거나 더 두껍게 형성될 수 있다.
상기 도전성 접착층 내에 함유되는 도전성 입자는 예를 들면 금속 분말, 또는 고분자 비드(bead)의 표면에 니켈 또는 금과 같은 금속이 1.5㎛ 이하의 두께로 코팅되어 있는 복합체로 구성될 수 있다. 상기 도전성 접착층 내에서의 도전성 입자의 함량은 상기 기판과 집적 회로와의 접속 후 원하는 전기 저항을 얻을 수 있는 최소 함량으로 포함되도록 한다. 또한, 예를 들면, 30㎛의 폭을 가지는 전극이 50㎛ 피치로 형성된 글라스 기판상에 본 발명에 따른 이방성 도전성 접착제를 사용하여 집적 회로를 접속시키는 경우, 금속이 코팅된 폴리머 입자로 이루어지고 약 4㎛의 평균 입경을 가지는 입자를 도전성 입자를 사용할 때, 안정적인 전기 전도도를 얻기 위하여는 상기 도전성 입자는 상기 도전성 접착층 내에 약 2만 ∼ 5만 개/㎟, 바람직하게는 약 3만 개/㎟의 분산 밀도로 분산되도록 한다.
또한, 상기 도전성 접착층 내에서 복수의 도전성 입자들간의 단락을 방지하기 위하여, 상기 도전성 접착층 내에는 상기 도전성 입자의 평균 입경의 1/2 이하, 바람직하게는 상기 도전 입자의 평균 입경의 약 1/2 ∼ 1/10, 특히 바람직하게는 1/5인 평균 입경을 가지는 비도전성 입자가 함유될 수 있다.
상기 비도전성 입자로는 접착 공정시 가해지는 열 및 압력에 견딜 수 있도록 접착시의 가열 온도보다 더 높은 유리 전이 온도를 가지고, 접착시의 압력에 파괴되지 않을 수 있는 경도 및 탄성을 가지는 재질로 이루어진 것을 사용한다. 바람직하게는, 상기 비도전성 입자는 테플론, 폴리에틸렌 등과 같은 폴리머, 또는 알루미나, 실리카, 글라스, 실리콘 카바이드 등과 같은 세라믹으로 이루어지는 것이 바람직하다. 상기 비도전성 입자는 상기 도전성 입자들 사이에 위치하여 상기 도전성 입자들간의 단락을 방지하는 역할을 하여야 하므로, 상기 도전성 입자보다 더 큰 분산 밀도로 상기 도전성 접착층 내에 함유되어야 한다. 즉, 상기 도전성 접착층 내에서 상기 비도전성 입자의 수는 도전성 입자의 수 보다 더 많아야 한다. 상기 비도전성 입자의 수는 도전성 입자의 함유량에 따라 변동된다. 바람직하게는, 도전성 입자의 총 갯수의 2 배 이상, 특히 바람직하게는 3 ∼ 6배가 되도록 한다. 즉, 상기 도전성 접착층 내에서 비도전성 입자의 분산 밀도는 도전성 입자의 분산 밀도 보다 2 ∼ 6배 더 크게 되도록 한다. 상기 비도전성 접착층은 상기 도성전 접착층의 두께와 같거나 더 두껍게 형성될 수 있다.
본 발명에 따른 이방성 도전성 접착제는 도전성 입자를 함유하는 도전성 접착층과, 상기 도전성 접착층의 일면에만 형성된 1개의 비도전성 접착층을 구비하는 2층 구조로 이루어질 수도 있고, 상기 도전성 접착층의 양 면을 각각 덮도록 형성된 2개의 비도전성 접착층을 구비하는 3층 구조로 이루어질 수도 있다. 상기 2층 구조의 이방성 도전성 접착제는 ITO(indium tin oxide) 전극이 형성된 글라스 기판상에 구동 IC를 COG 방식으로 실장하는 경우에 적합하게 적용될 수 있다. 또한, 상기 3층 구조의 이방성 도전성 접착제는 예를 들면 금속 전극이 형성된 폴리이미드 필름과 같은 유연성 필름으로 이루어지는 기판상에 구동 IC를 COF 방식으로 실장하는 경우에 적합하게 적용될 수 있다.
도 2a는 본 발명에 따른 이방성 도전성 접착제를 구성하는 도전성 접착층을 형성하는 데 사용 가능한 수지 혼합물을 제조하는 방법의 일 예를 설명하기 위한 플로차트이다. 본 예에서는 도전성 접착층을 형성하기 위하여 도전성 입자를 포함하는 수지 조성물을 형성하는 경우를 설명한다.
도 2a를 참조하면, 먼저 본 발명에 따른 이방성 도전성 접착제를 구성하는 도전성 접착층 형성에 필요한 베이스 수지로 사용되는 수지 혼합물을 준비한다 (단계 42). 상기 베이스 수지는 고체 에폭시 (비스페놀 A 타입) 수지, 액체 에폭시 (비스페놀 F 타입) 수지 및 페녹시 수지가 각각 1 : 1∼5 : 1∼5의 질량비로 혼합된 수지 혼합물로 구성될 수 있다. 여기서, 상기 수지 혼합물은 용제가 혼합된 솔벤트와 혼합하여 사용한다. 상기 고체 에폭시 수지의 용제로는 예를 들면 메틸에틸케톤을 사용하고, 상기 액체 에폭시 수지로는 예를 들면 톨루엔을 사용한다.
바람직하게는, 상기 수지 조성물은 상기 수지 조성물의 총 중량을 기준으로 10 중량%의 비스페놀 A 타입 고체 에폭시 수지와, 상기 수지 조성물의 총 중량을 기준으로 13 중량%의 비스페놀 F 타입 액체 에폭시 수지와, 상기 수지 조성물의 총 중량을 기준으로 23 중량%의 페녹시 수지로 구성되며, 상기 수지 조성물을 메틸에틸케톤 : 톨루엔이 약 1 : 3의 부피비로 혼합된 용제에 녹여 상온에서 3시간 이상 혼합한다.
그 후, 단계 42에서 얻어진 수지 혼합물에 도전성 입자를 첨가하여 챔버 내에서 기계적으로 혼합한다 (단계 44). 상기 도전성 입자는 예를 들면 금속 분말, 또는 폴리스티렌으로 이루어지는 고분자 비드(bead)의 표면에 니켈 또는 금과 같은 금속이 1.5㎛ 이하의 두께로 코팅되어 있는 복합체로 구성될 수 있다. 상기 도전성 입자는 접속해야 할 범프 사이의 간격 또는 전극 사이의 간격 폭의 1/2 이하, 바람직하게는 1/3 이하의 평균 입경을 가지는 것을 사용한다. 또한, 상기 도전성 입자의 함량은 접속 후 원하는 전기 저항을 얻을 수 있는 최소 함량으로 한다. 안정적인 전기 전도성을 얻기 위하여는, 약 4㎛의 평균 입경을 가지는 도전성 입자를 기준으로 약 2만 ∼ 5만 개/㎟, 바람직하게는 약 3만 개/㎟의 분산 밀도로 함유하도록 한다.
그 후, 단계 44에서 얻어진 혼합물에 커플링제를 첨가한다 (단계 46). 상기 커플링제로는 3-글리시딜옥시프로필트리메톡시실란, 3-글리시딜옥시프로필메틸디에톡시실란 등과 같은 다양한 실란 유도체를 사용할 수 있다. 상기 커플링제는 상기 수지 혼합물의 총 중량을 기준으로 약 2 ∼ 4 중량%의 양으로 혼합된다.
이어서, 상기 결과물에 경화제를 첨가한다 (단계 48). 상기 경화제로서 예를 들면 2-메틸 이미다졸, 2-에틸 이미다졸, 2-페닐 이미다졸, 1-시아노에틸-2-메틸 이미다졸 등과 같은 이미다졸계 유도체; 디시안디아마이드와 같은 아마이드계 유도체; 아민 유도체; 산 무수물; 페놀 유도체 등을 사용할 수 있다. 상기 경화제는 상기 에폭시 수지의 총 중량을 기준으로 약 20 ∼ 50 중량%의 양으로 사용될 수 있다. 상기 경화제를 첨가한 후, 상온에서 약 0.5 ∼ 3 시간 동안 기계적으로 휘젓는다.
단계 48까지 진행하여 얻어진 혼합물에는 혼합 과정중 발생된 공기 입자가 포함되어 있을 수 있다. 이와 같이 상기 혼합물 내에 포함되어 있는 공기 입자에 의하여 발생되는 기포를 제거한다 (단계 50). 만약, 단계 48까지의 공정을 진공 하에서 행하였다면 상기 기포 제거 단계를 생략할 수 있다. 그러나, 어떤 경우이건 기포 검사는 기본적으로 행하는 것이 좋다.
상기와 같은 방법에 의하여 도전성 입자를 포함하는 수지 혼합물이 얻어진다 (단계 51).
도 2b는 본 발명에 따른 이방성 도전성 접착제를 구성하는 도전성 접착층을 형성하는 데 사용 가능한 수지 혼합물을 제조하는 방법의 다른 예를 설명하기 위한 플로차트이다. 본 예에서는 도전성 접착층을 형성하기 위하여 도전성 입자 및 비도전성 입자를 포함하는 수지 조성물을 형성하는 경우를 설명한다.
도 2b를 참조하면, 먼저 본 발명에 따른 이방성 도전성 접착제를 구성하는 도전성 접착층 형성에 필요한 베이스 수지로 사용되는 수지 혼합물을 준비한다 (단계 52). 상기 베이스 수지는 도 2a의 단계 42에서 설명한 바와 같은 방법으로 얻어질 수 있다.
그 후, 도전성 입자 및 비도전성 입자로 이루어지는 입자 혼합물을 준비한다 (단계 54). 상기 도전성 입자로서 도 2a의 단계 44에서 설명한 바와 같은 입자를 사용할 수 있다. 바람직하게는, 금속이 코팅된 폴리머 입자를 사용하며, 상기 도전성 입자의 평균 입경이 약 4㎛인 것을 사용한다. 또한, 상기 비도전성 입자는 테플론, 폴리에틸렌 등과 같은 폴리머, 또는 알루미나, 실리카, 글라스, 실리콘 카바이드 등과 같은 세라믹으로 이루어지는 것이 바람직하다. 상기 비도전성 입자의 크기는 상기 도전성 입자의 평균 입경의 1/2 ∼ 1/10, 바람직하게는 1/5 정도의 평균 입경을 가지는 것으로 사용한다. 상기 도전성 접착층 내에서 상기 비도전성 입자의 수는 도전성 입자의 수에 따라 변동될 수 있으며, 도전성 입자의 수 보다 2배 이상, 바람직하게는 3 ∼ 6배 더 많게 되도록 조절한다.
상기 설명한 바와 같은 조건으로 상기 입자 혼합물을 준비한 후, 얻어진 입자 혼합물을 단계 52에서 얻어진 수지 혼합물과 함께 기계적으로 혼합한다 (단계 56).
그 후, 단계 56에서 얻어진 혼합물에 커플링제를 첨가하고(단계 58), 경화제를 첨가하고(단계 60), 기포를 제거한다(단계 62). 그 결과, 도전성 입자 및 비도전성 입자를 포함하는 수지 혼합물이 얻어진다 (단계 64).
본 발명에 따른 이방성 도전성 접착제를 구성하는 비도전성 접착층 형성을 위한 수지 혼합물로는 도 2a의 단계 42 또는 도 2b의 단계 52에서 제조한 수지 혼합물을 사용할 수 있다.
도 3a 및 도 3b는 각각 본 발명의 제1 실시예에 따른 이방성 도전성 접착제(140)의 제조 방법을 설명하기 위한 플로차트 및 단면도이다. 도 3a 및 도 3b에서는 미세 피치로 형성된 복수의 ITO 전극(122)을 구비한 글라스 기판(120)상에 복수의 범프(132)가 형성된 집적 회로(130)를 COG 실장 방식에 의하여 접속하는 데 유리하게 적용될 수 있는 이방성 도전성 접착제(140)의 제조 방법을 예로 들어설명한다. 통상적으로, 글라스 기판(120)상의 ITO 전극(122)은 그 높이(HE1)가 약 2㎛ 이하로서, 도전성 입자(143)의 평균 입경 (통상적으로 약 3 ∼ 5㎛) 보다 매우 낮다. 따라서, 본 예에서는 도전성 접착층중 집적 회로(130)측에 대면하게 되는 일면에만 비도전성 접착층이 도입되고, 글라스 기판(120)측에 대면하게 되는 타면에는 비도전성 접착층이 도입되지 않는 2중층 구조의 이방성 도전성 접착제(140)의 제조 방법에 대하여 설명한다.
도 3a 및 도 3b를 참조하면, 먼저 도전성 입자를 포함하지 않는 비도전성의 제1 수지 혼합물과, 도전성 입자(143)를 포함하는 제2 수지 혼합물을 각각 준비한다 (단계 102 및 단계 104). 상기 제1 수지 혼합물은 도 2a의 단계 42에서 설명한 방법으로 얻어질 수 있고, 상기 제2 수지 혼합물은 도 2a의 단계 44에서 설명한 방법으로 얻어질 수 있다.
그 후, 박리 필름(도시 생략)상에 상기 제1 수지 혼합물로 이루어지는 비도전성 제1 접착층(142)을 형성한다 (단계 106). 이를 위하여, 예를 들면 폴리에틸렌테레프탈레이트 (polyethyleneterephthalate: PET)로 이루어지고 두께가 약 10 ∼ 50㎛인 박리 필름상에 상기 제1 수지 혼합물을 약 10 ∼ 30㎛의 두께로 코팅하고, 약 70 ∼ 80℃의 온도 하에서 약 0.5 ∼ 2분 동안 건조시킨다. 상기 제1 접착층(142)의 두께(A1)는 실장하고자 하는 집적 회로(130)에 형성된 범프(132)의 높이(HB1)의 1/2 이상 3/2 이하의 크기를 가진다. 바람직하게는, 상기 제1 접착층(142)의 두께(A1)는 상기 범프(132)의 높이(HB1)보다 작다.
이어서, 상기 제1 접착층(142) 위에 상기 도전성 입자(143)를 포함하는 제2 수지 혼합물로 이루어지는 제2 접착층(144)을 형성한다 (단계 108). 이를 위하여, 상기 제1 접착층(142) 위에 상기 제2 수지 혼합물을 약 15㎛ 또는 그 이하의 두께로 코팅하고, 건조시킨다. 여기서, 압착시 안정적인 접촉을 이루게 하기 위하여는 상기 제2 접착층(144)의 두께는 상기 도전성 입자(143)의 입경의 적어도 2배 이상으로 되도록 하는 것이 바람직하다. 또한, 상기 제1 접착층(142)의 두께(A1)는 상기 제2 접착층(144)의 두께(B1) 보다 더 큰 것이 바람직하다.
그 후, 상기 제1 접착층(142) 및 제2 접착층(144)이 형성된 박리 필름을 1.5 ∼ 5㎜의 폭을 가지는 테이프 형태로 슬리팅(slitting)하고, 릴 테이프 형상으로 원하는 길이 만큼, 바람직하게는 50 ∼ 100m의 길이가 되도록 한 롤씩 와인딩(winding)하여 필름 형상의 이방성 도전성 접착제(140)를 완성한다 (단계 110).
도 3c는 도 3a 및 도 3b를 참조하여 설명한 방법으로 제조된 2중층 구조의 이방성 도전성 접착제(140)를 사용하여 상기 글라스 기판(120)과 집적 회로(130)를 접착시킨 결과물을 보여주는 단면도이다.
도 3c에서 알 수 있는 바와 같이, 상기 집적 회로(130)에 형성된 각 범프(132)들 사이의 갭은 본 발명에 따른 2중층 구조의 이방성 도전성 접착제(140)를 구성하는 비도전성의 제1 접착층(142)으로 충진된다. 따라서, 상기 제2 접착층(144) 내에 함유된 도전성 입자(143)가 상기 범프(132)들 사이의 갭으로 흘러 들어가는 양이 줄어들어, 상기 도전성 입자(143)가 상기 전극(122)과 범프(132)간의 도통에 충분히 기여할 수 있으므로 안정적인 전기 전도도를 얻을 수 있으며, 상기 범프(132)들 사이에 충진된 제1 접착층(142)에 의하여 상기 이방성 도전성 접착제(140)의 접착력을 더욱 높일 수 있다.
또한, 산업상 이용되는 이방성 전도성 접착제는 그 규격이 정해져 있다. 따라서, 상기 제1 접착층(142)을 도입함으로써 상기 제2 접착층(144)의 두께를 낮출 수 있고, 그 결과 상기 이방성 도전성 접착제(140) 내에 함유되는 도전성 입자(143)의 함량을 줄일 수 있다. 상기 도전성 입자(143)가 이방성 도전성 접착제의 원가에 미치는 비중이 큰 것을 감안하면, 상기 구조를 가지는 본 발명에 따른 이방성 도전성 접착제(140)는 원가 절감에 매우 유리하다.
도 4a 및 도 4b는 각각 본 발명의 제2 실시예에 따른 이방성 도전성 접착제(240)의 제조 방법을 설명하기 위한 플로차트 및 단면도이다. 도 4a 및 도 4b에서는 Cu 또는 Al로 이루어지는 금속 전극(222)이 미세 피치로 복수개 형성된 유연성 필름, 예를 들면 폴리이미드 필름으로 이루어지는 기판(220)상에 복수의 범프(232)가 형성된 집적 회로(230)를 COF 실장 방식에 의하여 접속하는 데 유리하게 적용될 수 있는 이방성 도전성 접착제(240)의 제조 방법을 예로 들어 설명한다. 통상적으로, 유연성 필름으로 이루어지는 기판(220)상의 금속 전극(222)은 그 높이(HE2)가 약 15㎛ 이하로서, 통상적으로 글라스 기판상에 형성된 ITO 전극에 비하여 상대적으로 높다. 따라서, 본 예에서는 도전성 접착층중 집적 회로(230)측에 대면하게 되는 일면 뿐 만 아니라 유연성 필름으로 이루어지는 기판(220)측에 대면하게 되는 타면에도 각각 비도전성 접착층이 도입된 3중층 구조의 이방성 도전성 접착제(240)의 제조 방법에 대하여 설명한다.
도 4a 및 도 4b를 참조하면, 먼저 도전성 입자를 포함하지 않는 비도전성의 제1 수지 혼합물과, 도전성 입자(243)를 포함하는 제2 수지 혼합물을 각각 준비한다 (단계 202 및 단계 204). 상기 제1 수지 혼합물은 도 2a의 단계 42에서 설명한 방법으로 얻어질 수 있고, 상기 제2 수지 혼합물은 도 2a의 단계 44에서 설명한 방법으로 얻어질 수 있다.
그 후, 박리 필름(도시 생략)상에 상기 제1 수지 혼합물로 이루어지는 비도전성 제1 접착층(242)을 형성한다 (단계 206). 이에 대한 상세한 사항은 도 3a의 단계 106에서의 설명을 참조한다. 상기 제1 접착층(242)의 두께(A2)는 실장하고자 하는 집적 회로(230)에 형성된 범프(232)의 높이(HB2)의 1/2 이상 3/2 이하의 크기를 가진다. 바람직하게는, 상기 제1 접착층(242)의 두께(A2)는 상기 범프(232)의 높이(HB2)보다 작다.
이어서, 상기 제1 접착층(242) 위에 상기 도전성 입자(243)를 포함하는 제2 수지 혼합물로 이루어지는 제2 접착층(244)을 형성한다 (단계 208). 이에 대한 상세한 사항은 도 3a의 단계 108에서의 설명을 참조한다. 여기서, 상기 제1 접착층(242)의 두께(A2)는 상기 제2 접착층(244)의 두께(B2) 보다 더 큰 것이 바람직하다.
이어서, 상기 제2 접착층(244) 위에 도전성 입자를 포함하지 않는 제3 접착층(246)을 형성한다 (단계 210). 이를 위하여, 상기 제2 접착층(244)에서 상기 제1 접착층(242)이 형성된 측의 반대측 위에 상기 제1 수지 혼합물을 약 5 ∼ 25㎛, 바람직하게는 10 ∼ 15㎛의 두께(C2)로 코팅하고, 건조시킨다. 그 결과, 상기 제2 접착층(244)은 그 양 면이 각각 제1 접착층(242) 및 제3 접착층(246)으로 덮이게 된다. 통상적으로, 상기 범프(232)의 높이(HB2)가 상기 금속 전극(222)의 높이(HE2) 보다 더 높으므로, 상기 제1 접착층(242)의 두께(A2)는 상기 제3 접착층(246)의 두께(C2) 보다 더 두껍게 형성하는 것이 바람직하다.
그 후, 상기 제1 접착층(242), 제2 접착층(244) 및 제3 접착층(246)이 형성된 박리 필름을 1.5 ∼ 5㎜의 폭을 가지는 테이프 형태로 슬리팅하고, 릴 테이프 형상으로 원하는 길이 만큼, 바람직하게는 50 ∼ 100m의 길이가 되도록 한 롤씩 와인딩하여 필름 형상의 이방성 도전성 접착제(240)를 완성한다 (단계 212).
도 4c는 도 4a 및 도 4b를 참조하여 설명한 방법으로 제조된 3중층 구조의 이방성 도전성 접착제(240)를 사용하여 상기 유연성 필름으로 이루어지는 기판(220)과 집적 회로(230)를 접착시킨 결과물을 보여주는 단면도이다.
도 4c에서 알 수 있는 바와 같이, 상기 집적 회로(230)에 형성된 각 범프(232)들 사이의 갭과, 상기 기판(220)상의 금속 전극(222)들 사이의 갭은 각각 본 발명에 따른 3중층 구조의 이방성 도전성 접착제(240)를 구성하는 비도전성의 제1 접착층(242) 및 제3 접착층(246)으로 충진된다. 따라서, 상기 제2 접착층(244) 내에 함유된 도전성 입자(243)가 상기 범프(232)들 사이의 갭, 또는 상기 금속 전극(222)들 사이의 갭으로 흘러 들어가는 양이 줄어들어, 상기 도전성 입자(243)가 상기 전극(222)과 범프(232)간의 도통에 충분히 기여할 수 있으므로 안정적인 전기 전도도를 얻을 수 있다. 또한, 상기 범프(232)간 갭과, 금속 전극(222)간 갭에 각각 충진된 제1 접착층(242) 및 제3 접착층(246)에 의하여 상기 이방성 도전성 접착제(240)의 접착력을 더욱 높일 수 있다.
또한, 상기 제1 접착층(242) 및 제3 접착층(246)을 도입함으로써 상기 제2 접착층(244)의 두께를 낮출 수 있고, 그 결과 상기 이방성 도전성 접착제(240) 내에 함유되는 도전성 입자(243)의 함량을 줄일 수 있으므로, 원가를 절감시킬 수 있다.
도 5a 내지 도 5c는 각각 본 발명의 제3 실시예에 따른 이방성 도전성 접착제(340)의 제조 방법을 설명하기 위한 플로차트 및 단면도들이다. 본 예에서는 미세 피치로 형성된 복수의 ITO 전극(322)을 구비한 글라스 기판(320)상에 복수의 범프(332)가 형성된 집적 회로(330)를 COG 실장 방식에 의하여 접속하는 데 유리하게 적용될 수 있는 이방성 도전성 접착제(340)의 제조 방법을 예로 들어 설명한다. 본 예에서는 실시예 1의 경우와 마찬가지로 도전성 접착층중 집적 회로(330)측에 대면하게 되는 일면에만 비도전성 접착층이 도입되고, 글라스 기판(320)측에 대면하게 되는 타면에는 비도전성 접착층이 도입되지 않는 2중층 구조의 이방성 도전성 접착제(340)의 제조 방법에 대하여 설명한다.
도 5a 내지 도 5c를 참조하면, 먼저 도전성 입자를 포함하지 않는 비도전성의 제1 수지 혼합물과, 도전성 입자(343a) 및 비도전성 입자(343b)를 포함하는 제2수지 혼합물을 각각 준비한다 (단계 302 및 단계 304). 상기 제1 수지 혼합물은 도 2b의 단계 52에서 설명한 방법으로 얻어질 수 있고, 상기 제2 수지 혼합물은 도 2b의 단계 54에서 설명한 방법으로 얻어질 수 있다. 여기서, 상기 비도전성 입자(343b)는 상기 도전성 입자(343a)들간의 단락을 방지하기 위하여 첨가되는 것으로, 이에 대한 상세한 사항은 이미 설명한 바와 같다.
그 후, 박리 필름(도시 생략)상에 상기 제1 수지 혼합물로 이루어지는 비도전성 제1 접착층(342)을 형성한다 (단계 306). 이를 위하여, 예를 들면 PET로 이루어지는 박리 필름상에 상기 제1 수지 혼합물을 약 10 ∼ 30㎛의 두께로 코팅하고, 약 70 ∼ 80℃의 온도 하에서 약 0.5 ∼ 2분 동안 건조시킨다. 상기 제1 접착층(342)의 두께는 실장하고자 하는 집적 회로(330)에 형성된 범프(332)의 높이의 1/2 이상 3/2 이하의 크기를 가진다. 바람직하게는, 상기 제1 접착층(342)의 두께는 상기 범프(332)의 높이보다 작다.
이어서, 상기 제1 접착층(342) 위에 상기 도전성 입자(343a) 및 비도전성 입자(343b)를 포함하는 제2 수지 혼합물로 이루어지는 제2 접착층(344)을 형성한다 (단계 308). 여기서, 압착시 안정적인 접촉을 이루게 하기 위하여는 상기 제2 접착층(344)의 두께는 상기 도전성 입자(343a)의 입경의 적어도 2배 이상으로 되도록 하는 것이 바람직하다. 또한, 상기 제1 접착층(342)의 두께는 상기 제2 접착층(344)의 두께 보다 더 큰 것이 바람직하다.
그 후, 상기 제1 접착층(342) 및 제2 접착층(344)이 형성된 박리 필름을 테이프 형태로 슬리팅하고, 릴 테이프 형상으로 한 롤씩 와인딩하여 필름 형상의 이방성 도전성 접착제(340)를 완성한다 (단계 310).
제3 실시예에 따른 2중층 구조의 이방성 도전성 접착제(340)는 상기 제2 접착층(344) 내에 도전성 입자(343a) 및 비도전성 입자(343b)를 포함한다. 따라서, 도 3a 내지 도 3c를 참조하여 설명한 바와 같은 제1 실시예에 따른 이방성 도전성 접착제(140)로부터 얻어질 수 있는 효과들을 얻을 수 있을 뿐 만 아니라, 상기 도전성 입자(343a)들 사이에 상기 비도전성 입자(343b)들이 위치하므로 상기 도전성 입자(343a)들 사이의 단락을 효과적으로 방지할 수 있다.
도 6a 내지 도 6c는 각각 본 발명의 제4 실시예에 따른 이방성 도전성 접착제(440)의 제조 방법을 설명하기 위한 플로차트 및 단면도들이다. 본 예에서는 Cu 또는 Al로 이루어지는 금속 전극(422)이 미세 피치로 복수개 형성된 유연성 필름, 예를 들면 폴리이미드 필름으로 이루어지는 기판(420)상에 복수의 범프(432)가 형성된 집적 회로(430)를 COF 실장 방식에 의하여 접속하는 데 유리하게 적용될 수 있는 이방성 도전성 접착제(440)의 제조 방법을 예로 들어 설명한다. 본 예에서는 실시예 2의 경우와 마찬가지로 도전성 접착층중 집적 회로(430)측에 대면하게 되는 일면 뿐 만 아니라 유연성 필름으로 이루어지는 기판(420)측에 대면하게 되는 타면에도 각각 비도전성 접착층이 도입된 3중층 구조의 이방성 도전성 접착제(440)의 제조 방법에 대하여 설명한다.
도 6a 내지 도 6c를 참조하면, 먼저 도전성 입자를 포함하지 않는 비도전성의 제1 수지 혼합물과, 도전성 입자(443a) 및 비도전성 입자(443b)를 포함하는 제2 수지 혼합물을 각각 준비한다 (단계 402 및 단계 404). 상기 제1 수지 혼합물은 도2b의 단계 52에서 설명한 방법으로 얻어질 수 있고, 상기 제2 수지 혼합물은 도 2b의 단계 54에서 설명한 방법으로 얻어질 수 있다.
그 후, 박리 필름(도시 생략)상에 상기 제1 수지 혼합물로 이루어지는 비도전성 제1 접착층(442)을 형성한다 (단계 406). 이에 대한 상세한 사항은 도 3a의 단계 106에서의 설명을 참조한다. 상기 제1 접착층(442)의 두께는 실장하고자 하는 집적 회로(430)에 형성된 범프(432)의 높이의 1/2 이상 3/2 이하의 크기를 가진다. 바람직하게는, 상기 제1 접착층(442)의 두께는 상기 범프(432)의 높이보다 작다.
이어서, 상기 제1 접착층(442) 위에 상기 도전성 입자(443a) 및 비도전성 입자(443b)를 포함하는 제2 수지 혼합물로 이루어지는 제2 접착층(444)을 형성한다 (단계 408). 이에 대한 상세한 사항은 도 5a의 단계 308에서의 설명을 참조한다. 여기서, 상기 제1 접착층(442)의 두께는 상기 제2 접착층(444)의 두께 보다 더 큰 것이 바람직하다.
이어서, 상기 제2 접착층(444) 위에 도전성 입자를 포함하지 않는 제3 접착층(446)을 형성한다 (단계 410). 이를 위하여, 상기 제2 접착층(444)에서 상기 제1 접착층(442)이 형성된 측의 반대측 위에 상기 제1 수지 혼합물을 약 5 ∼ 25㎛, 바람직하게는 10 ∼ 15㎛의 두께로 코팅하고, 건조시킨다. 그 결과, 상기 제2 접착층(444)은 그 양 면이 각각 제1 접착층(442) 및 제3 접착층(446)으로 덮이게 된다. 여기서, 상기 제1 접착층(442)의 두께는 상기 제3 접착층(446)의 두께 보다 더 두껍게 형성하는 것이 바람직하다.
그 후, 상기 제1 접착층(442), 제2 접착층(444) 및 제3 접착층(446)이 형성된 박리 필름을 테이프 형태로 슬리팅하고, 릴 테이프 형상으로 한 롤씩 와인딩하여 필름 형상의 이방성 도전성 접착제(440)를 완성한다 (단계 412).
제4 실시예에 따른 3중층 구조의 이방성 도전성 접착제(440)는 상기 제2 접착층(444) 내에 도전성 입자(443a) 및 비도전성 입자(443b)를 포함한다. 따라서, 도 4a 내지 도 4c를 참조하여 설명한 바와 같은 제2 실시예에 따른 이방성 도전성 접착제(240)로부터 얻어질 수 있는 효과들을 얻을 수 있을 뿐 만 아니라, 상기 도전성 입자(443a)들 사이에 상기 비도전성 입자(443b)들이 위치하므로 상기 도전성 입자(443a)들 사이의 단락을 효과적으로 방지할 수 있다.
다음에, 본 발명에 따른 이방성 도전성 접착제를 사용하여 글라스 기판 또는 유연성 필름으로 이루어지는 기판상에 COG 또는 COF 실장 방법으로 집적 회로를 접속시키는 방법에 대하여 설명한다.
먼저, 도 3b에 도시한 바와 같이 일정 간격으로 배치되어 있는 ITO 전극(122)이 형성되어 있는 투명한 글라스 기판(120), 또는 도 4b에 도시한 바와 같이 금속 전극(222)이 형성된 폴리이미드 필름으로 이루어지는 유연성 기판(220)을 준비한다. 상기 글라스 기판(120)상에 형성된 상기 ITO 전극(122)은 약 1㎛의 높이 및 약 30㎛의 폭을 가지고, 상기 글라스 기판(120)상에 약 50㎛의 피치로 형성되어 있다. 따라서, 상기 전극(122)간 간격은 약 20㎛가 된다. 또한, 상기 유연성 기판(220)상에 형성된 상기 금속 전극(222)은 약 15㎛ 이하의 비교적 높은 높이를 가지고, 상기 기판(220)상에 약 38㎛ 이하의 피치로 형성되어 있다. 따라서, 상기 전극(222)간 간격은 약 10㎛가 된다.
그리고, 도 3b 또는 도 4b에 도시한 바와 같은 입출력 범프(132 또는 232)가 형성된 구동 IC(130 또는 230)를 준비한다. 상기 입출력 범프는 상기 구동 IC의 Al 전극(도시 생략) 표면에 형성된 무전해 Ni/Au 도금 범프로 구성된다. 상기 입출력 범프를 형성하는 데 있어서, 고가의 Au 범프를 대체하기 위하여 무전해 Ni/Au 도금 범프를 형성하는 것이다. 이를 위하여, 먼저 구동 IC의 Al 전극 표면의 일부를 아연으로 치환하는 징케이트 처리 공정을 행하여 Ni 도금시 반응성을 갖도록 한다. 그 후, 상기 징케이트 처리된 Al 전극상에 무전해 도금 방법으로 Ni 범프를 형성하고, 그 결과 얻어진 Ni 표면에 역시 무전해 도금 방법으로 Au 도금 공정을 행하여 상기 무전해 Ni/Au 도금 범프를 형성한다.
상기 입출력 범프는 약 15 ∼ 25㎛ 이하의 높이를 가지고, 접속될 기판(120 또는 220)에서의 전극의 피치와 동일한 피치로 형성된다.
상기 전극(122 또는 222)이 형성된 기판(120 또는 220)상에 본 발명에 따른 이방성 도전성 접착제를 정렬하고, 약 70 ∼ 90℃의 온도 및 3 ∼ 10 kgf/cm2의 압력으로 약 3 ∼ 5 초 동안 압력을 가하여 가압착한다.
이 때, 도 3b에 도시한 바와 같이 ITO 전극(122)이 형성된 글라스 기판(120)의 경우는 상기 ITO 전극(122)의 높이가 도전성 입자의 평균 입경보다 더 낮으므로 상기 글라스 기판(120) 쪽에는 비도전성 접착층을 적용할 필요가 없다. 따라서, 도 3a 내지 도 3c, 또는 도 5a 내지 도 5c를 참조하여 설명한 바와 같은 방법으로 제조된 2중층 구조의 이방성 도전성 접착제를 사용한다. 여기서, 상기 제2접착층(144 또는 344)이 상기 기판(120)에 대면하도록 정렬한다.
또한, 도 4b에 도시한 바와 같이 금속 전극(222)이 형성된 유연성 기판(220)의 경우는 상기 금속 전극(222)의 높이가 상대적으로 높아 상기 기판(220) 쪽에도 비도전성 접착층을 적용할 필요가 있다. 따라서, 도 4a 내지 도 4c, 또는 도 6a 내지 도 6c를 참조하여 설명한 바와 같은 방법으로 제조된 3중층 구조의 이방성 도전성 접착제를 사용한다. 여기서, 상기 제3 접착층(246 또는 446)이 상기 기판(220)에 대면하도록 정렬한다.
그 후, 가압착된 이방성 도전성 접착제로부터 박리 필름을 제거하고, 상기 전극(122 또는 222)과 상기 입출력 범프가 대응하여 정렬되도록 상기 가압착된 이방성 도전성 접착제상에 상기 구동 IC를 정렬한다.
그 후, 상기 정렬된 기판(120 또는 220)과 구동 IC를 약 190 ∼ 220℃의 온도 및 500 ∼ 1500 kgf/cm2의 압력으로 약 5 ∼ 10 초 동안 압력을 가하여 본압착한다. 그 후, 냉각 스테이지(stage)상에서 상기 압착된 결과물에 압력을 가하지 않고 상온에서 상기 압착된 결과물을 냉각시킨다.
본 발명에 따른 이방성 도전성 접착제는 도전성 입자를 함유하는 도전성 접착층 또는 도전성 입자 및 비도전성 입자를 함유하는 도전성 접착층과, 상기 도전성 접착층의 일면 또는 양 면에 형성된 도전성 입자를 함유하지 않는 비도전성 접착층을 포함하는 2중층 또는 3중층 구조를 가진다.
따라서, 본 발명에 따른 이방성 도전성 접착제를 사용하여 복수의 전극이 미세 피치로 형성되어 있는 기판상에 집적 회로를 접속시키는 경우, 집적 회로에 형성된 각 범프들 사이의 갭, 또는 상기 전극들 사이의 갭에 비도전성 접착층이 충진된다. 그 결과, 이방성 도전성 접착제 내에 함유된 도전성 입자가 범프들 사이의 갭 또는 전극들 사이의 갭으로 흘러 들어가는 양이 줄어들어, 도전성 입자가 전극과 범프간의 도통에 충분히 기여할 수 있어 안정적인 전기 전도도를 얻을 수 있다. 또한, 범프들 또는 전극들 사이에 충진된 비도전성 접착층은 도전성 입자를 포함하고 있지 않으므로 기판과 집적 회로간의 접착력을 더욱 높일 수 있다. 따라서, 신뢰성 높고 안정된 공정이 가능하다. 또한, 이방성 도전성 접착제에 비도전성 접착층을 도입함으로써 도전성 접착층의 두께를 낮출 수 있고, 그 결과 이방성 도전성 접착제 내에 함유되는 도전성 입자의 함량을 줄일 수 있다. 따라서, 이방성 도전성 접착제 완제품의 제조 원가 절감에 매우 유리하다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
Claims (10)
- 제1 높이를 가지고 일정 간격으로 배치되어 있는 복수의 전극이 형성되어 있는 기판상에 제2 높이를 가지는 복수의 범프가 형성되어 있는 집적회로를 상기 전극과 전기적 연결될 수 있도록 접속시키기 위한 이방성 도전성 접착제에 있어서,열경화성 수지 및 상기 열경화성 수지를 경화시키기 위한 경화제를 포함하고, 상기 제2 높이의 1/2 ∼ 3/2인 제1 두께를 가지는 비도전성 제1 접착층과,열경화성 수지, 상기 열경화성 수지를 경화시키기 위한 경화제, 및 상기 복수의 전극 사이의 간격 폭의 1/2 이하인 평균 입경을 가지고 제1 분산 밀도로 함유되어 있는 복수의 도전성 입자를 포함하고, 상기 도전성 입자의 평균 입경의 2 배 보다 큰 제2 두께를 가지고 상기 제1 접착층의 일면에 형성된 도전성 제2 접착층으로 이루어지는 것을 특징으로 하는 미세 피치용 이방성 도전성 접착제.
- 제1항에 있어서,상기 도전성 입자는 2만 ∼ 5만 개/㎟ 의 제1 분산 밀도로 함유되어 있는 것을 특징으로 하는 미세 피치용 이방성 도전성 접착제.
- 제1항에 있어서,상기 제2 접착층은 상기 도전성 입자의 평균 입경의 1/2 ∼ 1/10 의 평균 입경을 가지고 상기 제1 분산 밀도보다 더 큰 제2 분산 밀도로 함유되어 있는 복수의 비도전성 입자를 더 포함하는 것을 특징으로 하는 미세 피치용 이방성 도전성 접착제.
- 제3항에 있어서,상기 제2 분산 밀도는 제1 분산 밀도 보다 2 ∼ 6 배 더 큰 것을 특징으로하는 미세 피치용 이방성 도전성 접착제.
- 제1항에 있어서,상기 제1 두께는 상기 제2 두께와 같거나 더 큰 것을 특징으로 하는 미세 피치용 이방성 도전성 접착제.
- 제1항에 있어서,상기 기판은 ITO (indium tin oxide) 전극을 가지는 글라스 기판으로 이루어진 것을 특징으로 하는 미세 피치용 이방성 도전성 접착제.
- 제1항에 있어서,열경화성 수지 및 상기 열경화성 수지를 경화시키기 위한 경화제를 포함하고, 상기 제1 접착층 반대측에서 상기 제2 접착층의 다른 일면에 형성된 비도전성 제3 접착층을 더 포함하는 것을 특징으로 하는 미세 피치용 이방성 도전성 접착제.
- 제7항에 있어서,상기 제3 접착층은 상기 기판상에 형성된 전극의 제1 높이의 1/2 ∼ 3/2인 제3 두께를 가지는 것을 특징으로 하는 미세 피치용 이방성 도전성 접착제.
- 제8항에 있어서,상기 제3 두께는 상기 제1 두께보다 더 작은 것을 특징으로 하는 미세 피치용 이방성 도전성 접착제.
- 제1항 또는 제7항에 있어서,상기 기판은 금속 전극을 가지는 유연성 필름(flexible film)으로 이루어진 것을 특징으로 하는 미세 피치용 이방성 도전성 접착제.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020029116A KR20030091238A (ko) | 2002-05-25 | 2002-05-25 | 다층 구조를 가지는 미세 피치용 이방성 도전성 접착제 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020029116A KR20030091238A (ko) | 2002-05-25 | 2002-05-25 | 다층 구조를 가지는 미세 피치용 이방성 도전성 접착제 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030091238A true KR20030091238A (ko) | 2003-12-03 |
Family
ID=32384390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020029116A KR20030091238A (ko) | 2002-05-25 | 2002-05-25 | 다층 구조를 가지는 미세 피치용 이방성 도전성 접착제 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030091238A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100979349B1 (ko) * | 2007-12-31 | 2010-08-31 | 주식회사 효성 | 재작업성이 향상된 2층 구조의 이방성 도전 필름 |
| KR101362868B1 (ko) * | 2010-12-29 | 2014-02-14 | 제일모직주식회사 | 이중층 이방성 도전성 필름 |
| US11676923B2 (en) | 2019-10-08 | 2023-06-13 | Samsung Electronics Co., Ltd. | Semiconductor packages |
-
2002
- 2002-05-25 KR KR1020020029116A patent/KR20030091238A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100979349B1 (ko) * | 2007-12-31 | 2010-08-31 | 주식회사 효성 | 재작업성이 향상된 2층 구조의 이방성 도전 필름 |
| KR101362868B1 (ko) * | 2010-12-29 | 2014-02-14 | 제일모직주식회사 | 이중층 이방성 도전성 필름 |
| US11676923B2 (en) | 2019-10-08 | 2023-06-13 | Samsung Electronics Co., Ltd. | Semiconductor packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7081675B2 (en) | Multilayered anisotropic conductive adhesive for fine pitch | |
| KR100456064B1 (ko) | 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름 | |
| US5804882A (en) | Semiconductor device having a semiconductor chip electrically connected to a wiring substrate | |
| US7134879B2 (en) | Anisotropic conductive material body, display apparatus, method for producing the display apparatus, and conductive member | |
| US20060103802A1 (en) | Liquid crystal display device sealed with liquid crystal seal composed of anisotropic conductive material | |
| US20060035036A1 (en) | Anisotropic conductive adhesive for fine pitch and COG packaged LCD module | |
| US20030092327A1 (en) | Method for planarizing circuit board and method for manufacturing semiconductor device | |
| JPH08148211A (ja) | 接続部材及び該接続部材を用いた電極の接続構造・接続方法 | |
| KR20030091238A (ko) | 다층 구조를 가지는 미세 피치용 이방성 도전성 접착제 | |
| JP2010251336A (ja) | 異方性導電フィルム及びこれを用いた接続構造体の製造方法 | |
| JPH065116A (ja) | 低融点金属接合型異方導電膜 | |
| JP2004006417A (ja) | 接続部材及びこれを用いた電極の接続構造 | |
| KR20030086812A (ko) | 미세 피치용 이방성 도전성 접착제 및 이를 포함하는ｃｏｇ 실장형 ｌｃｄ 모듈 | |
| JP2008124029A (ja) | 接続部材 | |
| JPH09147928A (ja) | 接続部材 | |
| JP4155470B2 (ja) | 接続部材を用いた電極の接続法 | |
| JP2004136673A (ja) | 接着構造、液晶装置、及び電子機器 | |
| JP3447569B2 (ja) | 異方性導電膜およびそれを用いた電極接続構造 | |
| JP4572929B2 (ja) | 接続部材及びこれを用いた電極の接続構造 | |
| JP4670859B2 (ja) | 接続部材及びこれを用いた電極の接続構造 | |
| CN217405124U (zh) | 新型异方性导电膜 | |
| JP2008112732A (ja) | 電極の接続方法 | |
| JP3665467B2 (ja) | 表示装置、及び、表示装置の製造方法 | |
| JP4670857B2 (ja) | リペア性の付与方法及び接続部材 | |
| JP4670858B2 (ja) | リペア性の付与方法及び接続部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |