KR20030088856A - Method For Forming Metal Wiring And Method For Manufacturing Display Device - Google Patents
Method For Forming Metal Wiring And Method For Manufacturing Display Device Download PDFInfo
- Publication number
- KR20030088856A KR20030088856A KR10-2003-0023415A KR20030023415A KR20030088856A KR 20030088856 A KR20030088856 A KR 20030088856A KR 20030023415 A KR20030023415 A KR 20030023415A KR 20030088856 A KR20030088856 A KR 20030088856A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- electronegativity
- forming
- thin film
- metal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
기판(51)상의 Cu배선패턴(32)을 형성하는 선택영역을 구성하는 TiN으로 이루어진 배선패턴(31) 재료의 전기음성도 Xs로 한다. Cu배선패턴(32)을 형성하지 않는 비선택영역인 SiO2로 이루어진 층간절연막(29)을 구성하는 재료의 전기음성도 Xn로 한다. Cu배선패턴(32)을 형성하기 위한 유기금속재료의 전기음성도 Xm로 한다. Xs〈 Xn〈 Xm이 되는 관계식을 충족하는 재료를 선택하여, 유기금속재료의 불균화반응에 의해 Cu배선패턴(32)을 형성한다.The electronegativity of the material of the wiring pattern 31 made of TiN constituting the selection region for forming the Cu wiring pattern 32 on the substrate 51 is also Xs. The electronegativity of the material constituting the interlayer insulating film 29 made of SiO 2 , which is a non-selected region in which the Cu wiring pattern 32 is not formed, is also Xn. The electronegativity of the organic metal material for forming the Cu wiring pattern 32 is also Xm. A material satisfying the relational expression where Xs < Xn < Xm is selected to form a Cu wiring pattern 32 by disproportionation of the organic metal material.
Description
본 발명은, 액정표시장치로 대표되는 표시장치와, ULSI와 같은 반도체장치에 이용되는 전기배선의 형성기술에 관한 것으로, 기판상에 선택적으로 구리 또는 구리를 포함하는 합금으로 이루어진 금속배선을 형성하는데 알맞은 배선 형성방법 및 표시장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a display device represented by a liquid crystal display device and a technology for forming electrical wiring used in a semiconductor device such as ULSI. The present invention relates to forming a metal wiring made of copper or an alloy containing copper selectively on a substrate. It relates to a suitable wiring forming method and a manufacturing method of a display device.
최근, LSI, ULSI로 대표되는 반도체의 분야에서는, 배선재료로서 구리(Cu)를 이용한 배선에 관한 검토가 진행되고 있다. 이것은, 반도체장치의 집적도의 향상에 의한 미세화의 진전과 동작속도의 향상 등이 진행되어 오고 있기 때문이다. 즉, 종래 이용되고 있는 알루미늄(Al)을 이용한 배선보다도, 배선저항이 낮고, 또, 일렉트로 마이그레이션(electro-migration)과 스트레스 마이그레이션(stress-migrationIn recent years, in the field of the semiconductor represented by LSI and ULSI, the examination about the wiring using copper (Cu) as a wiring material is advanced. This is because the progress of miniaturization, the improvement of the operation speed, etc. are progressed by the improvement of the integration degree of a semiconductor device. In other words, the wiring resistance is lower than that of conventionally used aluminum (Al), and the electro-migration and the stress-migration are stress-migration.
) 등에 대한 내성이 높은 배선이 요구되어 오고 있기 때문이다.This is because wiring with high resistance to the back light has been demanded.
또, 액정표시장치 등으로 대표되는 표시장치의 분야에서도, 표시면적의 대형화에 따른 배선길이의 증가와 부가기능의 취입(取入)에 따른 주변회로부분의 모놀리딕(monolithic)화 등에 대한 대응이 요구되고 있다. 또한, 부가기능으로서는, 구동용 드라이버회로나 화소내 메모리 등, 및, 장래적으로는 각종 프로세서 등의 조입도 검토되고 있다. 이 때문에, 표시장치의 분야에서도 반도체분야와 마찬가지로 저저항 배선에 관한 요구가 높아지고 있다.In addition, in the field of display devices such as liquid crystal display devices, the countermeasures against monolithic expansion of peripheral circuit parts due to the increase in the wiring length due to the enlargement of the display area and the addition of additional functions are also required. It is required. In addition, as additional functions, insertion of a driver driver circuit, an in-pixel memory, and the like, and various processors in the future has also been considered. For this reason, the demand for low-resistance wiring is increasing in the field of display devices as in the semiconductor field.
상술한 바와 같이, 배선재료로서의 Cu는, 종래의 배선재료인 Al과 비교하여, 저저항성, 내(耐)마이그레이션성이 우수하다. 이 점에서, Cu는 차세대 배선재료로서 기대되어, 활발하게 공업화 개발이 진행되고 있다.As described above, Cu as the wiring material is excellent in low resistance and migration resistance as compared with Al, which is a conventional wiring material. In this regard, Cu is expected as a next-generation wiring material, and industrialization development is actively progressing.
그러나, 종래의 미세배선의 형성에 이용되어 온 것과 같은 포토리소그래피(photo-lithography)에 의한 마스킹(masking)이나 반응성 이온에칭(reactive ion etching)법 등의 조합으로는, Cu를 이용한 미세배선을 형성하는 것은 어렵다.However, by using a combination of masking by photo-lithography, reactive ion etching, or the like, which has been used in the formation of conventional microwires, microwires using Cu are formed. It's hard to do
즉, Cu의 할로겐화합물(halogenide)은 증기압이 낮다. (Cu의 할로겐화물은증발하기 어렵다.) 그 때문에, 상기 에칭에 의해 형성되는 Cu의 할로겐화물을 휘발, 제거하기 위해서는, 프로세스온도(process temperature)로서 200∼300℃에서의 에칭처리가 필요해진다. 따라서, Cu배선의 에칭에 의한 미세가공은 곤란하다.In other words, the halogen halide of Cu has a low vapor pressure. (The halide of Cu is hard to evaporate.) Therefore, in order to volatilize and remove the halide of Cu formed by the said etching, the etching process in 200-300 degreeC is needed as a process temperature. Therefore, micromachining by etching Cu wiring is difficult.
Cu를 이용한 미세배선의 형성방법으로서는, 예를 들면, 일본 특개평11-135504호 공보에 개시되어 있는 방법이 있다. 이 방법은, 소위, 다마신(damascene)법으로 불려진다. 이 방법에서는, 우선, 기판상에 적층된 절연막에 대하여, 미리 소망의 배선패턴형상의 배선홈을 형성해 둔다. 이 홈을 매입하도록, Cu박막을 상기 홈내부 및 절연막 상에 전면에 걸쳐 형성한다. 이 때, Cu로 상기 홈을 메우는 방법으로서는, 스퍼터법(sputtering) 등의 PVD(Physical Vap or Deposition)나, 도금법 또는 유기금속재료를 이용한 CVD법 등의 각종 수법이 있다. 그 후, 기판 표면의 Cu박막을, 매입된 홈부분의 상부 단면까지 제거한다. 기판 표면의 Cu박막을 제거하는 방법으로서는, 화학적 기계 연마법(CMP:Chmical Mechanical Polishing) 등의 연마법이나 에칭백(etch-back) 등이 있다. 이와 같이 함으로써, Cu박막을 상기 홈 내부에만 남긴다. 이렇게 하여, 매입형의 Cu배선 패턴이 형성된다.As a method of forming fine wiring using Cu, for example, there is a method disclosed in Japanese Patent Laid-Open No. 11-135504. This method is called the damascene method. In this method, first, wiring grooves of a desired wiring pattern shape are formed in advance with respect to the insulating film laminated on the substrate. A Cu thin film is formed on the inside of the groove and the insulating film over the entire surface so as to embed this groove. At this time, as the method of filling the grooves with Cu, there are various methods such as PVD (Physical Vap or Deposition) such as sputtering, plating, or CVD using an organic metal material. Thereafter, the Cu thin film on the substrate surface is removed to the upper end face of the embedded groove portion. As a method of removing the Cu thin film on the substrate surface, there are polishing methods such as chemical mechanical polishing (CMP), etching back, and the like. By doing in this way, Cu thin film is left only in the said groove | channel. In this way, a buried Cu wiring pattern is formed.
다른 방법으로서는, Pd 등의 촉매를 기판상에 소망의 배선패턴으로 배치하는 방법이 시도되고 있다(H. Niino, A. Yabe, Appl. Phys. Lett., 63, 3527-3529(1993). 이 방법으로는, 패턴상으로 형성된 Pd 등을 핵으로 하여 Cu의 무전해도금을 행함으로써 Cu의 배선패턴이 형성된다.As another method, a method of arranging a catalyst such as Pd in a desired wiring pattern on a substrate has been attempted (H. Niino, A. Yabe, Appl. Phys. Lett., 63, 3527-3529 (1993). As a method, Cu wiring pattern is formed by electroless plating of Cu using Pd etc. formed in a pattern as a nucleus.
또, 절연성 기판상에 도전성 물질로 소망 패턴형상을 형성하고, 이 도전성 물질을 전극으로서 전기도금에 의해 Cu배선을 형성하는 방법 등이 시도되고 있다.In addition, a method of forming a desired pattern shape with a conductive material on an insulating substrate and forming a Cu wiring by electroplating as the electrode has been attempted.
그러나, 상기의 종래 행해지고 있는 Cu를 이용한 미세배선을 형성하기 위한 각종 방법에 있어서는, 이하와 같은 과제가 있다.However, in the various methods for forming the micro wiring using said Cu conventionally performed, there exist the following subjects.
우선, LSI, ULSI 등에서 활발히 검토되고 있는 상기 다마신법에 대해서는 이하와 같은 과제가 있다.First of all, there are the following problems with respect to the damascene method actively studied in LSI, ULSI and the like.
첫째, 다마신법은, 홈형상의 배선패턴과 상하 전극간을 접속하는 비아(via)를 형성하기 위한 성막공정, 포토리소그래피공정, 에칭공정이 필요하여 제조공정이 복잡하다.First, the damascene method requires a film forming process, a photolithography process, and an etching process for forming a via connecting the groove-shaped wiring pattern and the upper and lower electrodes, which makes the manufacturing process complicated.
둘째, 배선저항을 저감하기 위해서는, 배선막두께를 두껍게 할 필요가 있다. 그러나, 어스펙트비(aspect ratio)가 높은 홈이나 비아홀(via hole)을 사용하면, Cu의 매입성이 열화된다는 문제가 있다.Second, in order to reduce wiring resistance, it is necessary to increase the thickness of the wiring film. However, when a groove or via hole having a high aspect ratio is used, there is a problem that the embeddability of Cu is deteriorated.
셋째, Cu박막을 기판 전면에 성막한 후에 불필요한 부분을 제거하는 상기 CMP공정 등은, 프로세스(process)의 스루풋(through-put)이 나쁘다는 문제가 있다.Third, the CMP process or the like which removes unnecessary portions after depositing a Cu thin film on the entire substrate has a problem that the throughput of the process is poor.
넷째, LSI, ULSI를 제작하기 위한 직경 12인치(inch) 정도의 웨퍼사이즈(wafer size)에 대해서는, 종래, 대형의 CMP장치가 개발되어 있다. 그러나, 표시장치에 관해서는, 액정표시장치의 제조에 이용되는 기판 사이즈가 약 1∼1.5m각의 대형 기판으로, LSI 등의 용도와 비교하여 보다 대면적에서의 평단성 등의 정밀도가 양호한 연마공정이 필요해진다. 따라서, 표시장치에 관해서는, 다마신법의 실용화는 곤란하다.Fourth, about a wafer size of about 12 inches in diameter for producing LSI and ULSI, a large CMP apparatus has been developed. However, the display device is a large substrate having a substrate size of about 1 to 1.5 m used for the manufacture of a liquid crystal display device, and has excellent precision such as flatness in a large area compared to applications such as LSI. The process is necessary. Therefore, regarding the display device, the practical use of the damascene method is difficult.
또한, 액정표시장치와 같이 대형 기판을 이용할 경우는, 가령 상기 CMP에 의한 전면 연마나 에칭법에 의한 제거가 가능해졌다 해도, 제품의 가격이 높아진다는 문제가 있다. 즉, 액정표시장치에 배선으로서 이용되는 Cu박막부분은, 글라스 기판(glass substrate)의 면적에 비교하여 매우 작다. 그 때문에, 성막된 Cu박막의 대부분은 제거되게 된다. 결과적으로, 재료로서 고가인 Cu 사용효율은 매우 나빠져버린다.In addition, when a large substrate is used, such as a liquid crystal display device, there is a problem that the price of the product becomes high even if the surface polishing by CMP or the removal by the etching method becomes possible. That is, the Cu thin film portion used as the wiring in the liquid crystal display device is very small compared to the area of the glass substrate. Therefore, most of the formed Cu thin film is removed. As a result, the use efficiency of expensive Cu as a material becomes very bad.
또, 도금을 이용한 선택성막수법에서는, 이하와 같은 과제가 있다.Moreover, the selective film | membrane method using plating has the following subjects.
첫째, 도금을 이용한 선택성막수법은, 프린트 기판(printed circuit board) 등의 비교적 패턴 치수가 큰 것에 대해서는 실적이 있다. 그러나, LSI, ULSI, 또는 표시장치 등에 요구되는 수 ㎛ 오더의 선 폭의 배선패턴을 형성하는 경우에는, 도금액의 조성, 시간 경과에 따른 변화 등에 의한 프로세스의 불완전성, 불순물의 취입 등에 의한 막질의 저하, 약액 환경으로의 영향 등의 점에서 문제가 있다.First, the selective film forming method using plating has a track record for relatively large pattern dimensions of printed circuit boards and the like. However, in the case of forming a wiring pattern having a line width of several μm order required for LSI, ULSI, or a display device, film quality due to the imperfection of the process due to the composition of the plating solution, the change over time, the infiltration of impurities, etc. There is a problem in terms of lowering, effect on the chemical liquid environment, and the like.
둘째, 기초배선 형성후에 도금을 이용하여 도전부분에 Cu박막을 석출시키는 방법은 선택성이 우수한 반면, 불필요한 부분의 도전성 표면을 감싸는 공정이나 통전을 위한 기초도전패턴의 형성공정이 필요해진다. 그 때문에, 프로세스공정이 복잡해져 코스트(cost)가 높아진다는 문제가 있다.Second, the method of depositing a Cu thin film on the conductive portion using plating after the formation of the basic wiring is excellent in selectivity, but it is necessary to cover the conductive surface of the unnecessary portion or to form a basic conductive pattern for energization. Therefore, there is a problem that the process step becomes complicated and the cost increases.
셋째, 도금법에 의해 성막된 Cu박막중에는 불순물 등의 취입이 많아, 성막 직후의 Cu박막의 전기적인 저항이 높아지는 경향이 있다. 따라서, 도금법에서는, 성막후에 비교적 고온에서의 어닐링(annealing)처리가 필요해진다. 이 어닐링처리를 위해, 도금법으로는 기판의 내열성 등의 관점에서 대면적의 표시장치 등에 대한 적용이 어렵다.Third, in the Cu thin film formed by the plating method, there are many blown in impurities and the like, and the electrical resistance of the Cu thin film immediately after the film formation tends to increase. Therefore, in the plating method, an annealing treatment at a relatively high temperature is required after film formation. For this annealing treatment, the plating method is difficult to apply to a large-area display device or the like from the standpoint of heat resistance of the substrate.
넷째, 종래의 LSI 등을 제작하기 위한 웨이퍼 기판과는 달리, 표시장치의 제조에 이용되는 기판은 상술한 바와 같이 1∼1.5m각의 대형 기판이다. 그 때문에, 이와 같은 기판을 균일하게 처리하기 위한 도금처리장치는, 매우 대형이고 또 대량의 약품을 이용함으로써 환경으로의 부하가 염려된다.Fourth, unlike conventional wafer substrates for manufacturing LSIs, the substrates used in the manufacture of display devices are large substrates of 1 to 1.5 m angle as described above. Therefore, the plating apparatus for processing such a board | substrate uniformly is concerned about the load to an environment by using a very large size and a large amount of chemical | medical agent.
상기의 과제에 대하여, 최근 유기금속재료를 이용한 Cu-CVD법에 의해 선택적으로 Cu박막을 형성하고자 하는 시도가 행해지고 있다. 예를 들면, 일본 특개평6-236879호 공보에는 이하와 같은 방법이 공개되어 있다. 우선, 소망하는 배선형상을 가지는 기초금속막상에 Pd 등과 같이 수소의 해리(解離)능력이 높은 Vlll족 금속으로 이루어진 금속립(粒)을 선택적으로 석출시킨다. 이것에 대해 수소가스(hydrogen gas)를 캐리어가스(carrier gas)로서 Cu의 유기금속재료를 도입하여 열분해에 의해 성막을 행한다.Regarding the above problem, an attempt has been made recently to form a Cu thin film selectively by a Cu-CVD method using an organometallic material. For example, Japanese Unexamined Patent Application Publication No. 6-236879 discloses the following method. First, metal grains made of Vlll group metals having high dissociation ability of hydrogen, such as Pd, are selectively deposited on a base metal film having a desired wiring shape. On the other hand, Cu gas is introduced as a carrier gas to form an organic metal material of Cu, and the film is formed by thermal decomposition.
이 방법에 의하면, 수소해리능력이 높은 Vlll족 금속상에서, Cu의 유기금속재료와 같이 도입된 캐리어가스의 수소가 해리한다. 이 수소에 의해, Cu의 유기금속재료의 환원반응이 VIII족 금속상에서 우선적으로 발생한다. 그 때문에, Vlll족 금속상에 Cu의 핵 형성 및 막 성장이 선택적으로 진행하므로, 기판상에 Cu박막이 선택적으로 형성된다.According to this method, hydrogen of the carrier gas introduced like Cu organic metal material dissociates on the Vlll group metal with high hydrogen dissociation ability. By this hydrogen, the reduction reaction of the organometallic material of Cu preferentially occurs on the group VIII metal. Therefore, since nucleation and film growth of Cu selectively progress on the Vlll group metal, a Cu thin film is selectively formed on the substrate.
그러나, 이 방법에서는, 기판 표면의 Vlll족 금속상에서의 환원작용을 진행시키기 위해서 캐리어가스로서 수소가스를 이용하는 것이 필요하다. 이 경우에는, 기상으로 존재하는 수소가스에 의해서도 유기금속재료의 환원반응이 진행한다. 그리고, 이 기상중에서 발생한 반응물에 의해, 선택영역 이외의 표면에서도 Cu의 핵형성이 발생한다. 여기에서, Cu성막의 선택성이 열화하는 문제점이 있다.However, in this method, it is necessary to use hydrogen gas as a carrier gas in order to advance the reduction effect on the Vlll group metal on the substrate surface. In this case, the reduction reaction of the organometallic material also proceeds with the hydrogen gas present in the gaseous phase. And the reaction product which generate | occur | produced in this gaseous phase generate | occur | produces Cu nucleation also on the surface other than a selection area. Here, there exists a problem that the selectivity of Cu film-forming deteriorates.
또, 하지금속상에 선택적으로 Vlll족 금속을 석출시키는 공정이 필요하므로 프로세스공정이 증가한다. 또, 프로세스에 수소가스가 필요해져, 프로세스의 안정성을 확보하기 위해 성막처리후의 제해설비 등의 코스트가 필요해진다는 문제점도 있다.In addition, since a step of selectively depositing a Vlll group metal on the base metal is required, the process step is increased. In addition, there is a problem that hydrogen gas is required for the process, and in order to secure the stability of the process, a cost such as a decontamination facility after the film forming process is required.
또한, 박막을 선택적으로 형성하는 방법으로서는, 일본 특개평 5-94970호 공보에 이하와 같은 기술이 공개되어 있다. 전기음성도가 큰 제1재료와 전기음성도가 작은 제2재료가 표면에 혼재하는 반도체 기판을 이용한다. WF6또는 MoF6의 금속 할로겐화물, 또는 그 금속 할로겐화물 가스로 이루어진 원료가스와 H2, CO, SiH4의 환원성 가스를 포함하는 혼합가스를 만든다. 이 혼합가스 분위기중에서 반도체 기판에 전계를 인가하면, 원료가스가 방전에 의해 여기된다. 이것에 의해, W이 Mo의 금속막이 제2재료상에 선택적으로 또 방향성을 가지고 퇴적한다.Moreover, as a method of selectively forming a thin film, the following technique is disclosed by Unexamined-Japanese-Patent No. 5-94970. A semiconductor substrate is used in which a first material having a high electronegativity and a second material having a low electronegativity are mixed on the surface. A mixed gas containing a metal halide of WF 6 or MoF 6 , or a source gas consisting of the metal halide gas thereof and a reducing gas of H 2 , CO, and SiH 4 is produced. When an electric field is applied to the semiconductor substrate in this mixed gas atmosphere, the source gas is excited by the discharge. As a result, W deposits a metal film of Mo selectively and directionally on the second material.
이 기술에 따르면, 원료가스와 기판 표면을 구성하는 재료와의 상관에 의해 금속막의 성막 선택성이 얻어지는 것이 기재되어 있다. 그러나, 원료가스의 분해에, 방전에 의한 프라즈마(plasma)를 이용함으로써, 기상중에도 원료가스의 분해생성물인 금속핵(seed)이 형성되어, 이것이 기판상에 비선택적으로 쉽게 퇴적한다. 그 때문에, 금속막의 선택적인 퇴적이 방해받기 쉽다는 문제점이 있다.According to this technique, it is described that the film-forming selectivity of a metal film can be obtained by the correlation between source gas and the material which comprises the board | substrate surface. However, by using plasma by the discharge for disassembling the source gas, a metal seed, which is a decomposition product of the source gas, is formed even in the gas phase, which is easily non-selectively deposited on the substrate. Therefore, there is a problem that selective deposition of the metal film is likely to be disturbed.
또, 환원성가스를 이용함에 따른 성막에서는, 성막속도를 향상할 수 있는 반면, 기상중에서의 반응에 의해 원료가스의 분해 퇴적이 진행한다. 이 점에서, 마찬가지로 성막의 선택성의 향상이 방해받기 쉽다.In addition, in the film formation by using the reducing gas, the film formation speed can be improved, while decomposition and deposition of the source gas proceeds by reaction in the gas phase. In this respect, the improvement of the selectivity of the film formation is similarly hindered.
또한, 이 기술에서는, H2나 SiH4라는, 인화성, 발화성의 위험이 있는 환원성 가스를 이용할 필요가 있다. 이 점에서, 프로세스의 안정성을 확보하기 위한 제해설비 등이 토탈(total)로서의 프로세스 코스트(process cost)에 반영되어 버린다는 문제점이 있다.In this technique, it is necessary to use a reducing gas such as H 2 or SiH 4 , which is flammable or flammable. In this respect, there is a problem that decontamination facilities for securing the stability of the process are reflected in the process cost as total.
또, W이나 Mo은, Cu나 Al과 비교하여 비(比)저항이 크다고 알려져 있다(W:5.6×10-6Ωcm(300K), Mo:5.2×10-6Ωcm(0℃), Cu:1.7×10-6Ωcm(20℃), Al:2.6×10-6Ωcm(20℃)). 이와 같이 비저항이 큰 W이나 Mo으로 이루어진 막은, 통상, LSI나 IC에서는, 상하 방향으로 적층되는 층간을 접속하는 것과 같은 배선에는 적용 가능하다. 그러나, W이나 Mo으로 이루어진 배선은, 액정표시장치로 대표되는 것과 같은 표시장치가 갖추어진 주사배선, 신호배선으로서는 부적당하다.In addition, W and Mo are known to have a larger specific resistance than Cu or Al (W: 5.6 × 10 −6 Ωcm (300K), Mo: 5.2 × 10 −6 Ωcm (0 ° C), Cu: 1.7 × 10 −6 Ωcm (20 ° C.), Al: 2.6 × 10 −6 Ωcm (20 ° C.). Thus, the film which consists of W and Mo with a large specific resistance is normally applicable to wiring, such as connecting the interlayer laminated | stacked in the up-down direction in LSI and IC. However, the wiring made of W or Mo is unsuitable for scanning wiring and signal wiring provided with a display device such as that represented by a liquid crystal display device.
즉, 액정표시장치와 같은 표시장치에서는, 주사배선이나 신호배선의 비저항이 크면 클수록 지연시간이 길어져 버린다. 그 때문에, W이나 Mo으로 이루어진 배선을 주사배선이나 신호배선으로서 이용하면, 양호한 스위칭조작을 할 수 없게 되어 버린다.That is, in a display device such as a liquid crystal display device, the larger the specific resistance of the scan wiring and the signal wiring, the longer the delay time. Therefore, when the wiring made of W or Mo is used as the scan wiring or the signal wiring, it is impossible to perform a good switching operation.
또한, 본 기술에서는, WF6가스를 5×10-4Torr라는 낮은 압력까지 감압하여 진공용기중에 도입하지 않으면 안되는 불편함이 있다.In addition, in the present technology, the WF 6 gas has to be reduced in pressure to a low pressure of 5 × 10 −4 Torr and introduced into the vacuum container.
도1은, 본 발명의 실시형태1에 관한 Cu의 화학 기상(氣相) 성막장치의 개략구성도이다.1 is a schematic configuration diagram of a chemical vapor phase film forming apparatus of Cu according to Embodiment 1 of the present invention.
도2는, 본 발명에 관련된 Cu의 유기금속재료에 의한 퇴적반응을 도시하는 개략도이다.Fig. 2 is a schematic diagram showing the deposition reaction of Cu with an organometallic material according to the present invention.
도3은, 본 발명의 실시형태2에 관련된 액정표시장치의 일부분을 도시하는 평면도이다.3 is a plan view showing a part of a liquid crystal display device according to Embodiment 2 of the present invention.
도4는, 도3의 액정표시장치의 박막트랜지스터 부근을 도시하는 단면도이다.4 is a cross-sectional view showing the vicinity of a thin film transistor of the liquid crystal display of FIG.
도5는, 도4의 박막트랜지스터의 제조방법을 도시하는 공정단면도이다.FIG. 5 is a process sectional view showing the method for manufacturing the thin film transistor of FIG.
본 발명은 상기 문제를 감안하여 이루어진 것으로서, 수소와 같은 환원성 가스를 이용하지 않고, 저저항성, 내마이그레이션성이 우수한 배선을 선택하여 형성하는 금속배선의 형성방법 및 표시장치의 제조방법을 제공하고자 하는 것이다.Disclosure of Invention The present invention has been made in view of the above problems, and is intended to provide a method for forming a metal wiring and a method for manufacturing a display device, in which a wiring having excellent low resistance and migration resistance is selected without using a reducing gas such as hydrogen. will be.
본 발명에서의 금속배선의 형성방법은, 선택영역에 금속배선을 선택적으로 형성하는 금속배선의 형성방법으로서,The method for forming metal wiring in the present invention is a method for forming metal wiring for selectively forming metal wiring in a selected region.
상기 선택영역을 구성하는 재료의 전기음성도를 Xs, 적어도 상기 선택영역의 근방으로서 상기 금속배선을 형성하지 않는 비선택영역을 구성하는 재료의 전기음성도를 Xn, 금속배선을 형성하기 위한 유기금속재료의 전기음성도를 Xm으로 했을 때에, 각각의 전기음성도가,Xs is the electronegativity of the material constituting the selection region, Xn is the electronegativity of the material constituting the non-selection region which does not form the metal wiring at least in the vicinity of the selection region, and the organic metal for forming the metal wiring. When the electronegativity of the material is Xm, each electronegativity is
Xs〈 Xn〈 Xm, 즉, (Xm - Xn)〈 (Xm - Xs)Xs <Xn <Xm, that is, (Xm-Xn) <(Xm-Xs)
가 되는 관계식을 충족하도록 이들 재료를 선택함으로써 달성된다(특허청구의 범위1).It is achieved by selecting these materials to satisfy the relation that becomes (claim 1).
전기음성도란, 전자의 공여성(供與性)을 나타내는 물성값으로, 원자가 화학결합을 만들 때에 전자를 끌어당기는 능력을 말한다. 즉, 본 발명에서, 재료가 가지는 전기음성도란, 그 재료의 전자 공여성을 나타내는 물성값으로, 재료가 화학반응을 일으킬 때에 전자를 끌어당기는 능력을 말한다. 본 발명에서는, 각 재료의 전기음성도를, 편의적으로 구성원소의 전기음성도의 산술평균으로 해도 된다. 그리고, 전기음성도의 다른 두개의 재료사이에서, 전기음성도가 작은 재료는 전기음성도가 큰 재료에 대하여 전자를 공여하는 관계가 성립하고 있다.An electronegativity is a physical property value which represents the donation of an electron, and means an ability to attract an electron when a valence chemical bond is made | formed. That is, in the present invention, the electronegativity of the material is a physical property value indicating the electron donation of the material, and refers to the ability to attract electrons when the material causes a chemical reaction. In the present invention, the electronegativity of each material may be conveniently used as the arithmetic mean of the electronegativity of the member elements. And, between two other materials of electronegativity, a material having a low electronegativity has a relationship of donating electrons to a material having a high electronegativity.
여기서, 예를 들면, Cu박막을 형성하기 위한 유기금속재료(유기Cu재료)를 기판 표면에 도입한 경우에 관하여 설명한다.Here, the case where the organic metal material (organic Cu material) for forming Cu thin film is introduce | transduced into the board | substrate surface, for example is demonstrated.
유기금속재료는, 기판 표면과의 사이에서 전하를 주고받음으로써, 그 기판 표면에 해리 흡착한다. 그리고, 기판 표면에 흡착한 유기금속재료 중 두개의 유기금속분자(유기Cu분자)는, 기판 표면을 이동(migration)한다. 이것에 의해, 두개의 유기금속분자간에서의 산화환원반응인, 소위, 불균화반응이 일어난다. 그리고, 유기금속재료중의 금속원자(Cu)가 석출한다. 이 반응에 의해, 금속막이 퇴적하는 것이 알려져 있다(J.A.T. Norman, et.al., Thin Solid Films, Vol.262(1995), pp46-51).The organometallic material dissociates and adsorbs on the substrate surface by exchanging electric charges with the substrate surface. Then, two organic metal molecules (organic Cu molecules) among the organic metal materials adsorbed on the substrate surface migrate the substrate surface. As a result, a so-called disproportionation reaction occurs, which is a redox reaction between two organometallic molecules. Then, metal atoms (Cu) in the organic metal material are precipitated. It is known that a metal film is deposited by this reaction (J.A.T. Norman, et.al., Thin Solid Films, Vol. 262 (1995), pp 46-51).
뷸균화반응(부동변화라고도 한다)이란, 1종류의 물질이 2분자, 또는 그 이상으로 서로 산화, 환원반응을 행한 결과, 2종류 이상의 물질을 발생하는 것을 말한다. 여기서는, 두개의 유기금속분자(상기의 예에서는 유기Cu분자)간에 있어서, 후술하는 바와 같이 산화, 환원반응이 발생함으로써 환원된 금속원자와, 산화된 유기금속화합물이 발생함으로써, 금속박막의 성막이 행해진다.A post-warping reaction (also called floating change) means that two or more kinds of substances are generated as a result of oxidizing and reducing each other with two molecules or more. Here, between two organometallic molecules (organic Cu molecules in the above example), as described later, the reduced metal atoms and the oxidized organometallic compounds are generated by the oxidation and reduction reactions, thereby forming the metal thin film. Is done.
이로써, 본 발명에 따르면, 선택영역과 비선택영역을 포함하는 영역에 유기금속재료를 도입하면, 상기 전기음성도의 관계로, 그 대소관계의 차가 큰 선택영역의 표면과 유기금속재료와의 사이에서 전자의 수수(授受)가 행해진다. 즉, 유기금속재료가 선택영역의 표면에서 전자를 끌어당긴다. 따라서, 전자의 수수에 의한 유기금속재료의 해리 흡착을 선택영역으로 우선적으로 또 선택적으로 행하게 할 수 있다(특허청구의 범위1).Thus, according to the present invention, when the organometallic material is introduced into a region including the selection region and the non-selection region, the surface of the selection region having a large difference in magnitude between the organic metal materials and the organic metal material in relation to the electronegativity is obtained. The transfer of electrons is performed at. That is, the organometallic material attracts electrons from the surface of the selected region. Therefore, dissociation adsorption of the organometallic material by the transfer of electrons can be preferentially and selectively performed in the selection region (claim 1).
본 발명에서의 금속배선의 형성방법은, 유기금속재료의 불균화반응에 의해금속배선을 형성함으로써 달성시켜도 된다(특허청구의 범위2).The method for forming a metal wiring in the present invention may be achieved by forming a metal wiring by disproportionation of an organic metal material (claim 2).
본 발명의 금속배선의 형성방법에서는, 상술한 바와 같이, 유기금속분자가 우선적으로 흡착한 선택영역에 박막을 형성하기 위한 불균화반응에 기여하는 유기금속분자가 많이 존재하게 된다. 따라서, 선택영역에서 우선적으로 반응이 진행한다. 이것에 의해, 원자의 핵 형성 및 박막의 퇴적을 선택영역에서 선택적으로 행하게 하는 것이 가능해진다.In the method for forming a metal wiring of the present invention, as described above, there are many organic metal molecules that contribute to the disproportionation reaction for forming a thin film in the selective region to which the organic metal molecules are preferentially adsorbed. Therefore, the reaction proceeds preferentially in the selection region. This makes it possible to selectively perform nucleation of atoms and deposition of a thin film in a selected region.
한편, 비선택영역의 표면에서는, 상술한 관계에 의해, 유기금속재료와의 전기음성도의 차가 작다. 그 때문에, 선택영역의 표면과 비교한 경우에는, 유기금속재료의 비선택영역의 표면으로의 흡착이 일어나기 어렵다. 따라서, 박막을 형성하기 위한 불균화반응에 기여하는 유기금속분자가 적고, 퇴적이 일어나기 어려운 결과가 된다.On the other hand, on the surface of the non-selected region, the difference in electronegativity with the organometallic material is small due to the above relationship. Therefore, when compared with the surface of a selection area | region, adsorption | suction of an organometallic material to the surface of a non-selection area | region is hard to occur. Therefore, there are few organometallic molecules contributing to the disproportionation reaction for forming a thin film, and a result is that a deposition is hard to occur.
이 결과로서 선택영역의 표면 및 비선택영역의 표면에서는, 상술한 불균화반응에 의한 Cu 등의 박막의 퇴적이 개시되기까지의 시간의 차, 소위, 잠복기간이 발생한다. 이 잠복기간이 길어짐으로써, Cu 등의 박막퇴적의 선택성이 향상하게 된다.As a result, on the surface of the selective region and the surface of the non-selective region, a time difference, so-called, latency period until the deposition of thin films of Cu or the like due to the disproportionation reaction described above occurs. As the latent period becomes longer, the selectivity of thin film deposition such as Cu is improved.
따라서, 선택영역, 비선택영역, 및 유기금속재료에서의 각각의 전기음성도가 상술한 관계를 충족하도록 각 재료를 선택하고, 또한, 유기금속재료의 불균화반응에 의해 금속배선을 형성함으로써, 유기금속재료를 선택영역에 우선적으로 퇴적시킬 수 있다. 따라서, 선택성이 양호한 금속배선의 형성이 가능해진다(특허청구의 범위2).Therefore, by selecting each material so that the respective electronegativity in the selected region, the non-selected region, and the organic metal material satisfy the above-mentioned relationship, and forming metal wiring by disproportionation of the organic metal material, The organometallic material can be preferentially deposited in the selection region. Therefore, the metal wiring with good selectivity can be formed (claim 2).
본 발명의 금속배선의 형성방법은, 금속배선을 구성하는 금속막을 화학 기상 성장법(CVD법)에 의해 형성해도 된다(특허청구의 범위3).In the method for forming a metal wiring of the present invention, the metal film constituting the metal wiring may be formed by a chemical vapor deposition method (CVD method) (claim 3).
이와 같이 함으로써, 상기 전기음성도의 차이에 의한 유기금속재료의 흡착의 차이를 이용하여, 선택적으로 금속배선을 형성하는 것이 가능해진다. 또, 곤란한 에칭을 이용하는 일 없이, 저저항이고, 또 내 마이그레이션성이 우수한 Cu 등으로 이루어진 배선을 선택적으로 얻을 수 있다(특허청구의 범위3).By doing in this way, it becomes possible to form metal wiring selectively using the difference of adsorption | suction of the organometallic material by the said difference of electronegativity. Further, a wiring made of Cu or the like having low resistance and excellent migration resistance can be selectively obtained without using difficult etching (claim 3).
본 발명의 금속배선의 형성방법은, 선택영역은, Al, Ti, Ta, W, Si 중 적어도 하나의 원소를 포함하는 도전성 재료로 구성할 수 있다(특허청구의 범위4). 또, 비선택영역은, SiO2, Si3N4, Al2O3등의 산화물·질화물이라는 절연성 재료에 의해 구성할 수 있다(특허청구의 범위5, 6).In the method for forming a metal wiring of the present invention, the selection region can be made of a conductive material containing at least one element of Al, Ti, Ta, W, and Si (claim 4). Further, the non-selected region can be made of an insulating material such as oxide or nitride such as SiO 2 , Si 3 N 4 , Al 2 O 3 (claims 5 and 6).
이와 같이 함으로써, 도전성 재료로 구성된 선택영역의 표면에 흡착된 유기금속분자는, 상기 선택영역의 표면에서 도전성 재료내의 전자와 결합하고 있게 된다. 따라서, 선택영역인 도전성 재료표면에서의 유기금속분자의 이동(migration)이 용이해지므로, Cu 등의 박막을 형성하기 위한 불균화 반응 등이 용이하게 일어난다.In this way, the organometallic molecules adsorbed on the surface of the selection region made of the conductive material are bonded to the electrons in the conductive material on the surface of the selection region. Therefore, the migration of the organometallic molecules on the surface of the conductive material, which is a selective region, becomes easy, so that a disproportionation reaction for forming a thin film of Cu or the like easily occurs.
한편, 비선택영역인 절연성 재료의 표면에서는, 금속배선형성을 위해 필요한 유기금속분자의 흡착이 선택영역과 비교하여 적다. 또, 이와 더불어, 절연성이므로 표면에서의 전하의 이동이 곤란하다. 그 때문에, 상술한 유기금속분자의 이동은 일어나기 어렵다. 따라서, 유기금속분자가 흡착하였다고 해도 불균화반응 등의 진행이 진행되기 어렵다.On the other hand, on the surface of the insulating material which is a non-selective region, adsorption of organometallic molecules necessary for metal wiring formation is less than that of the selective region. In addition, since it is insulating, it is difficult to transfer charges on the surface. Therefore, the movement of the organometallic molecules mentioned above is unlikely to occur. Therefore, even if the organometallic molecules are adsorbed, it is difficult to proceed with the disproportionation reaction.
이러한 결과로서, 선택·비선택영역내에서의 박막형성개시까지의 차(잠복기간의 차)가 보다 커진다. 이로써, 선택성이 높은 상태에서 금속배선의 형성을 행하는 것이 가능해진다(특허청구의 범위4, 5, 6).As a result, the difference until the start of thin film formation in the selected and non-selected areas (the difference in the latency period) becomes larger. Thereby, it becomes possible to form metal wiring in the state with high selectivity (claims 4, 5, 6).
본 발명에서의 표시장치의 제조방법은, 매트릭스형상으로 설치된 다수의 화소전극과, 다수의 화소전극에 각각 접속된 다수의 박막트랜지스터와, 박막트랜지스터를 구동하기 위한 다수의 주사배선 및 다수의 신호배선을 구비하는 표시장치의 제조방법으로서,In the present invention, a method of manufacturing a display device includes a plurality of pixel electrodes arranged in a matrix, a plurality of thin film transistors connected to the plurality of pixel electrodes, a plurality of scan wirings and a plurality of signal wirings for driving the thin film transistors, respectively. As a manufacturing method of a display device having a;
주사배선 및 신호배선 중 적어도 한쪽의 배선을 형성하는 선택영역을 구성하는 재료가 가지는 전기음성도를 Xs, 상기 배선을 형성하지 않는 비선택영역을 구성하는 재료가 가지는 전기음성도를 Xn, 상기 배선을 형성하기 위한 유기금속재료가 가지는 전기음성도를 Xm으로 했을 때에, 각각의 전기 음성도가,Xs is the electronegativity of the material constituting the selection region forming at least one of the scan wiring and the signal wiring; Xn is the electronegativity of the material constituting the non-selection region not forming the wiring; When the electronegativity of the organometallic material for forming the film is Xm, each electronegativity,
Xs〈 Xn〈 Xm, 즉, (Xm-Xn)〈 (Xm-Xs)Xs <Xn <Xm, that is, (Xm-Xn) <(Xm-Xs)
가 되는 관계를 충족하도록 이들 재료를 선택함으로써 구성된다(특허청구의 범위7).It is constructed by selecting these materials so as to satisfy a relationship of (claim 7).
또, 본 발명을 박막트랜지스터와 화소전극이 전기배선을 통해서 접속되어 있는 표시장치의 제조방법에 적용할 경우, 전기배선을 형성하는 선택영역을 구성하는 재료가 가지는 전기음성도를 Xs, 전기배선을 형성하지 않는 비선택영역을 구성하는 재료가 가지는 전기음성도를 Xn, 전기배선을 형성하기 위한 유기금속재료가 가지는 전기음성도를 Xm으로 했을 때에, 각각의 전기음성도가,In addition, when the present invention is applied to a method for manufacturing a display device in which a thin film transistor and a pixel electrode are connected through electrical wiring, Xs and electrical wiring are used to determine the electronegativity of the material constituting the selection region for forming the electrical wiring. When the electronegativity of the material constituting the non-selected region that is not formed is Xn and the electronegativity of the organometallic material for forming the electrical wiring is Xm, the respective electronegativity is
Xs〈 Xn〈 Xm, 즉, (Xm-Xn)〈 (Xm-Xs)Xs <Xn <Xm, that is, (Xm-Xn) <(Xm-Xs)
가 되는 관계를 충족하도록 이들 재료를 선택하도록 해도 된다.These materials may be selected so as to satisfy the relationship of.
이와 같이 함으로써, 유기금속재료의 해리 흡착을, 주사배선, 신호배선, 및 전기배선 등을 형성하는 선택영역에 우선적으로 또 선택적으로 형성할 수 있다(특허청구의 범위7, 8).In this way, dissociation adsorption of the organometallic material can be preferentially and selectively formed in the selection region for forming the scan wiring, the signal wiring, the electrical wiring, and the like (claims 7 and 8).
또, 유기금속재료를 Cu 또는 Cu를 포함하는 합금을 가지는 유기금속재료로 하여, 주사배선, 신호배선, 및 전기배선 중 적어도 하나의 배선을 상기 유기금속재료의 불균화반응에 의해 형성해도 된다.(특허청구의 범위9).In addition, the organic metal material may be an organic metal material having Cu or an alloy containing Cu, and at least one of the scan wiring, the signal wiring, and the electric wiring may be formed by disproportionation of the organic metal material. (Scope of Claim 9).
이와 같이 함으로써, 주사배선, 신호배선, 및 전기배선 등의 배선을 내마이그레이션성이 높은 Cu에 의해 선택적으로 형성할 수 있다(특허청구의 범위9)In this way, wirings such as scanning wirings, signal wirings, and electrical wirings can be selectively formed by Cu having high migration resistance (claim 9).
(실시예)(Example)
이하, 도면을 이용하여 본 발명의 실시형태에 관하여 상세하게 설명한다. 또한, 이하에서 설명하는 도면에서, 동일 기능을 가지는 것은 동일 부호를 붙이고, 그 반복 설명은 생략한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described in detail using drawing. In addition, in the drawing demonstrated below, the thing with the same function is attached | subjected with the same code | symbol, and the repeated description is abbreviate | omitted.
실시형태1Embodiment 1
본 발명의 실시형태1로서, 글라스와 같은 절연성 기판상에 대한, Cu로 이루어진 금속배선의 형성방법에 관하여, 이하에 설명한다.As Embodiment 1 of this invention, the formation method of the metal wiring which consists of Cu on an insulating substrate like glass is demonstrated below.
우선, 액정표시장치 등에 이용되는 무알칼리 글라스기판상에, 버퍼(buffer)층으로 된 산화규소(SiO2)막을 프라즈마CVD법에 의해 막두께 150nm로 성막한다. 이용하는 기판으로서는, 기타, 단결정 실리콘(single crystal silicon)으로 이루어진 기판상에 열산화막(SiO2막) 등의 절연막을 설치한 기판이어도 된다.First, a silicon oxide (SiO 2 ) film as a buffer layer is formed to a film thickness of 150 nm by plasma CVD on an alkali-free glass substrate used for a liquid crystal display device or the like. The substrate to be used may be a substrate having an insulating film such as a thermal oxide film (SiO 2 film) formed on a substrate made of single crystal silicon.
다음에, 이 절연성 기판상의 전면에, 알루미늄(Al)막을 스퍼터법에 의해 막두께 100nm로 성막한다. 그 후, 포토리소그래피공정 및 에칭공정을 이용함으로써, 상기 Al막을 소정 형상의 배선패턴으로 가공한다. 이 공정에 의해, 기판 표면에는 Al으로 이루어진 선택영역의 표면과 SiO2막으로 이루어진 비선택영역의 표면이 형성된다.Next, an aluminum (Al) film is formed into a film thickness of 100 nm by the sputtering method on the whole surface on this insulating substrate. Thereafter, the Al film is processed into a wiring pattern having a predetermined shape by using a photolithography step and an etching step. By this process, the surface of the selection region made of Al and the surface of the non-selection region made of SiO 2 film are formed on the substrate surface.
또, 본 실시형태에서는, 2원소 이상으로 구성되는 재료의 전기음성도를, 구성원소의 산술평균으로서 정의한다. 따라서, Al으로 이루어진 선택영역의 표면의 전기음성도는 1.5이며, SiO2와 같이 2원소로 구성되는 재료의 전기음성도는 약 2.93이 된다.In this embodiment, the electronegativity of the material composed of two or more elements is defined as the arithmetic mean of the member elements. Therefore, the electronegativity of the surface of the selected region made of Al is 1.5, and the electronegativity of the material composed of two elements such as SiO 2 is about 2.93.
계속하여, Al으로 이루어진 배선패턴을 형성한 절연성의 기판(2)을, 도1에 도시하는 화학 기상 성막장치(CVD장치)의 반응챔버(chamber)(1)내에 도입한다.Subsequently, an insulating substrate 2 having a wiring pattern made of Al is introduced into the reaction chamber 1 of the chemical vapor deposition apparatus (CVD apparatus) shown in FIG.
여기에서, 도1에 도시하는 CVD장치에 관하여 설명한다. Cu박막을 형성하기 위한 기판(2)은, 도1에 도시하는 진공용기인 반응챔버(1)내의 스테이지(stage)(3)상에 배치된다. 반응챔버(1)내는, 터보분자펌프(turbo-molecular-pump) 등을 이용한 진공배기시스템(도시 생략)에 의해 소정의 도달진공도에 도달할 때까지 진공배기된다. 계속하여, 반응챔버(1)내에 도입된 기판(2)은, 스테이지(3)내에 설치된 히터(heater)(도시 생략)에 의해 소정의 반응온도가 되도록 가열된다. 이 때의기판(2) 가열은, 히터에 한하지 않고, 램프어닐(lamp annealing) 등에 의해 행해도 좋다.Here, the CVD apparatus shown in FIG. 1 will be described. The substrate 2 for forming the Cu thin film is disposed on a stage 3 in the reaction chamber 1, which is a vacuum container shown in FIG. The reaction chamber 1 is evacuated until a predetermined attained vacuum degree is reached by a vacuum exhaust system (not shown) using a turbo-molecular-pump or the like. Subsequently, the substrate 2 introduced into the reaction chamber 1 is heated to a predetermined reaction temperature by a heater (not shown) provided in the stage 3. At this time, the substrate 2 may be heated not only by the heater but also by lamp annealing or the like.
액체인 Cu의 유기금속화합물로 이루어진 유기금속재료(5)를 질소가스(10)에 의해 원료탱크(raw-materials-tank)(4)로부터 밀어낸다. 유기금속재료(5)의 도입량은, 액체유량계(6)로 제어한다. 그 후, 기화기(7)로 유기금속재료(5)를 가열하여, 유기금속재료(5)의 증기압을 증대시킨다. 이로써, 유기금속재료(5)는, 기화한 유기금속분자로 이루어진 유기금속가스가 된다. 이 유기금속가스를 캐리어가스인 질소가스(10)와 함께, 가스도입부(8)를 통하여 반응챔버(1)내로 도입한다. 또 9는 가스배출구이다.The organometallic material 5 made of Cu-organometallic compound as liquid is pushed out of the raw-materials-tank 4 by nitrogen gas 10. The introduction amount of the organometallic material 5 is controlled by the liquid flow meter 6. Thereafter, the organic metal material 5 is heated by the vaporizer 7 to increase the vapor pressure of the organic metal material 5. As a result, the organometallic material 5 becomes an organometallic gas composed of vaporized organometallic molecules. The organometallic gas is introduced into the reaction chamber 1 through the gas introduction section 8 together with the nitrogen gas 10 serving as the carrier gas. And 9 is a gas outlet.
Cu의 유기금속재료(5)로서는, 예를 들면 Cu의 1가 착체인 트리메틸비닐시릴헥사플루오로아세트네이트구리(Cu(hfac) TMVS:hfac=Hexafluoroacetylacetonate(CF3 As the Cu organic metal material 5, for example, trimethylvinylsilylhexafluoroacetate copper (Cu (hfac) TMVS: hfac = Hexafluoroacetylacetonate (CF 3 ) which is a monovalent complex of Cu
COCHCOCF3), TMVS=Trimethylviniylsilane(CO5H12Si)) 등이 있다.COCHCOCF 3 ), TMVS = trimethylviniylsilane (CO 5 H 12 Si)), and the like.
Cu의 유기금속재료(5)의 분해·퇴적반응의 개략을 도2에 도시한다.2 shows an outline of the decomposition and deposition reaction of the Cu organic metal material 5.
도1의 상기 반응 챔버(1)내에 도입된 유기금속재료(이하, 유기구리재료라 한다)(5)는, 반응챔버(1)내에 배치된 기판(2)에 접촉하여, 기판(2)의 표면에 해리 흡착한다. 그리고, 유기구리재료(5)는, 가열된 기판(2)의 열에너지(thermal energy)에 의해, 이하와 같은 반응에 의해 Cu박막이 형성되어 간다.The organometallic material (hereinafter referred to as organocopper material) 5 introduced into the reaction chamber 1 of FIG. 1 contacts the substrate 2 disposed in the reaction chamber 1, Dissociate adsorption on the surface. In the organic copper material 5, a Cu thin film is formed by the following reaction by the thermal energy of the heated substrate 2.
스텝1 : 기상중(g)에 있어서, 유기구리분자중의 TMVS가 분해·이탈함으로써, 1가의 산화구리원자를 가지는 중간생성물(Cu(hfac) (g))이 형성되고, 기판(2)의 표면에 흡착(a)한다.Step 1: In the gas phase (g), when the TMVS in the organic copper molecule is decomposed and separated, an intermediate product (Cu (hfac) (g)) having a monovalent copper oxide atom is formed to form the substrate 2. Adsorption (a) on the surface.
2Cu+1(hfac)TMVS(g) → 2Cu+1(hfac)(g) + TMVS(g)↑→ 2Cu+1(hfac)(a)2Cu +1 (hfac) TMVS (g) → 2Cu +1 (hfac) (g) + TMVS (g) ↑ → 2Cu +1 (hfac) (a)
스텝2 : 기판(2)의 표면을 흡착한 두개의 유기구리분자가 기판(2)의 표면을 이동(migration)하여 접촉한다. 이로써, 두개의 유기구리분자에 의한 불균화반응이 진행한다. 환원된 하나의 구리원자Cu(s)가 석출·퇴적하여 Cu박막을 형성한다. 동시에 형성된 2가로 산화된 반응생성물은 기판(2)의 표면에서 기상으로 이탈함으로써 제거된다.Step 2: Two organic copper molecules which have adsorbed the surface of the substrate 2 are brought into contact with each other by migrating the surface of the substrate 2. As a result, a disproportionation reaction by two organic copper molecules proceeds. One reduced copper atom Cu (s) is deposited and deposited to form a Cu thin film. The divalent oxidized reaction product formed at the same time is removed by leaving the gas phase at the surface of the substrate 2.
2Cu+1(hfac)(a) → Cu(0)(s) + Cu+2(hfac)2(g)2Cu +1 (hfac) (a) → Cu (0) (s) + Cu +2 (hfac) 2 (g)
상기 반응에서, 기판(2)의 표면에 흡착되는 유기구리분자인 Cu(hfac)의 전기음성도는, 앞과정과 마찬가지로, 구성원소의 산술평균으로서 정의하면 3.24가 된다. 이로써, 기판(2) 표면의 선택영역을 구성하는 Al 및 비선택영역을 구성하는 SiO2와의 전기음성도 관계는,In the above reaction, the electronegativity of Cu (hfac), which is an organic copper molecule adsorbed on the surface of the substrate 2, is 3.24, defined as the arithmetic mean of the member elements, as in the previous procedure. Thus, the electronegativity relationship between Al constituting the selected region on the surface of the substrate 2 and SiO 2 constituting the non-selected region is
Al 〈 SiO2〈 Cu(hfac) = 1.5〈 2.93〈 3.24Al <SiO 2 <Cu (hfac) = 1.5 <2.93 <3.24
가 된다. 이로써, 선택영역인 Al과 유기구리분자의 사이에는, 전기음성도의 대소관계에 의해, Al표면에서 전자가 공여되게 된다. 그 때문에, 기판(2)의 표면으로의 유기구리분자Cu(hfac)의 흡착이 효율적으로 진행되게 된다.Becomes As a result, electrons are donated on the Al surface due to the magnitude of electronegativity between Al as the selected region and the organic copper molecule. Therefore, the adsorption of the organic copper molecule Cu (hfac) onto the surface of the substrate 2 proceeds efficiently.
표1은, 원소의 전기음성도를 나타내는 표이다.Table 1 is a table showing the electronegativity of the elements.
본 실시형태1에서는, 상술한 유기구리재료(5)인 Cu(hfac)TMVS를 약 40℃로 가열함으로써, 이 Cu(hfac)TMVS의 증기압을 높여 가스화한다. 그 후에, 유기구리가스(가스화된 유기구리재료(5))를, 질소가스(10)를 캐리어가스로서, 도1에 도시한 반응챔버(1)내에 도입한다. 이 때, 유기구리가스가 통과하는 배선경로 및 반응챔버(1)의 내벽은, 유기구리가스의 흡착·응집에 의한 Cu의 석출을 억제하기 위해, 40∼60℃ 정도로 온도가 유지되고 있다.In Embodiment 1, Cu (hfac) TMVS which is the above-mentioned organic copper material 5 is heated to about 40 degreeC, and the vapor pressure of this Cu (hfac) TMVS is raised and gasified. Thereafter, organic copper gas (gasified organic copper material 5) is introduced into the reaction chamber 1 shown in Fig. 1 as the nitrogen gas 10 as the carrier gas. At this time, the wiring path through which the organic copper gas passes and the inner wall of the reaction chamber 1 are maintained at a temperature of about 40 to 60 ° C. in order to suppress precipitation of Cu due to the adsorption and aggregation of the organic copper gas.
성막조건을 유기구리재료(5)의 공급유량 0.1g/min, 캐리어질소가스유량 280SCCM, 반응챔버(1)내의 압력 133Pa(1Torr), 반응챔버(1)내의 기판(2)의 온도를 160℃로 하여 8분간의 성막을 행하였다. 이 결과, 기판(2)상의 Al으로 이루어진 배선패턴상에는, 막두께 160nm의 Cu박막이 형성되었다. 또, 산화규소(SiO2)막으로 이루어진 기판(2)의 표면상에는 Cu박막의 퇴적은 없고, 각각 독립하여 형성된 Cu배선패턴간에서의 전기적인 리이크(leak)는 확인되지 않았다.The deposition conditions were as follows: the supply flow rate of the organic copper material 5, the flow rate of 0.1 g / min, the carrier nitrogen gas flow rate of 280 SCCM, the pressure of 133 Pa (1 Torr) in the reaction chamber 1, and the temperature of the substrate 2 in the reaction chamber 1 were 160 ° C. Film formation for 8 minutes was performed. As a result, a Cu thin film with a film thickness of 160 nm was formed on the wiring pattern made of Al on the substrate 2. Further, no Cu thin film was deposited on the surface of the substrate 2 made of a silicon oxide (SiO 2 ) film, and no electrical leak was observed between the Cu wiring patterns formed independently of each other.
또한, 본 실시형태1에서는 반응챔버(1)내의 기판(2)의 온도를 160℃로 하였지만, 반응챔버(1)내의 기판(2)의 온도는 120℃∼190℃로 하는 것이 바람직하다.In addition, in this Embodiment 1, although the temperature of the board | substrate 2 in the reaction chamber 1 was 160 degreeC, it is preferable that the temperature of the board | substrate 2 in the reaction chamber 1 shall be 120 degreeC-190 degreeC.
이것은, 상기 온도가 120℃보다도 낮은 경우에는 상기의 성막반응에 필요한, 반응을 위한 활성화에너지(activation energy)가 높아, 선택영역에서의 상기 반응이 양호하게 진행되지 않기 때문이다. 한편, 상기 190℃를 넘을 경우에는, 상기의 성막반응에 필요한, 반응하기 위한 활성화에너지가 낮아져, 선택영역뿐만 아니라 비선택영역에서도 상기 반응이 일어나게 되어, 성막의 선택성이 저하하기 때문이다.This is because, when the temperature is lower than 120 ° C, the activation energy for the reaction required for the film forming reaction is high, and the reaction in the selected region does not proceed satisfactorily. On the other hand, when it exceeds 190 degreeC, the activation energy for reaction required for the said film-forming reaction becomes low, the said reaction arises not only in a selection area but a non-selection area | region, and the selectivity of film-forming falls.
이상과 같이, 기판(51)상의 Cu배선패턴(32)을 형성하는 선택영역(Al)의 전기음성도(Xs)는 1.5이다. Cu배선패턴(32)을 형성하지 않는 비선택영역(SiO2)의 전기음성도(Xn)은 약 2.93이다. Cu배선패턴(32)을 형성하기 위한 유기구리재료(5)의 전기음성도(Xm)은 3.24이다. 이와 같이, Xs〈 Xn〈 Xm이 되는 관계식을 충족하는 재료를 선택하고 있으므로, 유기금속재료의 불균화반응에 의해 Cu배선패턴(32)을 형성할 수 있다.As mentioned above, the electronegativity Xs of the selection area Al which forms the Cu wiring pattern 32 on the board | substrate 51 is 1.5. The electronegativity Xn of the non-selected region SiO 2 that does not form the Cu wiring pattern 32 is about 2.93. The electronegativity Xm of the organic copper material 5 for forming the Cu wiring pattern 32 is 3.24. Thus, since the material which satisfies the relation which Xs <Xn <Xm is selected, Cu wiring pattern 32 can be formed by the disproportionation reaction of an organic metal material.
실시형태2Embodiment 2
본 발명의 실시형태2에서는, Cu박막에 의한 금속배선 형성방법의 바람직한 예로서, 박막트랜지스터(55)를 구비한 표시장치, 예를 들면 액티브매트릭스형의 액정표시장치(50)의 소자측 기판(51)의 제작에 관하여 설명한다.In Embodiment 2 of the present invention, as a preferable example of the method for forming metal wirings by Cu thin film, the device side substrate (for example, the active matrix type liquid crystal display device 50 of the display device provided with the thin film transistor 55) 51) will be described.
도3 및 도4는, 액정표시장치(50)를 도시하고 있다. 또, 도3 및 도4에서는, 보조용량을 생략하여 도시하고 있다.3 and 4 show the liquid crystal display device 50. 3 and 4 omit the auxiliary capacitance.
액정표시장치(50)는, 도3 및 도4에 도시하는 바와 같이, 전후 한 쌍의 투명기판(51, 52), 액정층(도시하지 않음), 화소전극(54), 박막트랜지스터(TFT:Thin Film Transistor)(55), 주사배선(56), 신호배선(57), 주사배선단자(58), 신호배선단자(59), 및 대향전극(62) 등을 구비하고 있다.3 and 4, the liquid crystal display device 50 includes a pair of transparent substrates 51 and 52, a liquid crystal layer (not shown), a pixel electrode 54, and a thin film transistor (TFT): A thin film transistor 55, a scanning wiring 56, a signal wiring 57, a scanning wiring terminal 58, a signal wiring terminal 59, an opposing electrode 62, and the like.
한 쌍의 투명기판(51, 52)으로서는, 예를 들면 한 쌍의 글라스 기판을 이용할 수 있다. 이하, 투명기판(51, 52)을 글라스 기판이라고 한다. 이들 글라스 기판(51, 52)은, 도시하지 않는 틀형상의 시일재를 통해서 접합되어 있다. 액정층은, 한 쌍의 글라스 기판(51, 52) 사이의 시일재로 둘러싸인 영역에 설치되어 있다.As the pair of transparent substrates 51 and 52, for example, a pair of glass substrates can be used. Hereinafter, the transparent substrates 51 and 52 are called glass substrates. These glass substrates 51 and 52 are bonded together through the frame-shaped sealing material which is not shown in figure. The liquid crystal layer is provided in an area surrounded by the sealing material between the pair of glass substrates 51 and 52.
도4에 도시하는 바와 같이, 한 쌍의 글라 스기판(51, 52) 중 한쪽의 글라스기판, 예를 들면 후측의 글라스 기판(소자측 기판)(51)의 내면에는, 다수의 투명한 화소전극(54)과, 다수의 박막트랜지스터(55)와, 주사배선(56)과, 신호배선(57)과, 다수의 주사배선단자(58)와, 다수의 신호배선단자(59)가 설치되어 있다.As shown in Fig. 4, one of the pair of glass substrates 51 and 52 is formed on one of the glass substrates, for example, on the inner surface of the rear glass substrate (element side substrate) 51. 54, a plurality of thin film transistors 55, scan wirings 56, signal wirings 57, a plurality of scan wiring terminals 58, and a plurality of signal wiring terminals 59 are provided.
화소전극(54)은, 행 방향 및 열 방향에 매트릭 스형상으로 설치되어 있다. 박막트랜지스터(55)는, 다수의 화소전극(54)과 각각 전기적으로 접속되어 있다. 주사배선(56) 및 신호배선(57)은, 다수의 박막트랜지스터(55)와 전기적으로 접속되어 있다. 다수의 주사배선단자(58) 및 다수의 신호배선단자(59)는, 기체(51)의 일단둘레부 및 일측둘레부에 각각 형성되어 있다.The pixel electrode 54 is provided in a matrix shape in the row direction and the column direction. The thin film transistors 55 are electrically connected to the plurality of pixel electrodes 54, respectively. The scan wiring 56 and the signal wiring 57 are electrically connected to the plurality of thin film transistors 55. The plurality of scan wiring terminals 58 and the plurality of signal wiring terminals 59 are formed in one end portion and one side portion portion of the base 51, respectively.
주사배선(56)은, 화소전극(54)의 행을 따라 각각 설치되어 있다. 이들 주사배선(56)의 일단은, 후측기체(51)의 일측둘레부에 설치된 다수의 주사배선단자(58)에 각각 접속되어 있다. 다수의 주사배선단자(58)는 각각 신호구동회로(60)에 접속되어 있다.The scanning wirings 56 are provided along the rows of the pixel electrodes 54, respectively. One end of these scanning wirings 56 is connected to a plurality of scanning wiring terminals 58 provided on one side circumference of the rear gas body 51, respectively. The plurality of scan wiring terminals 58 are connected to the signal driver circuit 60, respectively.
한편, 신호배선(57)은, 화소전극(54)의 열을 따라 각각 설치되어 있다. 이들 신호배선(57)의 일단은, 후측기체(51)의 일단둘레부에 설치된 다수의 신호배선단자(59)에 각각 접속되어 있다. 다수의 신호배선단자(59)는 각각 화상신호회로(61)에 접속되어 있다.On the other hand, the signal wirings 57 are provided along the columns of the pixel electrodes 54, respectively. One end of these signal wirings 57 is connected to a plurality of signal wiring terminals 59 provided at one end portion of the rear side gas 51, respectively. The plurality of signal wiring terminals 59 are connected to the image signal circuit 61, respectively.
다른쪽 글라 스기판인 전측의 글라스 기판(대향기판)(52)의 내면에는, 다수의 화소전극(54)에 대향하는 한장의 막형상의 투명한 대향전극(62)이 설치되어 있다. 또, 전측의 글라스 기판(52)의 내면에는, 다수의 화소전극(54)과 대향전극(62)이 서로 대향하는 다수 화소부에 대응시켜 칼라필터를 설치해도 된다. 또, 전측의 글라스 기판(52)의 내면에는, 상기 화소부 사이의 영역에 대응시켜 차광막을 설치해도 된다.On the inner surface of the glass substrate (opposing substrate) 52 on the front side, which is the other glass substrate, a film-like transparent counter electrode 62 facing the plurality of pixel electrodes 54 is provided. In addition, a color filter may be provided on the inner surface of the glass substrate 52 on the front side so as to correspond to the plurality of pixel portions where the plurality of pixel electrodes 54 and the counter electrodes 62 face each other. Moreover, you may provide the light shielding film in the inner surface of the glass substrate 52 of the front side corresponding to the area | region between the said pixel parts.
한 쌍의 글라스 기판(51, 52)의 외측에는, 도시하지 않는 편광판이 설치되어 있다. 또, 투광형의 액정표시장치(50)에서는, 후측의 글라스 기판(51)의 후측에 도시하지 않는 면광원이 설치되어 있다. 또한, 액정표시장치(50)는, 반사형 또는 반투과 반사형으로 해도 된다.On the outside of the pair of glass substrates 51 and 52, a polarizing plate (not shown) is provided. In the transmissive liquid crystal display device 50, a surface light source (not shown) is provided on the rear side of the rear glass substrate 51. In addition, the liquid crystal display device 50 may be a reflective type or a semi-transmissive reflective type.
도4는, 본 실시형태2의 액정표시장치의 박막트랜지스터(55) 부근의 단면도를 도시하고 있다.Fig. 4 shows a sectional view of the vicinity of the thin film transistor 55 of the liquid crystal display device of the second embodiment.
22는 SiO2로 이루어진 버퍼층, 23은 다결정 Si(Poly-Si:polysilicon)막, 26은 소스영역, 27은 드레인영역, 28은 채널영역, 24는 SiO2로 이루어진 게이트절연막, 25는 Al으로 이루어진 게이트전극, 29는 SiO2로 이루어진 층간절연막, 40은 박막트랜지스터(55)의 소스영역(26)과 화소전극(54)을 접속시키는 전기배선, 31은 TiN으로 이루어진 배선패턴, 32는 Cu배선패턴이다.22 is a buffer layer made of SiO 2 , 23 is a polycrystalline Si (poly-Si: polysilicon) film, 26 is a source region, 27 is a drain region, 28 is a channel region, 24 is a gate insulating film made of SiO 2 , 25 is made of Al A gate electrode, 29 is an interlayer insulating film made of SiO 2 , 40 is an electrical wiring connecting the source region 26 and the pixel electrode 54 of the thin film transistor 55, 31 is a wiring pattern made of TiN, 32 is a Cu wiring pattern to be.
이하, 본 실시형태2의 박막트랜지스터의 제조공정을 설명한다. 본 실시형태2의 박막트랜지스터는, 도5(a)∼(e)에 도시하는 바와 같은 공정에 의해 제작된다.Hereinafter, the manufacturing process of the thin film transistor of Embodiment 2 is demonstrated. The thin film transistor of the second embodiment is produced by the process as shown in Figs. 5A to 5E.
우선, 도5(a)에 도시하는 바와 같이, 절연성 기판인 글라스기판(51)상에 버퍼층(22)으로서 산화규소(SiO2)막을 형성한다. 버퍼층(22)의 막두께는, 예를 들면 막두께 150nm이다. 이 버퍼층(22)상에, 기판온도 430℃에서 감압 CVD법에 의해, 막두께 80nm의 아몰퍼스실리콘(α-Si)막을 형성한다. 계속하여, 형성된 α-Si막에 대하여 엑시머레이저를 이용한 레이저 어닐(laser annealing)에 의한 결정화를 행한다. 이로써, 다결정 실리콘(Poly-Si)막이 형성된다. 다결정 실리콘막을 얻기 위한 결정화공정으로서는, 600℃ 정도의 열 어닐에 의한 고상(固相) 성장공정을 이용하여 행해도 된다. 다음으로, 얻어진 다결정 실리콘막에 대하여, 스핀코트법 등에 의해 감광성수지인 레지스트막을 도포한다. 그리고, 포트리소그래피공정에 의해 소정의 섬형상이 되도록 레지스터막(resist-film)의 노광·현상을 행한다. CF4가스를 이용한 드라이에칭(dry etching)법에 의해, 도5(a)에 도시하는 바와 같은 섬형상의 다결정 Si막(23)을 형성한다.First, as shown in Fig. 5A, a silicon oxide (SiO 2 ) film is formed as a buffer layer 22 on a glass substrate 51 that is an insulating substrate. The film thickness of the buffer layer 22 is 150 nm, for example. An amorphous silicon (? -Si) film having a film thickness of 80 nm is formed on the buffer layer 22 by a reduced pressure CVD method at a substrate temperature of 430 ° C. Subsequently, the formed α-Si film is crystallized by laser annealing using an excimer laser. As a result, a polycrystalline silicon (Poly-Si) film is formed. As a crystallization process for obtaining a polycrystalline silicon film, you may perform using the solid state growth process by thermal annealing about 600 degreeC. Next, the resist film which is a photosensitive resin is apply | coated with respect to the obtained polycrystal silicon film. Then, a resist film is exposed and developed so as to have a predetermined island shape by a port lithography step. By the dry etching method using CF 4 gas, an island-shaped polycrystalline Si film 23 as shown in Fig. 5A is formed.
다음으로, 섬형상의 다결정 Si막(23)을 포함하는 글라스기판(51)상의 전면에 대하여, SiO2막으로 이루어진 게이트 절연막(24)을 막두께 100nm로 형성한다. 이 성막은, TEOS(Tetraethyl Orthosilicate)를 원료로 한 프라즈마CVD법에 의해 행한다. 또, 게이트절연막(24)의 패터닝은 행하지 않는다(도시 생략).Next, a gate insulating film 24 made of an SiO 2 film is formed with a film thickness of 100 nm on the entire surface of the glass substrate 51 including the island-like polycrystalline Si film 23. This film formation is performed by plasma CVD method using TEOS (Tetraethyl Orthosilicate) as a raw material. In addition, patterning of the gate insulating film 24 is not performed (not shown).
계속하여, 게이트전극을 형성하기 위해, Al막을 스퍼터법에 의해 성막한다. 포토리소그래피법 및 에칭법을 이용하여 Al막을 가공하고, 도5(b)에 도시하는 바와 같은 게이트전극(25)을 형성한다. 이 게이트전극(25)을 마스크로 하여, 다결정 Si막(23)에 대하여, 예를 들면 인(P)과 같은 불순물(33)을 도핑(doping)한다. 게이트전극(25)을 마스크로함으로써, 불순물은 게이트전극(25) 하부 이외의 다결정 Si막(23)중에 주입되게 된다. 이로써, 자기정합형의 소스영역(26) 및 드레인영역(27)이 형성된다. 또, 불순물주입후, 활성화처리를 행한다. 이렇게 함으로써, 도5(b)에 도시하는 바와 같은 n+형의 소스·드레인영역(26, 27) 및 불순물이 도입되어 있지 않은 채널영역(28)이 형성된다.Subsequently, an Al film is formed by sputtering to form a gate electrode. The Al film is processed by photolithography and etching to form a gate electrode 25 as shown in Fig. 5B. Using the gate electrode 25 as a mask, the polycrystalline Si film 23 is doped with impurities 33 such as phosphorus (P), for example. By using the gate electrode 25 as a mask, impurities are injected into the polycrystalline Si film 23 other than the lower portion of the gate electrode 25. As a result, the self-aligning source region 26 and the drain region 27 are formed. After the impurity injection, the activation process is performed. By doing so, n + type source / drain regions 26 and 27 and a channel region 28 into which impurities are not introduced are formed as shown in Fig. 5B.
다음으로, 막두께 300nm의 SiO2막을 프라즈마CVD법에 의해 퇴적하고, 도5(c)에 도시하는 바와 같이, 층간절연막(29)을 형성한다. 계속하여, 포토리소그래피법 및 에칭법을 이용하여, 상기 소스·드레인영역(26, 27) 상부의 층간절연막(29) 및 게이트절연막(24)을 제거한다. 이로써, 도5(c)에 도시하는 바와 같은 소스·드레인영역(26, 27)에 도달하는 컨택트홀(contact-hole)(30)을 형성한다. 계속하여, 컨택트홀(30)내 및 층간절연막(29) 상부에 질화티탄(TiN)막을 막두께 200nm로 성막한다. 그리고, 컨택트홀(30)내 및 소망의 배선부분을 감싸도록, 포토리소그래피법을 이용하여 레지스트막을 형성한다. 그 후에, 에칭법에 의해 도5(d)에 도시하는 바와같이, TiN막으로 이루어진 배선패턴(31)을 형성한다.Next, a SiO 2 film having a film thickness of 300 nm is deposited by plasma CVD, and an interlayer insulating film 29 is formed as shown in Fig. 5C. Subsequently, the interlayer insulating film 29 and the gate insulating film 24 on the source and drain regions 26 and 27 are removed by using the photolithography method and the etching method. As a result, a contact hole 30 reaching the source / drain regions 26 and 27 as shown in Fig. 5C is formed. Subsequently, a titanium nitride (TiN) film is formed to have a thickness of 200 nm in the contact hole 30 and above the interlayer insulating film 29. Then, a resist film is formed using the photolithography method so as to surround the contact hole 30 and the desired wiring portion. Thereafter, as shown in Fig. 5 (d), the wiring pattern 31 made of the TiN film is formed by the etching method.
다음으로, 도1에 도시한 Cu-CVD장치를 이용하여, 도5(d)에 도시한 박막트랜지스터(55)를 구비한 기판(21)상에 Cu의 선택 성막을 행한다.Next, Cu is formed on the substrate 21 provided with the thin film transistor 55 shown in FIG. 5 (d) by using the Cu-CVD apparatus shown in FIG. 1.
이때, 컨택트홀(30) 및 그 주변에 형성된 TiN막으로 이루어진 배선패턴(31)의전기음성도는 2.5이다. 또, SiO2막으로 이루어진 층간절연막(29) 및 유기구리재료(5)인 Cu(hfac)TMVS와의 전기음성도 관계는,At this time, the electronegativity of the wiring pattern 31 formed of the contact hole 30 and the TiN film formed around it is 2.5. The electronegativity relationship between the interlayer insulating film 29 made of SiO 2 film and Cu (hfac) TMVS, which is an organic copper material 5,
TiN〈 SiO2〈 Cu(hfac) = 2.5〈 2.93〈 3.24TiN <SiO 2 <Cu (hfac) = 2.5 <2.93 <3.24
가 된다.Becomes
그 때문에, 기판(21)상에 도입된 유기구리분자는, 배선패턴(31)상에 우선적으로 흡착한다. 그리고, 기판(21)상에 도입된 유기구리분자는, 상술한 불균화반응에 의한 분해반응을 일으킨다. 이로써, 도5(e)에 도시하는 바와 같이, 배선패턴(31)상에 선택적으로 Cu배선패턴(32)이 형성된다.Therefore, the organic copper molecules introduced onto the substrate 21 are preferentially adsorbed onto the wiring pattern 31. The organic copper molecules introduced onto the substrate 21 cause decomposition reactions due to the disproportionation reaction described above. Thus, as shown in Fig. 5E, a Cu wiring pattern 32 is selectively formed on the wiring pattern 31. Figs.
성막조건을, 유기구리재료(5)의 공급유량을 0.008g/min, 캐리어가스유량 50SCCM, 성막압력 266Pa(2Torr), 기판온도 170℃로 하여, 15분간 성막을 행하였다. 이 때, 얻어진 Cu배선패턴(32)의 막두께는 약 200nm였다. 또, 층간절연막(29)상에는 Cu박막의 퇴적은 보이지 않고, 형성된 Cu배선패턴(32)간에서의 리이크도 확인되지 않았다.The film formation conditions were performed for 15 minutes with the supply flow rate of the organic copper material 5 being 0.008 g / min, the carrier gas flow rate 50SCCM, the film formation pressure 266 Pa (2 Torr), and the substrate temperature of 170 ° C. At this time, the film thickness of the obtained Cu wiring pattern 32 was about 200 nm. Further, no deposition of the Cu thin film was observed on the interlayer insulating film 29, and no leakage between the formed Cu wiring patterns 32 was also confirmed.
이상과 같이, 기판(51)상의 Cu배선패턴(32)을 형성하는 선택영역을 구성하는 TIN으로 이루어진 배선패턴(31)의 재료의 전기음성도(Xs)는 2.5이다.Cu배선패턴(32)을 형성하지 않은 비선택영역인 SiO2의 전기음성도(Xn)은 약 2.93이다. Cu배선패턴(32)을 형성하기 위한 유기구리재료(5)의 전기음성도(Xm)은 3.24이다. 이와 같이, Xs〈 Xn〈 Xm이 되는 관계식을 충족하는 재료를 선택하고 있으므로, 유기금속재료의 불균화반응에 의해 Cu배선패턴(32)을 형성할 수 있다.As described above, the electronegativity Xs of the material of the wiring pattern 31 including TIN constituting the selection area for forming the Cu wiring pattern 32 on the substrate 51 is 2.5. Cu wiring pattern 32 The electronegativity (Xn) of SiO 2 , which is a non-selected region that does not form A, is about 2.93. The electronegativity Xm of the organic copper material 5 for forming the Cu wiring pattern 32 is 3.24. Thus, since the material which satisfies the relation which Xs <Xn <Xm is selected, Cu wiring pattern 32 can be formed by the disproportionation reaction of an organic metal material.
따라서, 본 실시형태2의 방법에 의하면, 신호배선(57) 및 박막트랜지스터(55)와 화소전극(54)을 접속시키는 전기배선(40)을 소자측 기판(51)의 한쪽 면에 선택적으로 형성할 수 있다.Therefore, according to the method of the second embodiment, the electrical wiring 40 for connecting the signal wiring 57 and the thin film transistor 55 and the pixel electrode 54 is selectively formed on one side of the element-side substrate 51. can do.
또한, 실시형태2에서는, 신호배선(57) 및 박막트랜지스터(55)와 화소전극(54)을 접속시키는 전기배선(40)을 실시형태1과 같이 하여 Cu박막에 의해 선택적으로 형성하였는데, 주사전극(56)도 마찬가지로 하여 Cu박막에 의해 선택적으로 형성해도 된다.In Embodiment 2, the electrical wiring 40 for connecting the signal wiring 57, the thin film transistor 55, and the pixel electrode 54 was selectively formed by the Cu thin film in the same manner as in Embodiment 1, but the scan electrode Similarly, 56 may be selectively formed by a Cu thin film.
상기와 같이, 본 실시형태1, 2의 금속배선의 형성방법은 선택영역에 금속배선을 선택적으로 형성하는 금속배선의 형성방법으로서, 상기 선택영역을 구성하는 재료가 가지는 전기음성도를 Xs, 적어도 상기 선택영역의 근방으로 상기 금속배선을 형성하지 않는 비선택영역을 구성하는 재료가 가지는 전기음성도를 Xn, 상기 금속배선을 형성하기 위한 유기금속재료가 가지는 전기음성도를 Xm으로 한 경우에, 각각의 전기음성도가, Xs〈 Xn〈 Xm의 관계를 가지는 것을 특징으로 한다(특허청구의 범위1). 또, 상기 유기금속재료의 불균화반응에 의해 상기 금속배선을 형성하는 것을 특징으로 한다(특허청구의 범위2). 또한, 상기 금속배선을, 상기 유기금속재료를 이용한 화학 기상 성장법에 의한 Cu박막에 의해 형성하는 것을 특징으로 한다(특허청구의 범위3).As described above, the method for forming the metal wirings of the first and second embodiments is a method for forming metal wirings for selectively forming metal wirings in the selection region, wherein the electronegativity of the material constituting the selection region is Xs, at least. In the case where Xn is the electronegativity of the material constituting the non-selection area not forming the metal wiring in the vicinity of the selection area, and Xn is the electronegativity of the organic metal material for forming the metal wiring, Xm. Each electronegativity has a relationship of Xs < Xn < Xm (claim 1). In addition, the metal wiring is formed by disproportionation of the organometallic material (claim 2). In addition, the metal wiring is formed by a Cu thin film by a chemical vapor deposition method using the organic metal material (claim 3).
즉, 각각의 재료 전기음성도가, Xs〈 Xn〈 Xm의 관계를 충족시키도록, 이들 재료를 선택함으로써, 성막종류인 유기금속재료를 선택영역에 대하여 우선적으로 흡착시킬 수 있다(특허청구의 범위1). 또, 유기금속재료를 선택영역에 대하여 우선적으로 흡착시킴으로써, Cu의 유기금속재료의 불균화반응을 선택영역에서 우선적으로 진행시킬 수 있다(특허청구의 범위2). 또한, 선택성이 양호한 화학 기상 성막법에 의한 Cu박막의 선택성막을 실현할 수 있다(특허청구의 범위3). 또, 금속배선을 구성하는 금속막을 화학 기상 성장법(CVD법)을 이용하여 형성함으로써, 상기 전기음성도의 차이에 의한 유기금속재료의 흡착의 차이를 이용한 선택성막을 행할 수 있다. 또, 저저항, 그리고 내 마이그레이션성이 우수한 Cu로 이루어진 배선을, 곤란한 에칭법을 이용하지 않고, 선택적으로 형성하는 것이 가능해진다(특허청구의 범위3).That is, by selecting these materials so that each material electronegativity satisfies the relationship of Xs < Xn < Xm, it is possible to preferentially adsorb an organic metal material, which is a film forming type, to the selection region (claims of claim One). Further, by preferentially adsorbing the organic metal material to the selection region, the disproportionation reaction of Cu organic metal material can proceed in the selection region preferentially (claim 2). Moreover, the selective film formation of Cu thin film by the chemical vapor deposition method with favorable selectivity can be implement | achieved (Scope of Claim 3). In addition, by forming the metal film constituting the metal wiring by the chemical vapor deposition method (CVD method), the selective film can be formed using the difference in adsorption of the organic metal material due to the difference in electronegativity. In addition, it becomes possible to selectively form a wiring made of Cu having low resistance and excellent migration resistance without using a difficult etching method (claim 3).
따라서, 본 실시형태1, 2의 금속배선 형성방법에 따르면, 수소 등의 환원성 가스를 이용하는 일없이, 유기금속재료의 불균화반응에 의해 글라스기판상에 Cu박막으로 이루어진 금속배선을 선택적으로 형성하는 것이 가능해진다.Therefore, according to the method for forming metal wirings of the first and second embodiments, a metal wiring made of Cu thin film is selectively formed on a glass substrate by disproportionation of an organic metal material without using reducing gas such as hydrogen. It becomes possible.
또한, 상기 선택영역은, Al, Ti, Ta, W, Si 중 적어도 하나의 원소를 포함하는 도전성 재료로 구성되어 있는 것을 특징으로 한다(특허청구의 범위4). 비선택영역은, SiO2, Si3N4, Al2O3등의 산화물, 질화물이라는 절연성 재료에 의해 구성되어있는 것을 특징으로 한다(특허청구의 범위5, 6). 이와 같이 함으로써, 선택영역의 표면에서의 Cu의 유기금속재료의 마이그레이션에 의한 불균화반응을 촉진시킬 수 있다. 따라서, 선택성을 높인 Cu박막으로 이루어진 금속배선의 선택형성방법을 제공하는 것이 가능해진다.The selection region is characterized by being made of a conductive material containing at least one of Al, Ti, Ta, W, and Si (claim 4). The non-selective region is made of an insulating material such as an oxide or nitride such as SiO 2 , Si 3 N 4 , Al 2 O 3 or the like (claims 5 and 6). By doing in this way, the disproportionation reaction by migration of the organometallic material of Cu in the surface of a selection area can be promoted. Accordingly, it becomes possible to provide a method for forming a selective selection of a metal wiring made of a Cu thin film having high selectivity.
또, 이러한 점에서, 에칭법을 이용하는 일없이, 저저항이고 또 내마이그레이션성이 우수한 Cu로 이루어진 배선의 선택형성이 가능해진다. 따라서, LSI, ULSI로 대표되는 반도체소자나 액정표시장치 등의 표시장치에 대하여, 특성이 우수한 Cu로 이루어진 배선을 제공하는 것이 가능해진다. 또한, 필요부분에만 선택적으로 Cu배선의 형성이 가능해짐으로써, 성막에 필요시되는 Cu의 성막재료의 이용효율이 개선된다. 이로써, 재료 코스트의 삭감이나 프로세스공정의 간략화가 가능한 Cu배선의 형성방법을 제공할 수 있다.From this point of view, it is possible to selectively form a wiring made of Cu having low resistance and excellent migration resistance without using an etching method. Therefore, it becomes possible to provide the wiring which consists of Cu excellent in the characteristic with respect to display apparatuses, such as a semiconductor element represented by LSI and ULSI, a liquid crystal display device, or the like. In addition, the Cu wiring can be selectively formed only in necessary portions, thereby improving the utilization efficiency of the Cu film forming material required for film formation. Thereby, the formation method of Cu wiring which can reduce material cost and simplify a process process can be provided.
상기 제2실시형태에 따르면, 매트릭스형상으로 설치된 다수의 화소전극과, 상기 다수의 화소전극에 각각 접속된 다수의 박막트랜지스터와, 상기 박막트랜지스터를 구동하기 위한 다수의 주사배선 및 다수의 신호배선을 구비하는 표시장치를 형성하는 방법으로서, 상기 주사배선 및 상기 신호배선 중 적어도 한쪽의 배선을 형성하는 선택영역을 구성하는 재료가 가지는 전기음성도를 Xs, 상기 배선을 형성하지 않는 비선택영역을 구성하는 재료가 가지는 전기음성도를 Xn, 상기 배선을 형성하기 위한 유기금속재료가 가지는 전기음성도를 Xm으로 한 경우에, 각각 전기음성도가, Xs〈 Xn〈 Xm의 관계를 가지는 것을 특징으로 한다(특허청구의 범위7).According to the second embodiment, a plurality of pixel electrodes arranged in a matrix, a plurality of thin film transistors connected to the plurality of pixel electrodes, a plurality of scan wirings and a plurality of signal wirings for driving the thin film transistors, A method of forming a display device, comprising: Xs an electronegativity of a material constituting a selection area for forming at least one of the scan wires and the signal wires, and a non-selection area without the wires. In the case where the electronegativity of the material to be Xn is Xm and the electronegativity of the organometallic material for forming the wiring is Xm, the electronegativity has a relationship of Xs < Xn < Xm, respectively. (Claim 7).
또한, 상기 박막트랜지스터와 상기 화소전극과는 전기배선을 통해서 접속되어 있고, 또, 상기 전기배선을 형성하는 선택영역을 구성하는 재료가 가지는 전기음성도를 Xs, 상기 전기배선을 형성하지 않는 비선택영역을 구성하는 재료가 가지는 전기음성도를 Xn, 상기 전기배선을 형성하기 위한 유기금속재료가 가지는 전기음성도를 Xm으로 한 경우에, 각각의 전기음성도가, Xs〈 Xn〈 Xm의 관계를 가지는 것을 특징으로 한다(특허청구의 범위8).Further, the thin film transistor and the pixel electrode are connected via electrical wiring, and the electronegativity of the material constituting the selection region for forming the electrical wiring is Xs, and the non-selection of the electrical wiring is not selected. When the electronegativity of the material constituting the region is Xn and the electronegativity of the organometallic material for forming the electrical wiring is Xm, the electronegativity of each region is expressed as Xs < Xn < Xm. It is characterized by having (see claim 8).
따라서, 성막종류인 유기금속재료를, 주사배선, 신호배선, 및 전기배선 등의 배선이 형성되는 선택영역에 대하여 우선적으로 흡착시킬 수 있다.Therefore, the organic metal material, which is a film forming type, can be preferentially adsorbed to the selection area in which the wirings such as the scan wiring, the signal wiring, and the electrical wiring are formed.
또한, 상기 유기금속재료는 Cu 또는 Cu를 포함하는 합금을 가지는 유기금속재료이며, 상기 주사배선, 상기 신호배선, 및 전기배선 중 적어도 하나의 배선을 상기 유기금속재료의 불균화반응에 의해 형성하는 것을 특징으로 한다(특허청구의 범위9).The organometallic material is an organometallic material having Cu or an alloy containing Cu, wherein at least one of the scan wiring, the signal wiring, and the electrical wiring is formed by disproportionation of the organic metal material. It is characterized in that (claim 9).
이로써, 수소 등의 환원성 가스를 이용하지 않고, Cu에 의해, 저저항성, 내마이그레이션성이 우수한 주사배선 또는 신호배선을 선택적으로 형성할 수 있다.This makes it possible to selectively form a scan wiring or a signal wiring excellent in low resistance and migration resistance without using a reducing gas such as hydrogen.
또, 다마신법이나 스퍼터법을 이용할 필요가 없으므로 제조공정이 간단하다. 또한, Cu박막을 기판 전면에 성막할 필요가 없다. 즉, 불필요성분을 제거할 필요가 없다. 따라서, 저저항성, 내마이그레이션성이 우수한 주사배선 또는 신호배선을 구비한 표시장치를 간단하고 또 저렴하게 제조할 수 있다.In addition, since the damascene method or the sputtering method does not need to be used, the manufacturing process is simple. In addition, it is not necessary to form a Cu thin film on the entire substrate. That is, it is not necessary to remove unnecessary components. Therefore, a display device having scan wiring or signal wiring excellent in low resistance and migration resistance can be manufactured simply and inexpensively.
또한, Cu박막은, 1Torr∼2Torr라는 성막 압력하에서 형성할 수 있다. 따라서, 상기 일본국 특개평5-94970호 공보에서 공개되어 있는 기술과 비교하여 감압설비 등의 코스트를 억제할 수 있고, 표시장치를 간단하고 또 저렴하게 제조할 수 있다.The Cu thin film can be formed under a film forming pressure of 1 Torr to 2 Torr. Therefore, as compared with the technique disclosed in Japanese Patent Laid-Open No. Hei 5-94970, the cost of a decompression facility and the like can be reduced, and a display device can be manufactured simply and at low cost.
이상과 같이, 본 발명에 따르면 수소 등의 환원성가스를 이용하는 일없이, 저저항이고 또 내마이그레이션성이 우수한 배선을 선택하여 형성하는 금속배선의 형성방법을 제공할 수 있다.As mentioned above, according to this invention, the formation method of the metal wiring which selects and forms the wiring with low resistance and excellent migration resistance can be provided, without using reducing gas, such as hydrogen.
또한, 본 발명을 실시형태에 의거하여 구체적으로 설명하였는데, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에 있어서 각종 변경 가능한 것은 물론이다.In addition, although this invention was demonstrated concretely based on embodiment, this invention is not limited to the said embodiment, Of course, a various change is possible in the range which does not deviate from the summary.
Claims (9)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2002-00137985 | 2002-05-14 | ||
| JP2002137985 | 2002-05-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030088856A true KR20030088856A (en) | 2003-11-20 |
Family
ID=29544872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0023415A KR20030088856A (en) | 2002-05-14 | 2003-04-14 | Method For Forming Metal Wiring And Method For Manufacturing Display Device |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR20030088856A (en) |
| CN (1) | CN1306588C (en) |
| TW (1) | TWI279860B (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100374948C (en) * | 2005-06-02 | 2008-03-12 | 友达光电股份有限公司 | Copper conducting wire structure and mfg. method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594970A (en) * | 1982-07-01 | 1984-01-11 | Matsuo Handa Kk | Solder ball supplying device |
| JPS6177324A (en) * | 1984-09-21 | 1986-04-19 | Toshiba Corp | Formation of metallic thin film |
| KR100277569B1 (en) * | 1994-12-27 | 2001-03-02 | 후지무라 마사지카, 아키모토 유미 | Composition for forming electrode pattern and method of forming electrode pattern |
| JP2897117B2 (en) * | 1995-09-19 | 1999-05-31 | 株式会社村田製作所 | Variable frequency dielectric resonator |
| JP3899652B2 (en) * | 1997-03-14 | 2007-03-28 | 住友電気工業株式会社 | Epitaxial wafer |
-
2003
- 2003-04-14 KR KR10-2003-0023415A patent/KR20030088856A/en not_active Application Discontinuation
- 2003-04-22 TW TW092109411A patent/TWI279860B/en not_active IP Right Cessation
- 2003-05-14 CN CNB031313493A patent/CN1306588C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1458682A (en) | 2003-11-26 |
| TWI279860B (en) | 2007-04-21 |
| TW200306629A (en) | 2003-11-16 |
| CN1306588C (en) | 2007-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3181357B2 (en) | Method for forming semiconductor thin film and method for manufacturing semiconductor device | |
| JP5057355B2 (en) | Selective formation of metal layers in integrated circuits. | |
| US7138715B2 (en) | Interconnect, interconnect forming method, thin film transistor, and display device | |
| KR100485030B1 (en) | Fabrication Method of Semiconductor Device | |
| JP2559030B2 (en) | Method for manufacturing metal thin film | |
| US20100015800A1 (en) | Method for forming metal film using carbonyl material, method for forming multi-layer wiring structure, and method for manufacturing semiconductor device | |
| WO1999063590A1 (en) | A method for treating a deposited film for resistivity reduction | |
| KR100466309B1 (en) | method and apparatus for forming a metal layer in a semiconductor device | |
| JP4101340B2 (en) | Method for manufacturing semiconductor device | |
| JP3911643B2 (en) | Method for forming buried conductive layer | |
| KR100613018B1 (en) | Method for forming interconnection metal layer, method for selectively forming metal | |
| KR100282927B1 (en) | Metal interconnection layer having barrier metal layer and fabricating method therefor | |
| KR20030088856A (en) | Method For Forming Metal Wiring And Method For Manufacturing Display Device | |
| JP2004047946A (en) | Forming method of metal wiring and manufacture of display device | |
| KR100639458B1 (en) | Method of fabricating the diffusion barrier layer using TaSiN layer and method of fabricating the metal interconnection using the method | |
| JP3149912B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4495428B2 (en) | Method for forming thin film transistor | |
| JP2001053023A (en) | Method and apparatus for manufacturing semiconductor device | |
| JP3058053B2 (en) | Method of forming aluminum thin film | |
| JP3176088B2 (en) | Deposition film formation method | |
| TW200849467A (en) | Interconnection process | |
| KR100662967B1 (en) | Method for forming semiconductor wiring to use silicide | |
| JP3639142B2 (en) | Manufacturing method of semiconductor device | |
| KR20220152480A (en) | Method for selective ruthenium thin film deposition | |
| KR100485031B1 (en) | A method of fabricating a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |