KR20030085822A - Method of fabricating capacitor for use in semiconductor device - Google Patents
Method of fabricating capacitor for use in semiconductor device Download PDFInfo
- Publication number
- KR20030085822A KR20030085822A KR1020020024105A KR20020024105A KR20030085822A KR 20030085822 A KR20030085822 A KR 20030085822A KR 1020020024105 A KR1020020024105 A KR 1020020024105A KR 20020024105 A KR20020024105 A KR 20020024105A KR 20030085822 A KR20030085822 A KR 20030085822A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- tantalum oxide
- film
- capacitor
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
Abstract
Description
본 발명은 반도체 소자용 커패시터 제조방법에 관한 것으로, 특히 누설전류를 저감시킬 뿐 아니라 비교적 고온의 후속 열처리 없이도 우수한 특성을 나타내는 반도체 소자용 커패시터를 제조하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a capacitor for a semiconductor device, and more particularly, to a method for manufacturing a capacitor for a semiconductor device exhibiting excellent characteristics without reducing leakage current and without subsequent heat treatment at a relatively high temperature.
반도체 소자의 제조에 있어서, 한정된 면적에 큰 정전용량을 가지는 커패시터를 실현시키기 위해 유전율이 큰 물질을 사용하는 연구가 계속되어 왔으며, 이러한 노력의 결과로 유전율이 기존의 실리콘 산화막, 실리콘 질화막/실리콘 산화막의 복합막보다 큰 탄탈륨 산화막 또는 하프늄 산화막이 커패시터의 재질로 사용되기에 이르렀다.BACKGROUND OF THE INVENTION In the manufacture of semiconductor devices, studies have continued to use materials having high dielectric constants to realize capacitors having a large capacitance in a limited area, and as a result of these efforts, dielectric constants of conventional silicon oxide films, silicon nitride films, and silicon oxide films have been studied. A tantalum oxide film or a hafnium oxide film larger than the composite film of has come to be used as a material of a capacitor.
그러나, 이러한 탄탈륨 산화막은 누설전류가 크다는 단점을 가지므로 이를 감소시키려는 노력이 계속되고 있다.However, such a tantalum oxide film has a disadvantage in that the leakage current is large, and efforts to reduce it have continued.
이러한 노력 중에서 대표적인 종래기술의 일례를 도 1의 단면도에 나타내었다. 도 1은 종래기술에 따른 반도체 소자용 커패시터 제조방법을 설명하기 위한 단면도이다. 도 1을 참조하면, 하부전극, 커패시터 및 상부전극이 순차적으로 형성된다. 하부전극으로는 제1 폴리실리콘층(100)이, 커패시터로는 탄탈륨 산화막(110)이, 상부전극으로는 순차 형성된 TiN막(120a) 및 제2 폴리실리콘층(120b)이 각각 사용된다. 이와 같은 구조를 만들기 위해서는, 우선 반도체 기판(미도시)의 소정 부위에 제1 폴리실리콘층(100)으로 이루어진 하부전극을 형성시킨 다음, 그 위에 탄탈륨 산화막(110)을 LPCVD 또는 PECVD에 의해 증착한다. 이어서, 산소분위기에서 탄탈륨 산화막(110)을 고온 열처리하고, 그 위에 TiN막(120a) 및 제2 폴리실리콘층(120b)을 순차적으로 형성하여 상부 전극을 만든다. 여기서는 상부 전극을 TiN막 및 폴리실리콘층의 복합막으로 형성하는 것을 예로 들었으나, TiN막만을 단독으로 형성할 수도 있다. 이 방법에서, 상부 전극에 TiN막(120a)을 포함시키는 것은 TiN막의 증착공정 중 티타늄(Ti) 원소를 탄탈륨 산화막(110) 내의 탄탈륨(Ta)과 치환시켜서 탄탈륨 산화막(110)이 불안정한 화학양론비 (stoichiometry)를 갖는 것을 방지하게 함으로써 누설전류를 줄일 수 있기 때문이다. 즉, TiN막(120a)이 없고 탄탈륨 산화막(110)과 제2 폴리실리콘층(120b)이 직접 접촉한다면, 대략 600℃ 정도의 비교적 고온에서 진행되는 제2 폴리실리콘층(120b) 형성공정 시에 탄탈륨 산화막(110)과 제2 폴리실리콘층(120b)이 서로 반응하여 탄탈륨 실리사이드를 형성하고 이에 의해 탄탈륨이 소모되므로, 탄탈륨 산화막(110)이 불안정한 화학양론비를 갖게 된다. 따라서, 이를 보호하기 위한 보호막으로서 TiN막(120a)이 사용된다.An example of a representative prior art among these efforts is shown in the cross-sectional view of FIG. 1 is a cross-sectional view illustrating a method for manufacturing a capacitor for a semiconductor device according to the prior art. Referring to FIG. 1, the lower electrode, the capacitor, and the upper electrode are sequentially formed. The first polysilicon layer 100 is used as the lower electrode, the tantalum oxide film 110 is used as the capacitor, and the TiN film 120a and the second polysilicon layer 120b which are sequentially formed as the upper electrode are used, respectively. In order to make such a structure, first, a lower electrode made of a first polysilicon layer 100 is formed on a predetermined portion of a semiconductor substrate (not shown), and then a tantalum oxide film 110 is deposited thereon by LPCVD or PECVD. . Subsequently, the tantalum oxide film 110 is subjected to high temperature heat treatment in an oxygen atmosphere, and the TiN film 120a and the second polysilicon layer 120b are sequentially formed thereon to form an upper electrode. Here, although the upper electrode is formed as a composite film of the TiN film and the polysilicon layer, the TiN film may be formed alone. In this method, including the TiN film 120a in the upper electrode replaces the titanium (Ti) element with tantalum (Ta) in the tantalum oxide film 110 during the deposition process of the TiN film so that the tantalum oxide film 110 is unstable stoichiometric ratio. This is because leakage current can be reduced by preventing the occurrence of stoichiometry. That is, if there is no TiN film 120a and the tantalum oxide film 110 is in direct contact with the second polysilicon layer 120b, the second polysilicon layer 120b may be formed at a relatively high temperature of about 600 ° C. Since the tantalum oxide film 110 and the second polysilicon layer 120b react with each other to form tantalum silicide and thereby consume tantalum, the tantalum oxide film 110 has an unstable stoichiometric ratio. Therefore, the TiN film 120a is used as a protective film for protecting it.
그러나, 이와 같이 TiN막을 사용할 경우, TiN막이 후속 열공정에 취약하므로 후공정의 열처리 온도에 제약이 따른다는 문제점을 갖는다.However, when the TiN film is used as described above, the TiN film is vulnerable to the subsequent thermal process, which causes a problem in that the heat treatment temperature of the later process is limited.
따라서, 이를 극복하기 위해, 2000년 7월 15일자로 공개된 한국 특허출원 제2000-41370호에서는, 상,하부 전극을 모두 폴리실리콘층으로 형성하고, 하부 전극 상에 탄탈륨 산화막(Ta2O5)과 알루미늄 산화막(Al2O3)을 차례로 형성시킨 커패시터 구조에 대해 개시하였다. 여기서 알루미늄 산화막은 완성된 커패시터가 높은 절연파괴전압을 가지도록 해주는 역할을 하며, TiN막과는 달리 후속 열공정에 대한 제약도 가하지 않는다는 장점을 가진다. 그러나, 이 기술에서 도입된 알루미늄 산화막은 단지 기존의 TiN막을 대치하기 위한 것으로서, 이 기술을 따르더라도 탄탈륨 산화막을 커패시터의 재질로 사용하는 종래 기술의 큰 문제점인 누설전류의 저감은 해결하지 못한다. 왜냐하면, 커패시터의 누설전류특성은 후술하는 바와 같이 하부 전극과 탄탈륨 산화막 사이의 계면특성이 열화되면서 발생하는 것으로 관찰되기 때문이다.Therefore, in order to overcome this, in Korean Patent Application No. 2000-41370 published on July 15, 2000, both the upper and lower electrodes are formed of a polysilicon layer, and a tantalum oxide film (Ta 2 O 5) is formed on the lower electrode. ) And a capacitor structure in which an aluminum oxide film (Al 2 O 3 ) is sequentially formed. Here, the aluminum oxide film serves to make the finished capacitor have a high dielectric breakdown voltage, and unlike the TiN film, it does not impose any restrictions on subsequent thermal processes. However, the aluminum oxide film introduced in this technique is only for replacing the existing TiN film. Even if this technique is followed, the reduction of leakage current, which is a big problem of the prior art using a tantalum oxide film as a material of a capacitor, is not solved. This is because the leakage current characteristics of the capacitor are observed to occur as the interface characteristics between the lower electrode and the tantalum oxide film deteriorate as will be described later.
도 2a 내지 도 2d는 종래기술의 예에 따른 탄탈륨 산화막 커패시터에 대한 특성을 측정한 그래프들이다. 상기 그래프들을 얻기 위한 테스트 웨이퍼는 다음과 같은 공정을 통해 만들어졌다.2A to 2D are graphs measuring characteristics of a tantalum oxide capacitor according to an example of the related art. The test wafer to obtain the graphs was made through the following process.
[종래예 1][Prior Example 1]
하부 전극으로 스퍼터링에 의해 형성한 TiN막을 사용하였으며, 이 TiN막을 380℃, 암모니아 분위기에서 60초간 처리하였다. 그 다음, Ta(OC2H5)5(펜타에톡시탄탈: PET)을 소스 가스로 사용한 화학증착법에 의해 415℃에서 500Å의 탄탈륨 산화막을 상기 TiN막 상에 형성하였다. 이어서, 탄탈륨 산화막을 380℃의 오존 분위기에서 180초 간 후처리하고, 그 위에 상부 전극으로서 1000Å 두께의 루세늄(Ru)막을 형성하였다.The TiN film formed by sputtering was used as a lower electrode, and this TiN film was processed for 60 second in 380 degreeC and ammonia atmosphere. Next, a 500 kPa tantalum oxide film was formed on the TiN film at 415 ° C by a chemical vapor deposition method using Ta (OC 2 H 5 ) 5 (pentaethoxy tantalum: PET) as a source gas. Subsequently, the tantalum oxide film was post-processed for 180 seconds in an ozone atmosphere at 380 ° C., and a ruthenium (Ru) film having a thickness of 1000 Å was formed thereon as an upper electrode.
[종래예 2][Prior Example 2]
하부 전극으로 CVD에 의해 형성한 TiN막을 사용하였으며, 이 TiN막을 380℃, 암모니아 분위기에서 60초간 처리하였다. 그 다음, Ta(OC2H5)5(펜타에톡시탄탈: PET)을 소스 가스로 사용한 화학증착법에 의해 415℃에서 500Å의 탄탈륨 산화막을 상기 TiN막 상에 형성하였다. 이어서, 탄탈륨 산화막을 380℃의 오존 분위기에서180초 간 후처리하고, 그 위에 상부 전극으로서 1000Å 두께의 루세늄(Ru)막을 형성하였다.A TiN film formed by CVD was used as the lower electrode, and the TiN film was treated at 380 ° C. for 60 seconds in an ammonia atmosphere. Next, a 500 kPa tantalum oxide film was formed on the TiN film at 415 ° C by a chemical vapor deposition method using Ta (OC 2 H 5 ) 5 (pentaethoxy tantalum: PET) as a source gas. Subsequently, the tantalum oxide film was post-processed for 180 seconds in an ozone atmosphere at 380 ° C, and a ruthenium (Ru) film having a thickness of 1000 Å was formed thereon as an upper electrode.
[종래예 3][Prior Example 3]
하부 전극으로 ALD(Atomic Layer Deposition)에 의해 형성한 TiN막을 사용하였으며, 이 TiN막을 380℃, 암모니아 분위기에서 60초간 처리하였다. 그 다음, Ta(OC2H5)5(펜타에톡시탄탈: PET)을 소스 가스로 사용한 화학증착법에 의해 415℃에서 500Å의 탄탈륨 산화막을 상기 TiN막 상에 형성하였다. 이어서, 탄탈륨 산화막을 380℃의 오존 분위기에서 180초간 후처리하고, 그 위에 상부 전극으로서 1000Å 두께의 루세늄(Ru)막을 형성하였다.A TiN film formed by ALD (Atomic Layer Deposition) was used as the lower electrode, and the TiN film was treated at 380 ° C. for 60 seconds in an ammonia atmosphere. Next, a 500 kPa tantalum oxide film was formed on the TiN film at 415 ° C by a chemical vapor deposition method using Ta (OC 2 H 5 ) 5 (pentaethoxy tantalum: PET) as a source gas. Subsequently, the tantalum oxide film was post-processed for 180 seconds in an 380 degreeC ozone atmosphere, and the ruthenium (Ru) film of 1000 micrometers thickness was formed on it as an upper electrode.
도 2a는 종래예 1 내지 3의 시료에 대해 측정한 커패시터 용량을 단위면적 당 나타낸 것이며, 도 2c는 종래예 1 내지 3의 시료에 대해 측정한 누설전류를 단위면적 당 나타낸 것이다.FIG. 2A shows the capacitor capacity measured for the samples of the conventional examples 1 to 3 per unit area, and FIG. 2C shows the leakage current measured for the samples of the conventional examples 1 to 3 per unit area.
한편, 도 2b는 종래예 1 내지 3의 시료에 대해 400℃에서 30분간 질소분위기에서 가열로에 의해 열처리(furnace anneal)를 행한 후 측정한 커패시터 용량을 단위면적 당 나타낸 것이며, 도 2d는 종래예 1 내지 3의 시료에 대해 400℃에서 30분간 질소분위기에서 가열로에 의해 열처리를 행한 후 측정한 누설전류를 단위면적 당 나타낸 것이다.On the other hand, Figure 2b shows the capacitor capacity measured per unit area after the heat treatment (furnace anneal) in a nitrogen atmosphere for 30 minutes at 400 ℃ for the samples of the prior art Examples 1 to 3, Figure 2d is a conventional example The leakage current measured after the heat treatment by a heating furnace in a nitrogen atmosphere for 30 minutes at 400 ° C. for the samples of 1 to 3 is shown per unit area.
도 2a 내지 도 2d를 참조하면, 커패시터의 하부 전극과 상부 전극 사이에 가해지는 전압의 바이어스가 바뀔 경우, 커패시터 용량은 변하지 않으나, 누설 전류는 바이어스에 따라 크게 변하는 것을 알 수 있다. 바이어스에 따라 누설 전류의 양상이 달라지는 것은 도 2b 및 도 2d에서 양전압이 걸린 때의 곡선모양과 음전압이 걸린 때의 곡선모양이 비대칭인 것을 통해 확인할 수 있다. 도 2b와 도 2d를 서로 비교하면, 이러한 비대칭성은 가열로에서의 열처리에 의해 어느 정도 완화됨을 알 수 있으나, 이를 고려한다고 해도 누설전류의 비대칭성이 크게 나타나는 것을 알 수 있다.2A to 2D, when the bias of the voltage applied between the lower electrode and the upper electrode of the capacitor is changed, the capacitor capacity does not change, but it can be seen that the leakage current changes greatly according to the bias. The change of the leakage current according to the bias can be confirmed by the asymmetry of the curve shape when the positive voltage is applied and the curve shape when the negative voltage is applied in FIGS. 2B and 2D. Comparing FIG. 2B and FIG. 2D, it can be seen that such asymmetry is somewhat relaxed by heat treatment in a heating furnace. However, even when considering this, it can be seen that the asymmetry of leakage current is large.
이와 같은 현상은 다음과 같이 설명될 수 있다.Such a phenomenon can be explained as follows.
도 3은 바이어스에 따른 누설전류의 비대칭성을 설명하기 위한 도면이다. 도 3을 참조하면, 상부 전극에 양전압이, 하부 전극에 음전압이 각각 걸리는 경우가 그 반대의 경우보다 나쁜 누설전류 특성을 나타내었다. 그 이유는 주로 하부 전극과 탄탈륨 산화막 사이의 계면특성이 열화되면서 전하를 트랩핑(trapping)할 수 있는 계면상태(interface state; S)가 많이 생성되고 이를 통해 전자(e-)가 4.5eV의 에너지 장벽을 가지는 탄탈륨 산화막을 통해 하부 전극에서 상부 전극으로 용이하게 이동할 수 있기 때문이다. 이러한 문제는 금속/절연체/반도체(MIS, Metal/Insulator/Semiconductor) 구조에서보다 금속/절연체/금속(MIM, Metal/ Insulator/Metal) 구조에서 더 심각하게 대두되는데, 그 이유는 MIM 구조에서는 탄탈륨 산화막 자체를 높은 온도에서 열처리할 수 없어서 대부분 비정질 형태로 존재하게 되고, 이에 따라 계면상태가 더욱 심각해지기 때문이다.3 is a view for explaining the asymmetry of the leakage current according to the bias. Referring to FIG. 3, the case where the positive voltage is applied to the upper electrode and the negative voltage to the lower electrode is worse than that of the reverse case. This is mainly due to the deterioration of the interfacial properties between the lower electrode and the tantalum oxide film, which generates many interface states (S) that can trap charges. This is because the tantalum oxide film having a barrier can be easily moved from the lower electrode to the upper electrode. This problem is more serious in the metal / insulator / metal (MIM) structure than in the metal / insulator / semiconductor (MIS) structure because of the tantalum oxide film in the MIM structure. This is because they cannot be heat-treated at a high temperature, so most of them exist in an amorphous form, and thus the interface state becomes more serious.
그러나, 이를 극복하기 위해서 한국특허 출원 제2000-41370호에 개시된 기술을 사용한다면, 알루미늄 산화막이 상부 전극과 탄탈륨 산화막 사이에 형성되기 때문에 상기한 바와 같이 바이어스에 따른 비대칭적으로 나타나는 누설전류 특성을 개선하기 어렵다.However, if the technique disclosed in Korean Patent Application No. 2000-41370 is used to overcome this problem, since the aluminum oxide film is formed between the upper electrode and the tantalum oxide film, the leakage current characteristics appearing asymmetrically due to the bias as described above are improved. Difficult to do
이와 같은 문제점은 캐퍼시터용 유전막으로 하프늄 산화막을 사용하여도 마찬가지로 발생한다.This problem similarly occurs when a hafnium oxide film is used as the dielectric film for the capacitor.
따라서, 본 발명의 기술적 과제는, 상부 전극에 양전압이, 하부 전극에 음전압이 각각 걸리는 경우, 하부 전극과 탄탈륨 산화막 또는 하프늄 산화막 사이의 계면상태에 의해 나타나는 나쁜 누설전류 특성을 개선할 수 있는 반도체 소자용 커패시터를 제조하는 방법을 제공하는 것이다.Therefore, the technical problem of the present invention can improve the bad leakage current characteristics caused by the interface state between the lower electrode and the tantalum oxide film or the hafnium oxide film when the positive voltage is applied to the upper electrode and the negative voltage is applied to the lower electrode, respectively. The present invention provides a method of manufacturing a capacitor for a semiconductor device.
도 1은 종래기술에 따른 반도체 소자용 커패시터 제조방법을 설명하기 위한 단면도;1 is a cross-sectional view illustrating a method for manufacturing a capacitor for a semiconductor device according to the prior art;
도 2a 내지 도 2d는 종래기술의 예에 따른 탄탈륨 산화막 커패시터에 대한 특성을 측정한 그래프들;2A to 2D are graphs measuring characteristics of a tantalum oxide capacitor according to an example of the prior art;
도 3은 바이어스에 따른 누설전류의 비대칭성을 설명하기 위한 도면;3 is a view for explaining the asymmetry of the leakage current according to the bias;
도 4는 본 발명의 바람직한 실시예에 따른 반도체 소자용 커패시터 제조방법을 설명하기 위한 단면도; 및4 is a cross-sectional view illustrating a method of manufacturing a capacitor for a semiconductor device according to a preferred embodiment of the present invention; And
도 5a 내지 도 5d는 본 발명의 바람직한 실시예에 따른 반도체 소자용 커패시터에 대한 특성을 측정한 그래프들이다.5A to 5D are graphs measuring characteristics of a capacitor for a semiconductor device according to an exemplary embodiment of the present invention.
상기한 기술적 과제를 해결하기 위한 본 발명의 반도체 소자용 커패시터 제조방법은: (a) 반도체 기판의 소정 부위에 하부 전극을 형성하는 단계와; (b) 상기 하부 전극 상에 원자층 증착공정에 의해 형성된 누설전류 저감용 알루미나(Al2O3) 유전막을 형성하는 단계와; (c) 상기 유전막 상에 탄탈륨 산화막 또는 하프늄 산화막을 형성하는 단계와; (d) 상기 탄탈륨 산화막 또는 하프늄 산화막 상에 상부 전극을 형성하는 단계를 구비하는 것을 특징으로 한다.The semiconductor device capacitor manufacturing method of the present invention for solving the above technical problem comprises the steps of: (a) forming a lower electrode on a predetermined portion of the semiconductor substrate; (b) forming an alumina (Al 2 O 3 ) dielectric film for reducing leakage current formed by an atomic layer deposition process on the lower electrode; (c) forming a tantalum oxide film or a hafnium oxide film on the dielectric film; (d) forming an upper electrode on the tantalum oxide film or the hafnium oxide film.
상기 원자층 증착공정은 250∼380℃ 범위 내의 비교적 저온에서 진행되며,상기 증착된 알루미나 유전막의 두께가 10∼80Å 범위 내에 있는 것이 바람직하다.The atomic layer deposition process is performed at a relatively low temperature in the range of 250 ~ 380 ℃, it is preferable that the thickness of the deposited alumina dielectric film is within the range of 10 ~ 80Å.
그리고, 상기 탄탈륨 산화막은, Ta(OC2H5)5을 소스 가스로 사용하며 350∼450℃ 내의 온도에서 진행되는 화학기상 증착법에 의해 50∼600Å 두께로 형성되는 것이 바람직하다.In addition, the tantalum oxide film is preferably formed to a thickness of 50 to 600 kPa by a chemical vapor deposition method using Ta (OC 2 H 5 ) 5 as a source gas and proceeding at a temperature within 350 to 450 ° C.
본 발명에 있어서, 상기 탄탈륨 산화막의 형성단계 이후에, 상기 탄탈륨 산화막에 대한 열처리 단계를 거치지 않을 수도 있고, 상기 상부 전극의 형성단계 이후에, 가열로 내에서 350∼450℃ 내의 온도 및 질소 분위기에서 30분간 진행되는 열처리 과정을 더 거치게 할 수도 있다.In the present invention, after the forming of the tantalum oxide film, it may not be subjected to a heat treatment step for the tantalum oxide film, and after the forming step of the upper electrode, in a heating furnace at a temperature within 350 ~ 450 ℃ and nitrogen atmosphere You can also go through a 30-minute heat treatment.
그리고, 상기 하부 전극 및 상부 전극이 모두 금속으로 이루어지게 할 수 있으며, 이 경우, 상기 하부 전극을 TiN으로, 상기 상부 전극을 TiN 또는 Ru로 만드는 것이 바람직하다.The lower electrode and the upper electrode may both be made of metal. In this case, the lower electrode may be made of TiN, and the upper electrode may be made of TiN or Ru.
또한, 상기 (a) 단계 내지 (d) 단계의 공정은 다중 챔버를 가진 복합 공정장비(cluster tool)에서 진행되는 것이 바람직하며, 상기 다중 챔버들 사이에서의 상기 반도체 기판의 이동은 진공 또는 저산소 분위기에서 이루어지는 것이 바람직하다.In addition, the steps (a) to (d) is preferably performed in a complex cluster tool having multiple chambers, and the movement of the semiconductor substrate between the multiple chambers is performed in a vacuum or low oxygen atmosphere. It is preferred to be made from.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.
도면 중에서 동일한 참조부호는 동일 구성요소를 나타내며, 이에 대한 중복적인 설명은 생략한다.The same reference numerals in the drawings represent the same components, duplicate description thereof will be omitted.
도 4는 본 발명의 바람직한 실시예에 따른 반도체 소자용 커패시터 제조방법을 설명하기 위한 단면도이다.4 is a cross-sectional view for describing a method of manufacturing a capacitor for a semiconductor device according to an exemplary embodiment of the present invention.
[실시예 1]Example 1
우선, 반도체 기판의 소정 부위에 CVD에 의해 형성된 TiN막(200)을 이용하여 하부 전극을 만들었다. 종래예와는 달리 이 TiN막(200)에 대해서는 암모니아 분위기에서의 열처리가 행해지지 않았다. 이어서, TiN막(200) 상에, 350℃에서 알루미늄 소스인 TMA(TriMethyl Aluminum; Al(CH3)3)와 산소 소스인 H2O를 교대로 공급하는 원자층 증착공정을 적용하여 누설전류 저감용 유전막인 Al2O3막(205)을 60Å의 두께로 형성하였다. 이어서, Ta(OC2H5)5(펜타에톡시탄탈: PET)을 소스 가스로 사용한 화학증착법에 의해 415℃에서 290Å의 탄탈륨 산화막(210)을 Al2O3막(205) 상에 형성하였다. 그 다음, 탄탈륨 산화막(210)을 380℃의 오존 분위기에서 180초 간 후처리하고, 그 위에 상부 전극으로서 1000Å 두께의 Ru막(220)을 형성하였다.First, a lower electrode was made using a TiN film 200 formed by CVD on a predetermined portion of a semiconductor substrate. Unlike the conventional example, the TiN film 200 was not subjected to heat treatment in an ammonia atmosphere. Subsequently, an atomic layer deposition process of alternately supplying TMA (TriMethyl Aluminum; Al (CH 3 ) 3 ), which is an aluminum source, and H 2 O, which is an oxygen source, is applied on the TiN film 200 to reduce leakage current. An Al 2 O 3 film 205, which is a dielectric film for forming, was formed to a thickness of 60 microseconds. Subsequently, a tantalum oxide film 210 of 290 Pa was formed on the Al 2 O 3 film 205 at 415 ° C. by a chemical vapor deposition method using Ta (OC 2 H 5 ) 5 (pentaethoxy tantalum: PET) as the source gas. . Then, the tantalum oxide film 210 was post-processed for 180 seconds in an ozone atmosphere at 380 ° C, and a 1000 µm thick Ru film 220 was formed thereon as an upper electrode.
이상의 모든 단위공정들은 다중 챔버(multi-chamber)를 가진 하나의 복합 공정장비(cluster tool)에서 진행되었는데, 이 다중 챔버들 사이에서의 반도체 기판의 이동은 진공 또는 저산소 분위기에서 이루어져서, 기판 표면의 오염 또는 자연 산화막의 발생을 방지할 수 있었다.All of the above unit processes were carried out in one cluster tool with multi-chambers. The movement of semiconductor substrates between these multiple chambers was carried out in a vacuum or low oxygen atmosphere, resulting in contamination of the substrate surface. Alternatively, it was possible to prevent the occurrence of natural oxide film.
[실시예 2]Example 2
모든 조건을 실시예 1과 동일하게 하되, Al2O3막(205) 및 탄탈륨 산화막(210)의 형성 시에 공정시간을 실시예 1과 달리하여 45Å의 Al2O3막(205) 및340Å의 탄탈륨 산화막(210)을 각각 형성하였다.But the same for all of the conditions as in Example 1, Al 2 O 3 film 205 and the different processing time in the formation of the tantalum oxide layer 210 as in Example 1, Al 2 O 3 film of 45Å 205 and 340Å Tantalum oxide films 210 were formed, respectively.
[실시예 3]Example 3
모든 조건을 실시예 1과 동일하게 하되, Al2O3막(205) 및 탄탈륨 산화막(210)의 형성 시에 공정시간을 실시예 1과 달리하여 30Å의 Al2O3막(205) 및 390Å의 탄탈륨 산화막(210)을 각각 형성하였다.But the same for all of the conditions as in Example 1, Al 2 O 3 film 205 and the different processing time in the formation of the tantalum oxide layer 210 as in Example 1, Al 2 O 3 film of 30Å 205 and 390Å Tantalum oxide films 210 were formed, respectively.
도 5a는 실시예 1 내지 3의 시료에 대해 측정한 커패시터 용량을 단위면적 당 나타낸 것이며, 도 5c는 실시예 1 내지 3의 시료에 대해 측정한 누설전류를 단위면적 당 나타낸 것이다.FIG. 5A shows the capacitor capacity measured for the samples of Examples 1 to 3 per unit area, and FIG. 5C shows the leakage current measured for the samples of Examples 1 to 3 per unit area.
한편, 도 5b는 실시예 1 내지 3의 시료에 대해 400℃에서 30분간 질소분위기에서 가열로에 의해 열처리(furnace anneal)를 행한 후 측정한 커패시터 용량을 단위면적 당 나타낸 것이며, 도 5d는 실시예 1 내지 3의 시료에 대해 400℃에서 30분간 질소분위기에서 가열로에 의해 열처리를 행한 후 측정한 누설전류를 단위면적 당 나타낸 것이다.On the other hand, Figure 5b shows the capacitor capacity measured per unit area after the heat treatment (furnace anneal) in a nitrogen atmosphere for 30 minutes at 400 ℃ for the samples of Examples 1 to 3, Figure 5d The leakage current measured after the heat treatment by a heating furnace in a nitrogen atmosphere for 30 minutes at 400 ° C. for the samples of 1 to 3 is shown per unit area.
도 5a 내지 도 5d를 참조하면, 본 발명의 실시예에 따른 커패시터에서는, 커패시터의 하부 전극과 상부 전극 사이에 가해지는 전압의 바이어스가 바뀌더라도 커패시터 용량이 변하지 않을 뿐 아니라, 누설 전류가 바이어스에 따라 크게 변하는 비대칭성도 많이 줄어들었음을 알 수 있다. 도 5d를 참조하면, 누설전류의 비대칭성은 가열로에 의한 열처리에 의해 거의 대칭적으로 변하는 것이 확인된다. 그러나, 도 5b를 보면, 누설전류가 도 5d의 경우보다 비대칭적이나, 도 2b 및 도 2d에서의 누설전류보다 훨씬 낮은 값을 나타냄을 알 수 있다. 구체적인 예를 들자면, 상부 전극에 +5V의 전압이 걸리면, 커패시터로서 탄탈륨 산화막만을 사용하고 열처리를 행하지 않은 도 2b의 경우 대략 5×10-4A/㎠의 누설전류가 발생하고, 커패시터로서 탄탈륨 산화막만을 사용하고 열처리를 행한 도 2d의 경우 대략 5×10-8A/㎠의 누설전류가 발생한다. 이에 반해, 본 발명의 실시예 중 Al2O3막의 두께가 60Å이며 열처리를 행하지 않은 본 발명의 제1 실시예에 따르면, 누설전류가 대략 1×10-9A/㎠임을 도 5b를 통하여 알 수 있다. 본 발명의 실시예의 방법을 적용하고 열처리를 행한 경우에는 Al2O3막의 두께에 거의 무관하게 대략 1×10-9A/㎠의 누설전류가 발생하는 것을 확인하였다. 따라서, 하부 전극과 탄탈륨 산화막 사이에 형성시킨 Al2O3막이 누설전류를 저감시키는 데 큰 기여를 한다는 것을 알 수 있다.5A to 5D, in the capacitor according to the exemplary embodiment of the present invention, the capacitor capacitance does not change even when the bias of the voltage applied between the lower electrode and the upper electrode of the capacitor is changed, and the leakage current is dependent on the bias. It can be seen that the asymmetry, which varies greatly, is also much reduced. Referring to FIG. 5D, it is confirmed that the asymmetry of the leakage current changes almost symmetrically by the heat treatment by the heating furnace. However, it can be seen from FIG. 5B that the leakage current is asymmetrical than that of FIG. 5D, but is much lower than the leakage current in FIGS. 2B and 2D. For example, when a voltage of +5 V is applied to the upper electrode, a leakage current of approximately 5 × 10 -4 A / cm 2 is generated in the case of FIG. 2B using only a tantalum oxide film as a capacitor and not performing heat treatment, and a tantalum oxide film as a capacitor. In the case of FIG. 2D using only heat treatment, a leakage current of approximately 5x10 -8 A / cm 2 is generated. On the contrary, according to the first embodiment of the present invention, in which the Al 2 O 3 film has a thickness of 60 mA and no heat treatment, the leakage current is approximately 1 × 10 −9 A / cm 2 through FIG. 5B. Can be. When the method of Example of the present invention was applied and the heat treatment was performed, it was confirmed that a leakage current of approximately 1 × 10 -9 A / cm 2 was generated almost irrespective of the thickness of the Al 2 O 3 film. Therefore, it can be seen that the Al 2 O 3 film formed between the lower electrode and the tantalum oxide film contributes greatly to reducing the leakage current.
상기와 같은 연유로, 커패시터 유전막으로서 Al2O3막만을 사용하는 것을 고려해 볼 수도 있다. 그러나, Al2O3막만으로 충분한 두께의 막을 형성하기 위해서는 증착시간이 지나치게 길어져서 생산성이 떨어지는 문제점이 발생하고, 소자의 신뢰성 측면에서도 Al2O3막이 탄탈륨 산화막보다는 부족하다는 염려가 있다.For this reason, it may be considered to use only the Al 2 O 3 film as the capacitor dielectric film. However, in order to form a film having a sufficient thickness using only the Al 2 O 3 film, the deposition time is too long, resulting in a problem of low productivity, and there is a concern that the Al 2 O 3 film is less than the tantalum oxide film in terms of reliability of the device.
또한, 이미 종래기술에서 개시한 바와 같이 탄탈륨 산화막과 상부 전극 사이에 Al2O3막을 형성시키는 것도 고려해 볼 수는 있으나, 커패시터의 전류누설 특성이주로 하부 전극과 탄탈륨 산화막의 계면에서의 문제점 때문에 나타나기 때문에 효율적이지 못하다.In addition, as already disclosed in the prior art, it may be considered to form an Al 2 O 3 film between the tantalum oxide film and the upper electrode, but the current leakage characteristic of the capacitor appears mainly due to problems at the interface between the lower electrode and the tantalum oxide film. It is not efficient.
또한, 탄탈륨 산화막의 상, 하부에 모두 Al2O3막을 형성시키는 것도 고려해 볼 수는 있으나, 공정 수가 추가되어야 하므로 생산성 측면에서 바람직하지 않다.In addition, it may be considered to form an Al 2 O 3 film on both the upper and lower portions of the tantalum oxide film, but it is not preferable in terms of productivity since the number of steps must be added.
상기한 바와 같이 하부 전극과 탄탈륨 산화막 사이에 Al2O3막을 형성시키면, 대략 8eV에 이르는 Al2O3막의 밴드갭(band gap) 에너지가 탄탈륨 산화막의 밴드갭 에너지인 4.5eV보다 크기 때문에 양전압이 상부 전극에 걸릴 경우라도 전자가 상부 전극으로 쉽게 끌려가지 않는다. 따라서, 누설전류 수준을 크게 낮출 수 있다.As described above, when the Al 2 O 3 film is formed between the lower electrode and the tantalum oxide film, since the band gap energy of the Al 2 O 3 film reaching approximately 8 eV is larger than 4.5 eV, which is the band gap energy of the tantalum oxide film, the positive voltage Even when caught by the upper electrode, electrons are not easily attracted to the upper electrode. Therefore, the leakage current level can be significantly lowered.
상기한 실시예에서 캐퍼시터용 유전막으로 탄탈륨 산화막만을 언급하였으나, 반드시 이에 제한되는 것은 아니고, 하프늄 산화막(HfO2막)도 사용될 수 있음은 물론이다.In the above embodiment, only the tantalum oxide film is referred to as the dielectric film for the capacitor, but the present invention is not limited thereto, and a hafnium oxide film (HfO 2 film) may also be used.
상기한 바와 같은 본 발명에 따르면, 하부 전극과 탄탈륨 산화막 또는 하프늄 산화막 사이의 계면상태에 의해 나타나는 나쁜 누설전류 특성을 개선할 수 있는 반도체 소자용 커패시터를 제공할 수 있기 때문에 신뢰성이 우수한 반도체 소자를 만들 수 있다.According to the present invention as described above, it is possible to provide a semiconductor device capacitor capable of improving the bad leakage current characteristics exhibited by the interface state between the lower electrode and the tantalum oxide film or hafnium oxide film, thereby creating a semiconductor device with high reliability. Can be.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020024105A KR20030085822A (en) | 2002-05-02 | 2002-05-02 | Method of fabricating capacitor for use in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020024105A KR20030085822A (en) | 2002-05-02 | 2002-05-02 | Method of fabricating capacitor for use in semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030085822A true KR20030085822A (en) | 2003-11-07 |
Family
ID=32381202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020024105A KR20030085822A (en) | 2002-05-02 | 2002-05-02 | Method of fabricating capacitor for use in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030085822A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100585003B1 (en) * | 2004-06-30 | 2006-05-29 | 주식회사 하이닉스반도체 | Capacitor and method for fabricating the same |
| KR100649685B1 (en) * | 2005-08-19 | 2006-11-27 | 삼성전기주식회사 | Method for manufacturing pcb imbedded capacitor using atomic layer deposition process, and capacitor thus obtained |
| KR100653709B1 (en) * | 2004-08-19 | 2006-12-04 | 삼성전자주식회사 | Methods of forming a MIM capacitor and MIM capacitors fabricated using the same |
| KR100712521B1 (en) * | 2005-07-28 | 2007-04-30 | 삼성전자주식회사 | A method for preparing metal-insulator-metal capacitor |
| US7271055B2 (en) | 2004-08-19 | 2007-09-18 | Samsung Electronics Co., Ltd. | Methods of forming low leakage currents metal-insulator-metal (MIM) capacitors and related MIM capacitors |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000007802A (en) * | 1998-07-07 | 2000-02-07 | 윤종용 | Capacitor of semiconductor devices and method thereof |
| KR20000027836A (en) * | 1998-10-29 | 2000-05-15 | 김영환 | Method for forming capacitor of semiconductor devices |
| KR20010063468A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20010063450A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20010063452A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20010065182A (en) * | 1999-12-29 | 2001-07-11 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20030027180A (en) * | 2001-09-14 | 2003-04-07 | 주식회사 하이닉스반도체 | Semiconductor with high-k dielectric layer and Method for fabricating the same |
-
2002
- 2002-05-02 KR KR1020020024105A patent/KR20030085822A/en not_active Application Discontinuation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000007802A (en) * | 1998-07-07 | 2000-02-07 | 윤종용 | Capacitor of semiconductor devices and method thereof |
| KR20000027836A (en) * | 1998-10-29 | 2000-05-15 | 김영환 | Method for forming capacitor of semiconductor devices |
| KR20010063468A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20010063450A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20010063452A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20010065182A (en) * | 1999-12-29 | 2001-07-11 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20030027180A (en) * | 2001-09-14 | 2003-04-07 | 주식회사 하이닉스반도체 | Semiconductor with high-k dielectric layer and Method for fabricating the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100585003B1 (en) * | 2004-06-30 | 2006-05-29 | 주식회사 하이닉스반도체 | Capacitor and method for fabricating the same |
| KR100653709B1 (en) * | 2004-08-19 | 2006-12-04 | 삼성전자주식회사 | Methods of forming a MIM capacitor and MIM capacitors fabricated using the same |
| US7271055B2 (en) | 2004-08-19 | 2007-09-18 | Samsung Electronics Co., Ltd. | Methods of forming low leakage currents metal-insulator-metal (MIM) capacitors and related MIM capacitors |
| KR100712521B1 (en) * | 2005-07-28 | 2007-04-30 | 삼성전자주식회사 | A method for preparing metal-insulator-metal capacitor |
| KR100649685B1 (en) * | 2005-08-19 | 2006-11-27 | 삼성전기주식회사 | Method for manufacturing pcb imbedded capacitor using atomic layer deposition process, and capacitor thus obtained |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100450681B1 (en) | Capacitor of semiconductor memory device and manufacturing method thereof | |
| JP5650185B2 (en) | Integrated circuit device comprising discrete elements or semiconductor devices comprising dielectric material | |
| US6218256B1 (en) | Electrode and capacitor structure for a semiconductor device and associated methods of manufacture | |
| KR20040002818A (en) | Dielectric layer for semiconductor device and method of fabricating the same | |
| JPH0869998A (en) | Tantalum oxide thin film preparation by low temperature ozone plasma annealing | |
| US20090126173A1 (en) | Method of manufacturing a capacitor and memory device including the same | |
| KR100238218B1 (en) | Method of manufacturing capacitor for semiconductor device | |
| US20070166931A1 (en) | Methods of Manufacturing A Semiconductor Device for Improving the Electrical Characteristics of A Dielectric Film | |
| KR20020049389A (en) | Method of manufacturing capacitor of semiconductor memory device by two-step thermal treatment | |
| JPH06151751A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| KR100384851B1 (en) | Method for fabricating capacitor by Atomic Layer Deposition | |
| KR20030085822A (en) | Method of fabricating capacitor for use in semiconductor device | |
| US20100164064A1 (en) | Capacitor and Method for Manufacturing the Same | |
| KR100475116B1 (en) | Capacitor of semiconductor memory device having composite AI2O2/HfO2 dielectric layer and manufacturing method thereof | |
| KR20010107645A (en) | Method of manufacturing a capacitor having tantalum oxide film as an insulating film | |
| KR100507865B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR20010063473A (en) | Method of forming a gate electrode in a semiconductor device | |
| JP2004039728A (en) | Semiconductor device and its manufacturing method | |
| KR100231604B1 (en) | Manufacturing method of capacitor of semiconductor device | |
| KR20040082511A (en) | Semiconductor memory device and method for manufacturing the same | |
| KR100309131B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100585003B1 (en) | Capacitor and method for fabricating the same | |
| KR100533972B1 (en) | Capacitor with dielectric of lathanum oxide and method of fabricating the same | |
| KR100414868B1 (en) | Method for fabricating capacitor | |
| KR20050019304A (en) | Semiconductor capacitor and manufacutring method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |