KR20030085440A - Circuits for the receive unit of AAL type 2 switch supporting CSIX and UTOPIA interface. - Google Patents
Circuits for the receive unit of AAL type 2 switch supporting CSIX and UTOPIA interface. Download PDFInfo
- Publication number
- KR20030085440A KR20030085440A KR1020020024262A KR20020024262A KR20030085440A KR 20030085440 A KR20030085440 A KR 20030085440A KR 1020020024262 A KR1020020024262 A KR 1020020024262A KR 20020024262 A KR20020024262 A KR 20020024262A KR 20030085440 A KR20030085440 A KR 20030085440A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- cam
- cid
- information
- packet
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
- H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
본 발명은 최근 IMT-2000 분야를 비롯한 시간에 지연에 민감하고, 가변의 짧은 패킷의 길이에 대한 효율적인 전송을 지원할 수 있는 ATM AAL 유형 2 스위치의 전송부에 대한 하드웨어 구현 방안에 대한 것이다.The present invention relates to a hardware implementation scheme for a transmission unit of an ATM AAL type 2 switch that is sensitive to delay in time and can support efficient transmission for a variable short packet length, including the recent IMT-2000 field.
기존의 AAL 유형 2 스위치는 VPI/VCI/CID를 동시에 번역하는 방식을 사용하였다. 그러나 이러한 방식은 번역 과정은 용이하지만, 메모리 포인터에 주소를 별도로 관리해야 하고, 채널 용량이 증가함에 따라 CAM의 용량이 증가하여 비용 증가 요인이 발생한다. 그리고, 각각의 CID 별로 상태 값을 관리해야 하므로 하드웨어적인 효율성의 측면에서 볼 때, 많은 리소스를 사용하게 되는 단점이 있다.Conventional AAL type 2 switches use VPI / VCI / CID simultaneous translation. However, this method is easy to translate, but the address must be managed separately in the memory pointer, and as the channel capacity increases, the capacity of the CAM increases, causing a cost increase factor. In addition, since the state value must be managed for each CID, in terms of hardware efficiency, there is a disadvantage in that a lot of resources are used.
본 발명에서는 읽기 포인터나 쓰기 포인터등을 관리하기 위해 메모리를 사용하지 않고 조합회로에 의해 간단하게 생성된 값을 사용할 수 있어 칩의 면적을 줄일 수 있으며, VPI/VCI/CID 연결 마다 상태 값을 관리하는 것이 아니라, VPI/VCI 연결마다 상태 테이블을 관리하도록 설계하였기 때문에 적은 수의 수신부(RX) 상태 테이블을 사용하여 구현이 가능하도록 하였다. 그리고 전송부로 분해된 완전한 CPS-PACKET을 전송할 때, CPS-PACKET 데이터와 전송부의 대응하는 인덱스 값만을 FIFO를 통해 넘겨주면 되므로 전체적인 관리가 용이해 지는 장점을 가진다.In the present invention, it is possible to use a value generated simply by a combination circuit without using a memory to manage a read pointer or a write pointer, so that the chip area can be reduced, and state values are managed for each VPI / VCI / CID connection. Rather, it is designed to manage the state table for each VPI / VCI connection, so it can be implemented using a small number of RX state tables. In addition, when transmitting the complete CPS-PACKET decomposed to the transmitter, only the CPS-PACKET data and the corresponding index value of the transmitter need to be passed through the FIFO, which makes the overall management easy.
기존은 AAL 유형 2 스위치 방식은 VPI/VCI/CID 값에 대해 동시에 비교함으로서 전체적인 하드웨어의 증가를 초래하고 있다. 개개의 VPI/VCI/CID에 대해 포인터를 관리해야 할 뿐 만 아니라, 상태를 관리해야 했다. 본 발명의 AAL 유형 2 스위치 수신부는 VPI/VCI 당 하나의 상태 테이블을 이용하여 관리하고, 부분 패킷 메모리 등의 액세스를 위해 별도의 메모리 주소를 관리하지 않고 CAM(13)의 매칭 주소와 유입된 CID(17) 정보, 그리고 필요에 따라 TMP_CNT(28) 정보만을 사용하여 메모리 주소 관리가 가능하여 적은 하드웨어만을 사용하여도 AAL 유형 2 스위치를 구현할 수 있는 기법을 제시코자 한다. 또한 CPS 패킷 추출이 가능하다고 판별되면 즉시 해당 패킷을 FIFO(32)를 통해 전달함과 동시에 전송부에 관련된 인덱스 정보(33)를 제공해줌으로 고속의 CPS 패킷 분해를 수행할 수 있는 기법을 제안하고 있다.Traditionally, the AAL type 2 switch method is comparing the VPI / VCI / CID values simultaneously, leading to an increase in overall hardware. Not only had to manage pointers to individual VPI / VCI / CIDs, but also state management. The AAL type 2 switch receiving unit of the present invention manages using one state table per VPI / VCI, and does not manage a separate memory address for access to a partial packet memory, but a matching address and an incoming CID of the CAM 13. (17) A memory address management is possible using only information and TMP_CNT (28) information as needed. Therefore, we propose a technique that can implement AAL type 2 switch using only little hardware. In addition, if it is determined that CPS packet extraction is possible, a method for performing high-speed CPS packet decomposition is proposed by immediately delivering the packet through the FIFO 32 and providing index information 33 related to the transmitter. have.
도 1은 본 발명의 전체 시스템의 구조를 나타내는 블록도1 is a block diagram showing the structure of the entire system of the present invention.
도 2는 AAL 유형 2 CPS 패킷의 구조2 shows the structure of an AAL type 2 CPS packet.
도 3은 AAL 유형 2 CPS 패킷 PDU의 구조Figure 3 Structure of AAL Type 2 CPS Packet PDU
■ 도면의 주요부분에 사용된 부호의 설명 ■■ Explanation of symbols used in main part of drawing ■
10 : CSIX 혹은 UTOPIA 프로토콜을 통해 유입되는 ATM 셀을 저장하는 FIFO(First-In First-Out)10: First-In First-Out (FIFO) that stores ATM cells coming in through CSIX or UTOPIA protocols
11 : VPI/VCI 테이블을 액세스하기 위한 유입된 ATM 셀의 VPI 저장부11: VPI storage of the imported ATM cell to access the VPI / VCI table
12 : VPI/VCI 테이블을 액세스하기 위한 유입된 ATM 셀의 VCI 저장부12: VCI storage of the imported ATM cell to access the VPI / VCI table
13 : VPI/VCI 테이블을 저장하고 있는 CAM(Content Addressable Memory) 부13: CAM (Content Addressable Memory) section storing the VPI / VCI table
14 : 유입된 ATM 셀의 48 옥텟 Payload를 액세스하기 위해 사용하는 포인터부14: Pointer portion used to access the 48 octet payload of the imported ATM cell
15 : 정렬되지 않은 데이터를 임시 저장하는 임시 레지스터부15: temporary register section for temporarily storing unaligned data
16 : 유입된 ATM 셀에서 추출한 STF(Start Field)부16: STF (Start Field) part extracted from the introduced ATM cell
17 : 유입된 ATM 셀에서 추출한 CID(Channel IDentifier)부17: CID (Channel IDentifier) part extracted from the introduced ATM cell
18 : 유입된 ATM 셀에서 추출한 LI(Length Indication)부18: LI (Length Indication) unit extracted from the introduced ATM cell
19 : 유입된 ATM 셀에서 추출한 CRC(Cyclic Redundency Code)부19: CRC (Cyclic Redundency Code) part extracted from the introduced ATM cell
20 : 부분 패킷 메모리의 액세스를 위한 CAM 매칭 주소에 64를 곱하는 부20: A unit that multiplies 64 the CAM matching address for accessing the partial packet memory
21 : 부분 패킷 메모리의 액세스를 위한 CAM 매칭 주소에 2를 곱하는 부21: A part that multiplies the CAM matching address by 2 for access to the partial packet memory
22 : 제어 로직에 따라 부분 패킷 메모리의 초기 주소를 계산하기 위한 가산기부22: adder unit for calculating the initial address of the partial packet memory according to the control logic
23 : 부분 패킷 메모리를 액세스할 때 사용하는 주소부23: Address part used when accessing partial packet memory
24 : 부분적으로 수신된 CPS 패킷을 저장하고 있는 부분 패킷 메모리 (Partial Packet Memory)부24: Partial Packet Memory section for storing partially received CPS packets
25 : RX 상태 테이블을 통해 관리하는 시퀀스(seq) 부25: Sequence part managed through RX state table
26 : RX 상태 테이블을 통해 관리하는 스플릿(split) 부26: Split section managed through RX state table
27 : RX 상태 테이블을 통해 관리하는 잔여 CPS 패킷 Payload 바이트 수 관리부27: Remaining CPS packet payload byte number management unit managed through the RX state table
28 : 현재까지 부분 패킷 메모리에 저장되어 있는 CPS 패킷의 바이트 수 관리부28: byte number management unit of the CPS packet stored in the partial packet memory so far
29 : 새로운 CID를 저장하고 있는 부29: department storing the new CID
30 : 유입된 CPS 패킷에 대응하는 전송부의 ATM 셀 버퍼 인덱스 보유부30: ATM cell buffer index holding unit of the transmission unit corresponding to the incoming CPS packet
31 : AAL 유형 2 스위치의 전송부에 전달될 데이터를 입력단 FIFO와 부분 패킷 메모리에서 선택하는 데이터 선택부31: Data selector for selecting data to be transmitted to the transmitter of the AAL type 2 switch from the input FIFO and the partial packet memory.
32 : AAL 유형 2 스위치의 전송부에 전달할 완전한 CPS 패킷을 저장하고 있는 CPS 패킷 저장부32: CPS packet storage unit storing complete CPS packets to be delivered to the transmission unit of the AAL type 2 switch
33 : AAL 유형 2 스위치의 전송부에 전달할 해당 CPS 패킷에 대응하는 전송부의 ATM 셀 처리부 인덱스부33: ATM cell processing section index section of the transmission section corresponding to the corresponding CPS packet to be delivered to the transmission section of the AAL type 2 switch
34 : 사용자 멀티플렉싱을 지원하기 위한 8 비트의 CID(Channel Identifier) 필드34: 8-bit CID (Channel Identifier) field to support user multiplexing
35 : 6 비트의 LI(Length Indication) 필드35: 6-bit Length Indication (LI) field
36 : 5 비트의 UUI(User-to-User) 필드36: 5-bit UUI (User-to-User) field
37 : 5 비트의 CRC(Cyclic Redundency Code) 필드37: 5-bit Cyclic Redundency Code (CRC) field
38 : 가변 길이의 사용자 정보 CPS-INFO 필드38: variable length user information CPS-INFO field
39 : ATM 셀의 헤더 정보 필드39: header information field of ATM cell
40 : 6 비트의 오프셋(Offset) 필드40: 6-bit offset field
41 : 모듈러 2 시퀀스 번호(Sequence Number) 필드41: Modular 2 Sequence Number field
42 : Odd 패리티(Parity) 비트42: Odd Parity Bit
43 : 가변 길이의 CPS-Packet 정보43: CPS-Packet Information Of Variable Length
44 : 53 바이트의 고정된 ATM 셀 길이를 지원하기 위해 ATM 셀의 Payload 가 48 바이트 미만이 되면 0으로 첨부하는 Padding 필드44: Padding field appended with zero when ATM cell payload is less than 48 bytes to support fixed ATM cell length of 53 bytes
이하에서 상기 목적을 달성하기 위한 본 발명의 AAL 유형 2 스위치 수신부의 구성 및 작용에 대해서 첨부된 도면을 참고하여 상세히 설명한다.Hereinafter, the configuration and operation of the AAL type 2 switch receiver of the present invention for achieving the above object will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 의한 CSIX/UTOPIA 프로토콜을 지원하는 AAL 유형 2 스위치의 수신부에 관한 블록도이다.1 is a block diagram of a receiver of an AAL type 2 switch supporting the CSIX / UTOPIA protocol according to the present invention.
먼저 CPS 패킷의 포맷을 나타내는 도 2(34 ∼ 38)와 CPS-PDU의 형태를 나타내는 도 3(39 ∼ 44)은 ITU-T I.363.2에서 규정한 표준안으로 관련 분야에 공지한 것이므로 별도로 도 2와 도 3을 설명하지 않고 상기의 도면의 주요 부분에 사용된 부호의 설명으로 대체할 것이며, 도 1을 설명하는 과정에서 필요할 경우 기능을 추가적으로 간단히 설명할 것이다.First, FIG. 2 (34 to 38) showing the format of the CPS packet and FIG. 3 (39 to 44) showing the form of the CPS-PDU are known in the relevant field as the standard proposed in ITU-T I.363.2. 3 will be replaced with descriptions of the symbols used in the main parts of the drawings, and the functions will be briefly explained if necessary in the process of describing FIG.
도 1을 참조하여 설명하면, ATM 셀은 CSIX 혹은 UTOPIA 프로토콜을 통해 2셀 FIFO(10)에 먼저 저장되게 된다. 저장된 ATM 셀이 완전한 ATM 셀을 구성하면 셀 타임 슬롯의 시작에서 읽혀져 가상 채널 경로 VPI(Virtual Path Identifier:11)와 가상 경로 VCI(Virtual Channel Identifier:12)에 읽혀진다. 이 값이 CAM(13)에 저장되어 있는 값과 먼저 비교되어지며, 만약에 CAM 매칭이 발생하면 AAL 유형 2의 ATM 셀이 유입된 것이므로 CPS 패킷 분해 과정을 수행하기 위한 단계로 넘어간다. 만약에 CAM 매칭이 발생하지 않으면 현재 유입된 ATM 셀을 폐기하게 된다. 그리고, 셀 타임 슬롯이 시작되면 항상 ATM 셀의 48 바이트 payload 데이터를 추적하는 ptrEXT(14) 포인터 값은 0으로 초기화되며, CAM 매칭이 발생할 경우 FIFO(10)로부터 읽은 payload 데이터 바이트 수를 추적하는 기능을 수행한다. 그리고, ptrEXT 값이 48이 되면 ATM 셀의 payload 데이터를 모두 읽은 것이므로 포인터를 초기화시키고 다음 번 셀 타임 슬롯까지 대기하게 된다. 그리고 임시 레지스터로 사용되는 rx_tmp_reg(15)는 데이터 정렬이 맞지 않을 경우 일시적으로 저장하고, 다음 클록 사이클에서 읽은 데이터와 재조립하여 보내기 위해 사용하는 레지스터이다. CAM(13)은 Content Addressable Memory로 호가 설정되어 있는 VPI/VCI 값을 저장하고 있으며, 유입된 ATM 셀의 VPI/VCI 정보와 비교되어 CAM에 같은 값이 존재하면 매칭이 발생하여 매칭 신호를 활성화시키고, 매칭에 대응하는 CAM 주소값을 출력한다. CAM에서 출력된 주소는 RX 상태 테이블을 액세스하기 위한 주소로 사용되고, 현재 처리중인 CID에 대응하는 새로운 CID 정보(29)와 이에 대응하는 전송단의 버퍼 번호 정보(30)를 읽어내기 위해 CAM 주소와 처리중인 CID를 조합하여 관련 정보를 읽게된다. STF(Start Field)(16)는 CPS-PDU의 첫 번째 옥텟이며, 이는 ATM 셀에서 새로운 CPS 패킷의 시작 주소를 의미하는 6 비트의 OSF(Offset Field)(40), 셀 손실을 판별할 수 있는 1 비트의 시퀀스 번호 SN(Sequence Number)(41) 필드, odd 패리티를 지원하기 위한 1 비트의 패리티(Parity)(42)로 구성된다. 따라서, STF는ATM 셀의 첫 번째 payload에 대응되는 옥텟이다. 유입되는 ATM 셀로부터 STF 다음에 위치한 것이 CID(17) 필드이며, 새로운 CID 값과 전송부의 인덱스를 액세스할 때 사용된다. 6 비트의 LI(Length Indication)(18)는 CPS 패킷의 payload 길이 정보를 가지고 있으며, 실제적인 payload 길이는 "LI +1"로 정의되어 있다. 그리고, 5비트의 CRC5(19) 필드는 CRC-5을 지원한다. ADDRX64(20)는 부분 패킷의 메모리를 액세스하기 위해 CAM 매칭 주소에 64를 곱한 값이며, ADDRX2(21)는 CAM 매칭 주소에 2를 곱한 값이다. 이러한 두 값을 더하면(22) 결과적으로 CAM 매칭 주소에 66을 곱한 것과 같아진다. 따라서 본 발견에서는 VPI/VCI 채널에 해당하는 부분 패킷 메모리의 베이스 주소를 계산하기 위해서 별도의 메모리로부터 읽어오는 것이 아니라, 1개의 가산기(22)만이 있으면 되므로, 주소 관리가 용이하다. SPRADDR(23)은 설정된 주소값을 이용하여 부분 패킷 메모리를 액세스하는 주소 레지스터이다. 부분 패킷 메모리(24)는 현재 유입된 ATM 셀로부터 완전한 CPS 패킷을 분해해 낼 수 없을 때, 즉, CPS 패킷의 일부분만 수신하였을 경우, 임시적으로 저장하기 위한 부분 패킷 메모리이다. 각각의 부분 패킷 메모리의 영역은 VPI/VCI 당 최대 66 바이트가 필요한데, 이는 ITU-T 363.2에서 CPS 패킷 payload의 최대 길이를 64 바이트까지 지원하고, 3 바이트의 CPS 패킷 헤더를 합하면 모두 67 바이트가 되는데, 최대 67 바이트가 모두 수신될 수 있다. 따라서 67 바이트가 모두 수신될 경우에는 전송부에 CPS 패킷을 전송하게 되므로, 부분 패킷 메모리의 각 채널별 최대 바이트 크기는 66 바이트가 된다.Referring to FIG. 1, an ATM cell is first stored in a two-cell FIFO 10 through a CSIX or UTOPIA protocol. When the stored ATM cell constitutes a complete ATM cell, it is read at the start of the cell time slot and read in the virtual channel path virtual path identifier (VPI) 11 and the virtual path virtual channel identifier (VCI) 12. This value is first compared with the value stored in the CAM 13, and if CAM matching occurs, the AAL type 2 ATM cell is introduced, so the process goes to the step for performing the CPS packet decomposition process. If no CAM matching occurs, the current incoming ATM cell is discarded. When the cell time slot starts, the ptrEXT (14) pointer value, which always tracks the 48-byte payload data of the ATM cell, is initialized to 0. When the CAM matching occurs, the number of payload data bytes read from the FIFO (10) is tracked. Do this. When the ptrEXT value is 48, all payload data of the ATM cell is read. Therefore, the pointer is initialized and waited until the next cell time slot. In addition, rx_tmp_reg (15), which is used as a temporary register, is a register used to temporarily store data when the data alignment is misaligned and to reassemble and send data read in the next clock cycle. The CAM 13 stores a VPI / VCI value that is set as a call as a content addressable memory. The CAM 13 compares the VPI / VCI information of an incoming ATM cell to activate a matching signal if a match exists in the CAM. The CAM address value corresponding to the match is output. The address output from the CAM is used as an address for accessing the RX status table. The relevant information is read by combining the CID being processed. Start field (STF) 16 is the first octet of the CPS-PDU, which is a six-bit offset field (OSF) 40, which represents the start address of a new CPS packet in an ATM cell, which can determine cell loss. It consists of a 1-bit sequence number SN (41) field and a 1-bit parity 42 for supporting odd parity. Thus, the STF is an octet corresponding to the first payload of the ATM cell. Located after the STF from the incoming ATM cell is the CID 17 field, which is used to access the new CID value and the index of the transmitter. The 6-bit Length Indication (LI) 18 has payload length information of the CPS packet, and the actual payload length is defined as "LI + 1". The 5-bit CRC5 (19) field supports CRC-5. ADDRX64 20 multiplies the CAM matching address by 64 to access the memory of the partial packet, and ADDRX2 21 multiplies the CAM matching address by 2. Adding these two values (22) results in a CAM matching address multiplied by 66. Therefore, in this discovery, since only one adder 22 is required to read the base address of the partial packet memory corresponding to the VPI / VCI channel, it is easy to manage the address. The SPRADDR 23 is an address register that accesses the partial packet memory using the set address value. The partial packet memory 24 is a partial packet memory for temporarily storing when a complete CPS packet cannot be decomposed from a current ATM cell, that is, when only a part of the CPS packet is received. Each partial packet memory area requires up to 66 bytes per VPI / VCI, which supports up to 64 bytes of the maximum length of the CPS packet payload in ITU-T 363.2. Up to 67 bytes can be received. Therefore, when all 67 bytes are received, the CPS packet is transmitted to the transmitter. Therefore, the maximum byte size of each channel of the partial packet memory is 66 bytes.
RX 상태 테이블에 존재하는 1 비트의 SEQ(25)는 다음 번에 유입될 ATM 셀에존재하는 CPS-PDU의 시퀀스 번호를 가리키며, 모듈로 2로 동작한다. 그리고, RX 상태 테이블의 2 비트의 SPLIT(26) 필드는 3 옥텟의 CPS 패킷의 헤더를 완전히 수신하지 못했는데 유입된 ATM 셀의 payload 48 바이트를 처리하였을 경우 다음에 유입되는 ATM셀에서 몇 옥텟의 CPS 패킷 헤더를 더 수신해야 하는 지를 알려주기 위한 필드이다. 또한 7 비트의 EXPCT(27) 필드는 CPS 패킷의 payload 최대 길이는 64 바이트라고 하였는데, CPS 패킷 헤더의 LI 정보의 EXPCT 필드를 세팅하게 되며, CPS 패킷 payload를 수신할 때마다 수신된 바이트 수 만큼 감소하게 된다. 그리고, 이 값이 0이 되면 완전한 CPS 패킷을 수신하였음을 의미한다. TMP_CNT(28)는 현재 부분 패킷 메모리에 저장되어 있는 CPS 패킷 부분 데이터의 바이트 수를 저장하고 있다. 따라서 TMP_CNT 값이 0이 아닐 경우 해당 CPS 잔여 패킷이 유입된 ATM 셀로부터 추출이 가능할 경우 먼저 TMP_CNT 값만큼의 데이터를 부분 패킷 메모리로부터 읽어 전송을 위한 FIFO(32)에 전달한 후, 잔여 CPS 패킷을 입력단 FIFO(10)로부터 읽어 전송을 위한 FIFO(32)로 전달하여 완전한 CPS 패킷을 수신부로 전달하게 된다.One bit SEQ (25) in the RX state table indicates the sequence number of the CPS-PDU present in the next ATM cell to be introduced, and operates modulo 2. When the 2-bit SPLIT 26 field of the RX state table does not completely receive the header of the 3-octet CPS packet, but processes 48 bytes of payload of the incoming ATM cell, the next incoming ATM cell receives several octets of CPS. This field indicates whether more packet headers should be received. In addition, the 7-bit EXPCT 27 field says that the maximum payload length of the CPS packet is 64 bytes. The EXPCT field of the LI information of the CPS packet header is set and is reduced by the number of bytes received each time the CPS packet payload is received. Done. When this value is 0, it means that a complete CPS packet is received. The TMP_CNT 28 stores the number of bytes of CPS packet partial data currently stored in the partial packet memory. Therefore, if the TMP_CNT value is not 0, when the corresponding CPS residual packet can be extracted from the ATM cell, the first CMP packet is read from the partial packet memory and transferred to the FIFO 32 for transmission, and then the remaining CPS packet is input. It reads from the FIFO 10 and delivers it to the FIFO 32 for transmission to deliver the complete CPS packet to the receiver.
NEW_CID(29)는 현재 유입된 ATM 셀의 VPI/VCI/CID에 대응하여 새롭게 설정되는 CID 값을 의미한다. 본 발명에서는 CID의 변경을 수신 과정에서 수행하도록 설계하였다. TX_BUF_NUM(30)은 현재 수신되고 있는 CPS 패킷이 전송부로 전달될 때, 전송부에서는 수행하는 인덱스 번호를 전달하기 위해서 사용된다. 전송부는 이 인덱스를 사용하여 새로운 VPI/VCI를 설정하고, 타이머 값을 갱신할 수 있다. 2 입력 멀티플렉서(31)는 입력 FIFO(10)와 부분 패킷 메모리(24)로부터 CPS 패킷 데이터를제공받게 된다. 부분 패킷이 존재할 경우에는 부분 패킷 메모리 영역에서 읽은 데이터를 먼저 전송부 FIFO(32)에 전달하고, 이후에 입력 FIFO에서 읽은 CPS 잔여 패킷을 전달하게 된다. 그러나, 부분 패킷 메모리가 비어있을 경우에는 직접 입력 FIFO로부터 읽은 CPS 패킷 데이터를 출력 FIFO로 전달하게 된다. 전송부 FIFO(32)는 AAL 유형 2 스위치의 수신부가 완전한 CPS 패킷 데이터를 전송할 수 있을 경우에만 입력 FIFO와 부분 패킷 메모리로부터 CPS 패킷을 수신하게 된다. 전송부 FIFO(32)에 존재하는 CPS 패킷은 AAL 유형 2 스위치의 전송부에서 ATM 셀을 생성하기 위해 사용하는 CPS 패킷이 된다. 마지막으로 TX_BUF_NUM FIFO(33)는 현재 유입되는 CPS 패킷에 대한 전송부에서 처리해야 하는 인덱스 번호를 넘겨주기 위해 사용한다. 전송부는 이 인덱스 번호를 사용하여 CPS 패킷의 재조립을 수행하게 된다.NEW_CID 29 refers to a CID value newly set corresponding to the VPI / VCI / CID of the current ATM cell. In the present invention, it is designed to perform the change of the CID in the receiving process. TX_BUF_NUM (30) is used to deliver the index number performed by the transmission unit when the CPS packet currently being received to the transmission unit. The transmitter can use this index to set a new VPI / VCI and update the timer value. The two-input multiplexer 31 receives CPS packet data from the input FIFO 10 and the partial packet memory 24. If there is a partial packet, data read from the partial packet memory area is first transmitted to the transmitter FIFO 32, and then CPS residual packets read from the input FIFO are transferred. However, when the partial packet memory is empty, CPS packet data read from the direct input FIFO is transferred to the output FIFO. The transmitter FIFO 32 receives the CPS packets from the input FIFO and the partial packet memory only if the receiver of the AAL Type 2 switch can transmit complete CPS packet data. The CPS packet present in the transmitter FIFO 32 becomes a CPS packet used by the transmitter of the AAL type 2 switch to generate an ATM cell. Finally, the TX_BUF_NUM FIFO 33 is used to pass the index number to be processed by the transmitter for the current incoming CPS packet. The transmission unit uses this index number to reassemble the CPS packet.
이상에서 상세히 설명한 바와 같이 AAL 유형 2에 대한 권고안인 ITU-T 363.2를 준수하여 설계였기 때문에, CPS 패킷 구조 및 CPS-PDU의 기본적인 이해를 가지고 있고 ITU-T 363.2에 대한 올바른 이해를 하고 있으면, AAL 유형 2의 스위치 수신부로 채택하여 사용할 수 있다. 특히, RX 상태 테이블의 수를 최소화 할 수 있다. 이는 기존의 VPI/VCI/CID 값에 해당하는 상태 정보를 관리하는 방식에서 벗어나, 단지 VPI/VCI 정보만을 사용하여 RX 상태 테이블을 액세스하기 때문이다. 그리고 부분 패킷 메모리나 새로운 CID 내용을 읽기 위해 별도의 주소 값을 저장하지 않고, CAM 매칭 주소나 유입된 CID 정보를 적절히 조합하여 사용되므로 하드웨어 구현시 면적을 줄일 수 있는 효과가 있다.As detailed above, it was designed in accordance with ITU-T 363.2, Recommendation for AAL Type 2, so that if you have a basic understanding of CPS packet structure and CPS-PDU and have a good understanding of ITU-T 363.2, AAL Adopted as type 2 switch receiver. In particular, the number of RX state tables can be minimized. This is because the state information corresponding to the VPI / VCI / CID value is not managed, and only the VPI / VCI information is used to access the RX state table. In addition, a separate address value is not stored to read the partial packet memory or the new CID contents. Instead, the CAM matching address or the imported CID information is properly used to reduce the area of the hardware implementation.
따라서 본 발명은 저속이며, 지연시간에 민감한 짧은 가변 패킷을 효과적이고도 적은 면적으로 처리할 수 있을 것으로 사료되어, 앞으로 관련 분야에서 그 응용이 기대된다.Therefore, the present invention is expected to be able to process a short variable packet which is low speed and sensitive to latency in an effective and small area, and its application is expected in the related field in the future.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020024262A KR20030085440A (en) | 2002-04-29 | 2002-04-29 | Circuits for the receive unit of AAL type 2 switch supporting CSIX and UTOPIA interface. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020024262A KR20030085440A (en) | 2002-04-29 | 2002-04-29 | Circuits for the receive unit of AAL type 2 switch supporting CSIX and UTOPIA interface. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030085440A true KR20030085440A (en) | 2003-11-05 |
Family
ID=32381322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020024262A KR20030085440A (en) | 2002-04-29 | 2002-04-29 | Circuits for the receive unit of AAL type 2 switch supporting CSIX and UTOPIA interface. |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030085440A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100441882B1 (en) * | 2002-04-03 | 2004-07-27 | 한국전자통신연구원 | Packet processor supporting CSIX-L1 interface |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261571A (en) * | 1998-03-10 | 1999-09-24 | Fujitsu Ltd | Short cell multiplexer and short cell header converting method |
| KR20000012277A (en) * | 1999-11-15 | 2000-03-06 | 추봉진 | Method for realizing multichannel common part sublayer system in aal-2 |
| JP2000151609A (en) * | 1998-11-10 | 2000-05-30 | Fujitsu Ltd | Atm adaptation layer terminating device |
| KR100261735B1 (en) * | 1997-12-31 | 2000-07-15 | 전주범 | Data transfer device depending on aal 2 protocol |
| KR20010010499A (en) * | 1999-07-20 | 2001-02-15 | 추봉진 | Structure of cell receiver for efficient aal-2 cps(common part sublayer) function and buffer management |
| KR100337640B1 (en) * | 1999-09-29 | 2002-05-23 | 오길록 | Device composition of voice traffic translation and invers translation in mobile system |
-
2002
- 2002-04-29 KR KR1020020024262A patent/KR20030085440A/en not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100261735B1 (en) * | 1997-12-31 | 2000-07-15 | 전주범 | Data transfer device depending on aal 2 protocol |
| JPH11261571A (en) * | 1998-03-10 | 1999-09-24 | Fujitsu Ltd | Short cell multiplexer and short cell header converting method |
| JP2000151609A (en) * | 1998-11-10 | 2000-05-30 | Fujitsu Ltd | Atm adaptation layer terminating device |
| KR20010010499A (en) * | 1999-07-20 | 2001-02-15 | 추봉진 | Structure of cell receiver for efficient aal-2 cps(common part sublayer) function and buffer management |
| KR100337640B1 (en) * | 1999-09-29 | 2002-05-23 | 오길록 | Device composition of voice traffic translation and invers translation in mobile system |
| KR20000012277A (en) * | 1999-11-15 | 2000-03-06 | 추봉진 | Method for realizing multichannel common part sublayer system in aal-2 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100441882B1 (en) * | 2002-04-03 | 2004-07-27 | 한국전자통신연구원 | Packet processor supporting CSIX-L1 interface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2990345B2 (en) | Network interface | |
| TWI338477B (en) | Atm header compression using hash tables | |
| US6151318A (en) | Method and apparatus for encapsulating ATM cells in a broadband network | |
| EP0858240B1 (en) | Cell assembly and multiplexing device, and demultiplexing device | |
| CA2273369C (en) | Aal2 packet exchange device | |
| EP0975189A2 (en) | AAL Receiving circuit and method of processing ATM cells | |
| US6996109B2 (en) | ATM cell transmitting/receiving device of ATM switching system | |
| US5796734A (en) | Simultaneously-occuring message control device in a communications system where a message is transmitted using a plurality of data units | |
| US6175567B1 (en) | Method and system for multiplexing/demultiplexing asynchronous transfer mode interprocessor communication (ATM IPC) cell in exchange | |
| WO1995014269A1 (en) | A high-performance host interface for networks carrying connectionless traffic | |
| EP0742978A1 (en) | A method and apparatus for communicating between nodes in a communications network | |
| KR20030085440A (en) | Circuits for the receive unit of AAL type 2 switch supporting CSIX and UTOPIA interface. | |
| JP3653721B2 (en) | Communication apparatus and system including the same | |
| KR100261735B1 (en) | Data transfer device depending on aal 2 protocol | |
| US20050220118A1 (en) | Method for realize the atm variable bit rate real-time traffic | |
| KR20010027325A (en) | Processing Apparatus for AAL-2/AAL-5 in Mobile communication system | |
| JP3153432B2 (en) | Cell multiplexer | |
| KR100354163B1 (en) | A AAL2 protocol realization Apparatus and its method in Mobile communication system, a multiple virtual channel is supported by the AAL2 protocol | |
| KR100304941B1 (en) | Processing Apparatus for Support Multi virtual channel | |
| JP3577319B2 (en) | Telecommunications system and method for transferring microcells | |
| KR0129179B1 (en) | A circuit for decoding pdu in sscop sublayer | |
| KR100480042B1 (en) | Atm cell receiving apparatus of atm switching system | |
| KR20000012277A (en) | Method for realizing multichannel common part sublayer system in aal-2 | |
| KR100354178B1 (en) | ATM Cell Multiplexing Apparatus Using Multi-Subscriber Link Interface | |
| KR100259718B1 (en) | Line Agent Service System of ATM Switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| E601 | Decision to refuse application |