KR20030072461A

KR20030072461A - Apparatus for calculating a long code state in a code division multiple access

Info

Publication number: KR20030072461A
Application number: KR1020020011321A
Authority: KR
Inventors: 박은지
Original assignee: (주) 윌텍정보통신
Priority date: 2002-03-04
Filing date: 2002-03-04
Publication date: 2003-09-15

Abstract

PURPOSE: A device for calculating a long code state value in a CDMA system is provided to continuously calculate system time once the system time is received and to calculate a long code state value at given system time. CONSTITUTION: A clock generator(10) lines up with a reference clock signal from a base station, and generates a preset clock signal synchronized to a system clock. A system time generator(20) calculates the system time by corresponding to a clock signal generated from the clock generator(10). A long code state value generator(30) calculates a long code state value corresponding to the calculated system time. The system time generator(20) comprises as follows. The first adder adds a constant for controlling a time when the long code state value and the system time are applied. A counter counts an output of the first adder for every preset clock signals, and outputs the counted output.

Description

ＣＤＭＡ 시스템에서의 롱코드 상태값 계산 장치{APPARATUS FOR CALCULATING A LONG CODE STATE IN A CODE DIVISION MULTIPLE ACCESS}Long code status calculation device in CDMA system {APPARATUS FOR CALCULATING A LONG CODE STATE IN A CODE DIVISION MULTIPLE ACCESS}

본 발명은 CDMA 시스템에서의 롱코드 처리 기술에 관한 것으로, 특히, 하드웨어만으로 처리가 가능한 CDMA 시스템에서의 롱코드 상태값 계산 장치에 관한 것이다.The present invention relates to a long code processing technique in a CDMA system, and more particularly, to an apparatus for calculating a long code state value in a CDMA system that can be processed only by hardware.

일반적인 CDMA 시스템에 있어서, 기지국과 단말국은 사전 정의된 롱코드 마스크(Long Code Mask)와 롱코드 상태값(Long Code State)을 이용하여 2⁴²-1개의 롱코드 상태값 중 하나의 롱코드를 발생시켜 상호간의 통신 경로를 형성한다. 이러한 롱코드는 2⁴²-1의 매우 긴 주기를 가지는 바, 다른 사용자에 의한 신호 유출을 방지하는 암호화 기능을 가진다.In a typical CDMA system, a base station and a terminal station use a predefined long code mask and a long code state to select one long code from 2 ⁴² -1 long code state values. To form a communication path with each other. The long code has a very long period of 2 ⁴² -1 and has an encryption function to prevent signal leakage by other users.

즉, 롱코드는 CDMA 시스템에서 스크램블링(scrambling)을 위해 사용되며, 동기 채널을 통해 송신되는 롱코드 상태값에 따라 서로 다른 롱코드를 발생한다. 그러므로, 기지국에서는 주어진 시스템 시간에 해당하는 롱코드 상태값을 계산하여 동기 채널로 전송해야 한다.That is, long codes are used for scrambling in a CDMA system and generate different long codes according to long code state values transmitted through a synchronization channel. Therefore, the base station needs to calculate a long code state value corresponding to a given system time and transmit it on the synchronization channel.

롱코드 마스크는 상호 약속된 데이터에 의해 생성되며, 롱코드 상태값은 시스템 시간에 따라 결정된다.The long code mask is generated by mutually agreed data, and the long code state value is determined by the system time.

따라서, 시스템 시간과 계산된 롱코드 상태값은 기지국의 동기 채널을 통해 단말기로 전송되는데, 단말기에서는 이러한 롱코드 상태값과 롱코드 마스크를 이용하여 롱코드를 발생하여 채널 스크램블링에 이용하게 된다.Accordingly, the system time and the calculated long code state value are transmitted to the terminal through the synchronization channel of the base station. The terminal generates a long code using the long code state value and the long code mask to use the channel scrambling.

그런데, 80ms 단위로 변환하는 시스템 시간에 따라 2⁴²-1개 중의 하나의 롱코드 상태값을 결정하는 것은 매우 복잡한 일이므로, 일반적인 CDMA 시스템에서는 '마이크로 프로세서'를 이용하여 이러한 롱코드 상태값을 계산하였다.However, because it is, determining the one of the long code state value of ^242-1 based on the system time to convert units of 80ms very complicated, in a typical CDMA system, such a long code state value calculated by using the "microprocessor" It was.

그러나, 파일럿 비컨(pilot beacon)과 같이 간단한 CDMA 송수신부를 제작하거나, 임의의 시간에 해당하는 롱코드 상태값을 계산하고자 할 때도, 마이크로 프로세서의 사용이 불가피한 바, 생산 단가가 상승하고 부하가 많이 걸릴 수 있다는 문제가 있었다.However, when manufacturing a simple CDMA transceiver such as a pilot beacon or calculating a long code state value corresponding to an arbitrary time, the use of a microprocessor is inevitable, which increases production costs and loads. There was a problem that could be.

즉, 종래에는 필요 이상의 마이크로 프로세서의 사용으로 인해 연산 속도가 떨어지고 제조 비용이 상승할 수 있다는 문제가 제기되었다.That is, conventionally, a problem has been raised that the use of more than necessary microprocessors can reduce the computational speed and increase the manufacturing cost.

본 발명은 상술한 문제를 해결하기 위해 안출한 것으로, FPGA(Field Programmable Gate Array)를 이용하여 시스템 시간을 수신한 후 롱코드 상태값을 계산함으로써 시스템 제작비용 절감과 연산 속도 향상을 구현하도록 한 CDMA 시스템에서의 롱코드 상태값 계산 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and CDMA is designed to reduce system manufacturing cost and improve computation speed by calculating long code state values after receiving system time using a field programmable gate array (FPGA). It is an object of the present invention to provide a long code state value calculating device in a system.

이러한 목적을 달성하기 위하여 본 발명은, 기지국으로부터의 기준 클록 신호에 정렬되며, 시스템 클록에 동기된 기설정 클록 신호를 발생하는 클록 발생 수단과; 클록 발생 수단으로부터의 클록 신호에 대응하여 시스템 시간을 계산하는 시스템 시간 발생 수단과; 시스템 시간 발생 수단으로부터 계산된 시스템 시간에 해당하는 롱코드 상태값(Long Code State)을 계산하는 롱코드 상태값 발생 수단을 구비하는 것을 특징으로 하는 CDMA 시스템에서의 롱코드 상태값 계산 장치를 제공한다.In order to achieve this object, the present invention includes clock generation means aligned with a reference clock signal from a base station and generating a preset clock signal synchronized with the system clock; System time generating means for calculating a system time corresponding to a clock signal from the clock generating means; A long code state value calculating device in a CDMA system, characterized by comprising a long code state value generating means for calculating a long code state corresponding to a system time calculated from the system time generating means. .

도 1은 본 발명의 바람직한 실시예에 따른 CDMA 시스템에서의 롱코드 상태값 계산 장치에 대한 구성 블록도,1 is a block diagram illustrating an apparatus for calculating a long code state value in a CDMA system according to an embodiment of the present invention;

도 2는 도 1의 시스템 시간 발생기의 상세 구성도,2 is a detailed configuration diagram of the system time generator of FIG. 1;

도 3은 도 1의 롱코드 상태값 발생기의 상세 구성도,3 is a detailed configuration diagram of the long code state value generator of FIG. 1;

도 4a는 도 3의 PN 변환기의 상세 구성도,4A is a detailed configuration diagram of the PN converter of FIG. 3;

도 4b는 도 3의 PN 변환기의 결과 데이터를 예시적으로 도시한 도면,4B is a diagram illustrating result data of the PN converter of FIG. 3;

도 5는 도 3의 모듈로의 상세 구성도.5 is a detailed configuration diagram of the modulo FIG. 3.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 롱코드 상태값 계산 장치100: long code state value calculation device

10 : 클록 발생기10: clock generator

20 : 시스템 시간 발생기20: system time generator

30 : 롱코드 상태값 발생기30: long code state value generator

21 : 가산기21: adder

22 : 카운터22: counter

31 : PN 변환기31: PN Converter

32 : 마스크 계수 테이블32: mask coefficient table

33 : 모듈로33: Modulo

31-1 : 38비트 가산기31-1: 38-bit adder

31-2 : 비트 재정렬기31-2: Bit Realigner

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 바람직한 실시예에 따른 CDMA 시스템에서의 롱코드 상태값 계산 장치(100)에 대한 구성 블록도로서, 클록 발생기(10), 시스템 시간 발생기(20), 롱코드 상태값 발생기(30)를 포함한다.1 is a block diagram illustrating a device 100 for calculating a long code state value in a CDMA system according to an exemplary embodiment of the present invention, and includes a clock generator 10, a system time generator 20, and a long code state value generator ( 30).

클록 발생기(10)는 기지국으로부터의 기준 클록 신호인 EVEN SEC(2sec)에 정렬되며, 시스템 클록에 동기된 여러 클록들을 발생시킨다. 또한, 클록 발생기(10)는 시스템 시간을 계산하기 위한 80ms 클록도 발생시키는데, 이는 카운터를 이용하여 간단하게 구현할 수 있으며, 이러한 사실은 당업자라면 용이하게 알 수 있을 것이다.The clock generator 10 is aligned to the EVEN SEC (2sec) which is the reference clock signal from the base station and generates several clocks synchronized with the system clock. In addition, clock generator 10 also generates an 80 ms clock to calculate the system time, which can be simply implemented using a counter, which will be readily apparent to those skilled in the art.

시스템 시간 발생기(20)는 클록 발생기(10)에서 발생한 80ms 클록을 이용하여 시스템 시간을 계산하는 기능을 수행한다. 이러한 시스템 시간 발생기(20)는 도2에 보다 상세히 도시되어 있다.The system time generator 20 calculates a system time using the 80 ms clock generated by the clock generator 10. This system time generator 20 is shown in more detail in FIG.

도 2에 도시한 바와 같이, 외부 입력단으로부터 한번의 초기 입력 시간(Init_System_Time)이 수신되면, 시스템 시간 발생기(20)는 로드 신호에 맞춰 가산기(21)의 출력을 36비트 업 카운터(22)에 로드한 후, 매 80ms마다 카운팅하여 Next_System_Time을 발생시킨다. 이때, 가산기(21)에 가산되는 상수는 CDMA 신호 변복조 딜레이와, 동기 채널 특성을 고려한 값으로, 롱코드 상태값과 시스템 시간이 실제 적용될 시점을 조절하는 값이 된다.As shown in FIG. 2, when one initial input time Init_System_Time is received from the external input terminal, the system time generator 20 loads the output of the adder 21 to the 36-bit up counter 22 in accordance with the load signal. After that, it counts every 80ms and generates Next_System_Time. In this case, the constant added to the adder 21 is a value in consideration of the CDMA signal modulation and demodulation delay and the synchronization channel characteristics, and is a value for adjusting the time point at which the long code state value and the system time are actually applied.

즉, 시스템 시간 발생기(20)는 Init_System_Time이 입력된 후 매 80ms마다 상수만큼 더해진 Next_System_Time을 발생하는 것이다.That is, the system time generator 20 generates Next_System_Time added by a constant every 80 ms after Init_System_Time is input.

다시 도 1을 참조하면, 롱코드 상태값 발생기(30)는 시스템 시간 발생기(20)에 해당하는 롱코드 상태값을 계산하는 기능을 수행한다. 이러한 롱코드 상태값 발생기(30)는 도 3에 도시한 바와 같이, PN 변환기(31), 마스크 계수 테이블(32), 모듈로(33)로 각각 구성된다.Referring back to FIG. 1, the long code state value generator 30 performs a function of calculating a long code state value corresponding to the system time generator 20. As shown in FIG. 3, the long code state value generator 30 includes a PN converter 31, a mask coefficient table 32, and a modulo 33.

도 3에서 PN 변환기(31)는 입력된 시간 데이터를 딜레이시킬 PN 값으로 변환하며, 마스크 계수 테이블(32)은 i-비트 딜레이를 위한 마스크 값을 모듈로(33)로 제공하는 역할을 수행한다. 즉, 마스크 계수 테이블(32)에는 i-비트 딜레이를 위한 마스크 값이 도시 생략된 메모리내에 저장되어 있다.In FIG. 3, the PN converter 31 converts the input time data into a PN value to be delayed, and the mask coefficient table 32 serves to provide the modulator 33 with a mask value for i-bit delay. . That is, the mask coefficient table 32 stores a mask value for i-bit delay in a memory not shown.

여기서, PN 변환기(31)의 내부 상세 구조는 도 4a에 도시된다.Here, the internal detailed structure of the PN converter 31 is shown in Fig. 4A.

도 4a에 도시한 바와 같이, PN 변환기(31)는 38비트 가산기(31-1)와 비트 재정렬기(31-2)로 구성되며, 38비트 가산기(31-1)는 시스템 시간 발생기(20)로부터입력되는 Next_System_Time을 3*Next_System_Time으로 계산하여 비트 재정렬기(31-2)로 제공한다.As shown in FIG. 4A, the PN converter 31 is composed of a 38-bit adder 31-1 and a bit reorderer 31-2, and the 38-bit adder 31-1 is a system time generator 20. Next_System_Time inputted from 3 is calculated as 3 * Next_System_Time and provided to the bit realigner 31-2.

비트 재정렬기(31-2)에서는 이러한 38비트 가산기(31-1)로부터 제공되는 3*Next_System_Time을 딜레이 PN 값으로 변환하여 출력한다. 이때, 이러한 PN 변환 과정은, 80ms는 2¹⁵*3개의 PN이고, 롱코드 상태값의 한 주기는 2⁴²-1 PN이라는 사실을 이용하여 구현할 수 있을 것이다.The bit rearranger 31-2 converts 3 * Next_System_Time provided from the 38-bit adder 31-1 into a delay PN value and outputs the result. In this case, the PN conversion process may be implemented using the fact that 80 ms is 2 ¹⁵ * 3 PNs, and one period of the long code state value is 2 ⁴² -1 PN.

PN 변환기(31)의 결과는 도 4b에 도시된다.The result of the PN converter 31 is shown in FIG. 4B.

도 4b에 도시한 바와 같이, PN 변환기(31)로부터 출력된 Delay_PN의 i번째 비트가 '1'이라는 것은 i번 시프트가 이루어져야 함을 의미하며, i번째 비트가 '0'임은 i번 시프트는 이루어지지 않아도 됨을 의미한다. 그러므로, i번째 비트가 '1'일 때만, 메모리에 저장된 마스크[i]를 호출하여 모듈로(33)로 전송하게 된다.As shown in FIG. 4B, the i th bit of the Delay_PN output from the PN converter 31 is '1', which means that the i th shift should be performed, and the i th shift means that the i th bit is '0'. It doesn't have to be done. Therefore, only when the i th bit is '1', the mask [i] stored in the memory is called and transmitted to the modulo 33.

이러한 모듈로(33)는 도 5에 상세히 도시되어 있다.This modulo 33 is shown in detail in FIG. 5.

도 5에 도시한 바와 같이, 모듈로(33)는 42개의 시프트 레지스터, 84개의 xor 게이트로 구성된다. 매번 롱코드 상태값을 구하기 위한 시프트 레지스터의 초기값은 D플립플롭(33-2-41)만 '1'로 세팅되며, 나머지 41개의 D플립플롭은 '0'으로 세팅된다.As shown in Fig. 5, the modulo 33 is composed of 42 shift registers and 84 xor gates. The initial value of the shift register for obtaining the long code status value is set to '1' only for the D flip-flop 33-2-41, and the remaining 41 D flip-flops are set to '0'.

마스크 계수 테이블(32)로부터 마스크[i]가 입력되면, 모듈로(33)의 m₀∼m₄₁을 마스크[i]값으로 설정하고, 시프트 레지스터를 42번 동작시킨다. 42번 동작 후에는 다시 마스크[i]의 입력을 기다린다. 즉, PN 변환기(31)의 Delay_PN의 42비트에 따라 마스크[i]가 호출되며, 마스크[i]가 입력될 때마다 모듈로(33)는 42번 시프트 레지스터를 동작시킨다.When the mask [i] is input from the mask coefficient table 32, m ₀ to m ₄₁ of the modulo 33 are set to the mask [i] values, and the shift register is operated 42 times. After operation 42, it waits for input of mask [i] again. That is, the mask [i] is called according to the 42 bits of Delay_PN of the PN converter 31, and the modulo 33 operates the shift register 42 every time the mask [i] is input.

따라서, 최대 (42*42+a)LC_Clock(롱코드 클록) 만큼의 시간이 소요되며, 실제 동작 속도는 딜레이 PN의 '1'의 개수를 n이라고 하면, (n*42+a)롱코드 클록만큼의 시간이 소요된다.Therefore, it takes up to (42 * 42 + a) LC_Clock (long code clock) time, and the actual operation speed is (n * 42 + a) long code clock when the number of '1' of delay PN is n. It takes time.

여기서, a는 PN 변환기(31)에서 소모되는 시간으로 3∼4 롱코드 클록 정도 소요된다. 예를 들어, 1.2288MHz의 롱코드 클록 사용시, 약 1.5ms 이내에 롱코드 상태값을 구할 수 있으며, 최대 연산 시간이 42*42*클록으로 만약 4.9152MHz 클록 사용 시, 약 0.36ms의 연산 시간이 소요된다. 그러므로, 간단한 하드웨어 구조를 이용하여 롱코드 상태값과 시스템 시간을 계산할 수 있다.Here, a is a time consumed by the PN converter 31 and takes about 3 to 4 long code clocks. For example, when using a long code clock of 1.2288 MHz, the long code status can be obtained within about 1.5 ms, and the maximum operation time is 42 * 42 * clocks. do. Therefore, a long hardware state value and system time can be calculated using a simple hardware structure.

이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 그 요지를 벗어나지 않는 범위내에서 여러 가지 변형이 가능한 것은 물론이다.As mentioned above, although this invention was concretely demonstrated based on the Example, this invention is not limited to this Example, Of course, various changes are possible within the range which does not deviate from the summary.

따라서, 본 발명은 소프트웨어적인 제어 없이 간단히 구현할 수 있는 바, 인터페이스의 구현이 용이하며, 연산 속도의 향상과 비용 절감의 효과를 이룰 수 있다. 즉, 사용하는 제너레이션 클록에 따라 80ms 단위보다 훨씬 짧은 시간 간격의 롱코드 상태값을 계산할 수 있으며, 초기 한번의 시스템 시간의 수신만 이루어지면, 하드웨어적으로 자체 시스템 시간 연산과 롱코드 상태값의 연산이 이루어지게 된다.Therefore, the present invention can be easily implemented without software control, and the interface can be easily implemented, and the operation speed and the cost can be reduced. That is, it is possible to calculate the long code status value of the time interval much shorter than 80ms unit according to the generation clock used.If only one initial system time is received, the hardware system calculates its own system time and the long code status value. This is done.

Claims

기지국으로부터의 기준 클록 신호에 정렬되며, 시스템 클록에 동기된 기설정 클록 신호를 발생하는 클록 발생 수단과;Clock generation means aligned with a reference clock signal from the base station and generating a preset clock signal synchronized with the system clock;

상기 클록 발생 수단으로부터의 클록 신호에 대응하여 시스템 시간을 계산하는 시스템 시간 발생 수단과;System time generating means for calculating a system time corresponding to a clock signal from said clock generating means;

상기 시스템 시간 발생 수단으로부터 계산된 시스템 시간에 해당하는 롱코드 상태값(Long Code State)을 계산하는 롱코드 상태값 발생 수단을 구비하는 것을 특징으로 하는 CDMA 시스템에서의 롱코드 상태값 계산 장치.And a long code state value generating means for calculating a long code state value corresponding to a system time calculated from said system time generating means.

제 1 항에 있어서,The method of claim 1,

상기 시스템 시간 발생 수단은,The system time generating means,

롱코드 상태값과 시스템 시간이 적용될 시점을 조절하기 위한 상수를 가산하는 제 1 가산기와;A first adder for adding a long code state value and a constant for adjusting a time point at which the system time is to be applied;

상기 제 1 가산기의 출력을 상기 기설정 클록 신호마다 카운트하여 출력하는 카운터로 이루어지는 것을 특징으로 하는 CDMA 시스템에서의 롱코드 상태값 계산 장치.And a counter for counting and outputting the output of the first adder for each of the predetermined clock signals.

제 1 항에 있어서,The method of claim 1,

상기 롱코드 상태값 발생 수단은,The long code state value generating means,

입력되는 시간 데이터를 딜레이 PN값으로 변환하는 PN 변환기와;A PN converter converting the input time data into a delay PN value;

상기 PN 변환기로부터 출력되는 PN값의 i-비트 딜레이를 위한 마스크 값이 저장되는 마스크 계수 테이블과;A mask coefficient table for storing a mask value for an i-bit delay of the PN value output from the PN converter;

n개의 시프트 레지스터로 구성되며, 상기 마스크 계수 테이블로부터 제공되는 마스크[i]값에 따라 상기 시프트 레지스터를 상기 n회 동작시키는 모듈로로 이루어지는 것을 특징으로 하는 CDMA 시스템에서의 롱코드 상태값 계산 장치.and a shift modulator configured to operate the shift register n times in accordance with a mask [i] value provided from the mask coefficient table.

제 1 항 또는 제 3 항에 있어서,The method according to claim 1 or 3,

상기 PN 변환기는,The PN converter,

상기 시스템 시간 발생 수단으로부터 입력되는 시스템 시간을 소정 배수의 시스템 시간으로 계산하는 제 2 가산기와;A second adder for calculating a system time input from said system time generating means as a system time of a predetermined multiple;

상기 제 2 가산기로부터 제공되는 시스템 시간을 딜레이 PN 값으로 변환하여 출력하는 비트 재정렬기로 이루어지는 것을 특징으로 하는 CDMA 시스템에서의 롱코드 상태값 계산 장치.And a bit reordering device for converting the system time provided from the second adder into a delay PN value and outputting the delayed PN value.

제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2,

상기 기설정 클록 신호는 80ms인 것을 특징으로 하는 CDMA 시스템에서의 롱코드 상태값 계산 장치.And said preset clock signal is 80 ms.