KR20030061779A - Protected structure of flat panel display - Google Patents

Protected structure of flat panel display Download PDF

Info

Publication number
KR20030061779A
KR20030061779A KR10-2003-7001164A KR20037001164A KR20030061779A KR 20030061779 A KR20030061779 A KR 20030061779A KR 20037001164 A KR20037001164 A KR 20037001164A KR 20030061779 A KR20030061779 A KR 20030061779A
Authority
KR
South Korea
Prior art keywords
field emission
display device
emission display
substrate structure
faceplate
Prior art date
Application number
KR10-2003-7001164A
Other languages
Korean (ko)
Other versions
KR100845433B1 (en
Inventor
포터존디
마키밥엘
헤븐듀아니에이
레아른아서제이
파렌써도르에스
Original Assignee
켄데스센트 테크날러지스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/627,355 external-priority patent/US7002287B1/en
Application filed by 켄데스센트 테크날러지스 코퍼레이션 filed Critical 켄데스센트 테크날러지스 코퍼레이션
Publication of KR20030061779A publication Critical patent/KR20030061779A/en
Application granted granted Critical
Publication of KR100845433B1 publication Critical patent/KR100845433B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/54—Screens on or from which an image or pattern is formed, picked-up, converted, or stored; Luminescent coatings on vessels
    • H01J1/62—Luminescent screens; Selection of materials for luminescent coatings on vessels
    • H01J1/70—Luminescent screens; Selection of materials for luminescent coatings on vessels with protective, conductive, or reflective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/06—Screens for shielding; Masks interposed in the electron stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/08—Electrodes intimately associated with a screen on or from which an image or pattern is formed, picked-up, converted or stored, e.g. backing-plates for storage tubes or collecting secondary electrons
    • H01J29/085—Anode plates, e.g. for screens of flat panel displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/02—Arrangements for eliminating deleterious effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Formation Of Various Coating Films On Cathode Ray Tubes And Lamps (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

보호 전면판 구조(900)는 전면판(100)과 실리카 차단층(902)을 포함하고 있다. 전면판(100)은 소다 유리로 제작될 수 있고, 차단층(902)은 실리카로 제작될 수 있다.The protective faceplate structure 900 includes a faceplate 100 and a silica barrier layer 902. The front plate 100 may be made of soda glass, and the blocking layer 902 may be made of silica.

Description

평판 디스플레이의 보호 구조 {PROTECTED STRUCTURE OF FLAT PANEL DISPLAY}PROTECTED STRUCTURE OF FLAT PANEL DISPLAY}

평판 디스플레이의 전면판(faceplate) 상에 서브화소 영역(sub-pixel region)들은 매트릭스 또는 "블랙 매트릭스"로서 일반적으로 호칭되는 불투명 망상 구조(opaque mesh-like structure)에 의해 통상 분리(separate)되어있다. 서브화소들을 분리함으로써, 블랙 매트릭스는 하나의 서브화소로부터 보내어진 전자들이 다른 서브화소를 오버랩핑하는 것을 방지하여 준다. 그렇게 할 때, 통상적인 블랙 매트릭스는 평판 디스플레이 내에서 색 순수성(color purity)을 유지하는 것을 도와준다. 추가적으로, 블랙 매트릭스는 예를 들어 지지벽(support wall)들과 같은 구조들을 그 위에 위치시키는 베이스(base)로서도 사용된다. 더불어, 블랙 매트릭스가 3차원(즉, 그것이 광 방출 형광체들의 수준 이상으로 연장되어있음)이라면,블랙 매트릭스는 한 서브화소의 형광체(phosphor)로부터 후발산된(back scattered) 일부 전자들이 다른 서브화소를 침범하는 것을 방지하여, 색 순수성을 향상시킬 수 있다.Sub-pixel regions on the faceplate of a flat panel display are usually separated by an opaque mesh-like structure, commonly referred to as a matrix or "black matrix." . By separating the subpixels, the black matrix prevents electrons sent from one subpixel from overlapping the other subpixels. In doing so, conventional black matrices help maintain color purity in flat panel displays. In addition, the black matrix is also used as a base for placing structures such as, for example, support walls thereon. In addition, if the black matrix is three-dimensional (ie, it extends beyond the level of light emitting phosphors), the black matrix may have some electrons scattered back from the phosphors of one subpixel. Invasion can be prevented and color purity can be improved.

매트릭스를 형성하는데 폴리이미드 물질이 사용될 수도 있다. 폴리이미드 물질은 질소, 수소, 탄소 및 산소와 같은 수많은 성분들을 포함하고 있음이 공지되어있다. 이들 구성요소들이 폴리이미드 물질내에 포함되어있기는 하지만, 평판 디스플레이 장치의 진공 분위기에 부정적으로 작용하지는 않는다. 불행하게도, 통상적인 폴리이미드 매트릭스들과 이들의 구성요소들이 폴리이미드 물질내에 한정된 상태로 항상 남아있는 것은 아니다. 즉, 어떠한 조건하에서는, 폴리이미드 구성요소들과 이들의 결합물들이 매트릭스의 폴리이미드 물질로부터 떨어져 나오게 된다. 결과적으로, 평판 디스플레이 장치의 진공 환경이 손상되게 된다.Polyimide materials may be used to form the matrix. It is known that polyimide materials contain numerous components such as nitrogen, hydrogen, carbon and oxygen. Although these components are included in the polyimide material, they do not adversely affect the vacuum atmosphere of the flat panel display device. Unfortunately, conventional polyimide matrices and their components do not always remain confined within the polyimide material. That is, under certain conditions, the polyimide components and their combinations will come apart from the polyimide material of the matrix. As a result, the vacuum environment of the flat panel display apparatus is damaged.

폴리이미드(또는 다른 블랙 매트릭스 물질) 구성요소에 의한 오염은 다양한 방식들에 의해 일어난다. 예를 들어, 통상적인 폴리이미드 매트릭스를 열처리하거나 또는 가열하는 것은, 폴리이미드 물질의 저분자량 성분들(단편들, 단량체들 또는 단량체의 그룹들)이 매트릭스의 표면으로 이동되게 만들 수 있다. 그렇게 되면, 이들 저분자량 성분들이 매트릭스의 밖으로 나와서 전면판상으로 이동할 수 있다. 활동적인 전자들(energetic electrons)이 오염물이 도포되어있는 전면판(contaminant-coated faceplate)을 가격할 때, 오염물들의 중합이 일어날 수 있다. 이러한 중합은 전면판상에 흑색 코팅(dark coating)의 형성을 유발하게 된다. 흑색 코팅은 디스플레이의 밝기를 감소시키고, 평판 디스플레이의 전반적인실행성을 떨어뜨리게 된다.Contamination by polyimide (or other black matrix material) components occurs in a variety of ways. For example, heat treating or heating a conventional polyimide matrix can cause the low molecular weight components (fragments, monomers or groups of monomers) of the polyimide material to migrate to the surface of the matrix. Then, these low molecular weight components can move out of the matrix and onto the faceplate. When energetic electrons strike a contaminant-coated faceplate, contaminants may polymerize. This polymerization causes the formation of a dark coating on the faceplate. Black coatings reduce the brightness of the display and degrade the overall viability of flat panel displays.

열적으로 유발된 오염 이외에, 통상적인 폴리이미드 매트릭스들은 또한 오염물들의 전자 자극 탈착(electron stimulated desorption) 때문에 고통을 받는다. 즉, 작동 중에, 평판 디스플레이 장치의 음극부(cathode portion)는 전면판상의 서브화소 영역들로 향하는 전자를 방출한다. 그러나, 이들 방출 전자들의 일부는 결국에는 매트릭스를 가격하게 된다. 통상적인 폴리이미드 매트릭스에서의 이러한 전자 폭격(electron bombardment)은 오염물들(즉, 폴리이미드 매트릭스의 구성성분들 또는 분해 산물들)의 전자-자극 탈착을 초래한다. 폴리이미드 매트릭스로부터 발생한 이러한 방출 오염물들은 평판 디스플레이 장치의 진공 분위기내로 바람직하지 못하게 유입되게 된다. 진공 분위기내로 방출된 오염물들은 진공을 떨어뜨리고, 스퍼터링(sputtering)을 유발할 수 있으며, 전계 방출기(field emitter)들의 표면을 도포할 수도 있다.In addition to thermally induced contamination, conventional polyimide matrices also suffer from electron stimulated desorption of the contaminants. That is, during operation, the cathode portion of the flat panel display device emits electrons directed to the subpixel regions on the faceplate. However, some of these emitting electrons eventually cost the matrix. Such electron bombardment in conventional polyimide matrices results in electron-stimulated desorption of contaminants (ie, components or degradation products of the polyimide matrix). These emission contaminants generated from the polyimide matrix are undesirably introduced into the vacuum atmosphere of the flat panel display device. Contaminants released into the vacuum atmosphere may drop the vacuum, cause sputtering, and may coat the surface of the field emitters.

더욱이, 통상적인 폴리이미드 매트릭스는 또한 오염물들의 X-선 자극 탈착으로 인해 고통받는다. 즉, 작동 중에, X-선(고에너지 광자)들은 예를 들어 전자들이 형광체들을 가격함으로써 발생된다. 이렇게 발생된 일부 X-선들은 결과적으로 매트릭스를 가격하게 될 것이다. 통상적인 폴리이미드 매트릭스에서의 그러한 X-선 폭격은 오염물들(즉, 폴리이미드 매트릭스의 구성요소들이나 분해 산물들)의 X-선 자극 탈착을 초래한다. 앞서 설명한 바와 같이, 폴리이미드 매트릭스로부터 발생한 이들 방출 오염물들은 평판 디스플레이의 진공 환경내로 바람직하지 못하게 유입된다. 전자 자극 오염물들처럼, 이들 구성요소들은 진공을 떨어뜨리고, 스퍼터링을 유발할 수 있으며, 전계 방출기들의 표면을 도포할 수도 있다.Moreover, conventional polyimide matrices also suffer from X-ray stimulatory desorption of contaminants. That is, during operation, X-rays (high energy photons) are generated, for example, by electrons striking phosphors. Some X-rays generated in this way will eventually cost the matrix. Such X-ray bombardment in conventional polyimide matrices results in X-ray stimulus desorption of contaminants (ie, components or degradation products of the polyimide matrix). As described above, these emission contaminants resulting from the polyimide matrix are undesirably introduced into the vacuum environment of the flat panel display. Like electromagnetic stimulus contaminants, these components can drop vacuum, cause sputtering, and even apply the surface of field emitters.

전계 방출 음극선 튜브의 전면판은 디스플레이를 밝히는데 사용되는 전류를 운반하기 위하여 도전성 양극 전극을 필요로 한다. 도전성 블랙 매트릭스 구조는 또한 균일한 전위 표면(constant potential surface)을 제공하여 전기 아크(electrical arcing)의 가능성을 줄인다. 불행하게도, 통상적인 폴리이미드 매트릭스들은 도전성이 아니다. 따라서, 블랙 매트릭스 표면의 국부적인 하전(local charging)이 발생할 수도 있고, 음극과 전형적인 매트릭스 구조 사이에 아크가 유발될 수도 있다.The faceplate of the field emission cathode ray tube requires a conductive anode electrode to carry the current used to illuminate the display. The conductive black matrix structure also provides a constant potential surface to reduce the possibility of electrical arcing. Unfortunately, conventional polyimide matrices are not conductive. Thus, local charging of the black matrix surface may occur and an arc may be induced between the cathode and the typical matrix structure.

따라서, 열적 변화를 격었을 때 바람직하지 못하게 탈기(outgas)되지 않는 매트릭스 구조에 대한 필요성이 존재한다. 상기 요건들을 만족시키면서, 오염물들의 원치않는 전자 또는 광자 자극 탈착으로부터 고통받지 않는 매트릭스 구조에 대한 또다른 필요성이 존재한다. 끝으로, 상기 두가지 요건들을 만족시키면서, 일정한 전위 표면을 제공함으로써 전면판에 전기적 강직성(electrical robustness)을 이루어 아크의 가능성을 줄이는 매트릭스 구조에 대한 또다른 필요성도 존재한다.Thus, there is a need for a matrix structure that does not undesirably outgas when subjected to thermal changes. While meeting the above requirements, there is another need for a matrix structure that does not suffer from unwanted electron or photon stimulus desorption of contaminants. Finally, there is a further need for a matrix structure that satisfies the above two requirements while providing a constant dislocation surface to achieve electrical robustness in the faceplate, thereby reducing the likelihood of arcing.

첨부하면, 전계 방출 디스플레이 장치의 작동 중에, 전자들은 전계 방출 디스플레이 장치의 음극부에 위치하는 전계 방출기들로부터 방출된다. 그런 다음, 이들 방출 전자들은, 전위계(potential field)의 사용에 의해, 형광체를 담고있는 웰(well)들 쪽으로 가속된다. 전자들에 의해 침공당했을 때, 형광체를 담고있는 웰들내에의 형광체는 광(light)을 생성하게 된다. 불행하게도, 통상적인 전면판은 전면판을 궁극적으로 침공하는 전자들에 의해 폭격받을 때 열화를 겪게 된다. 폭격하는 전자들은 전면판내의 화학적 결합들을 깨뜨리는 것으로 생각되어진다. 그러한 화학적 결합의 파괴는 전면판의 빛 흡수를 야기하므로, 전계 방출 디스플레이 장치의 작동에 유해하다.In addition, during operation of the field emission display device, electrons are emitted from field emitters located at the cathode of the field emission display device. These emission electrons are then accelerated towards the wells containing the phosphor by the use of a potential field. When invaded by electrons, the phosphor in the wells containing the phosphor produces light. Unfortunately, conventional faceplates suffer from degradation when bombarded by electrons that ultimately invade the faceplate. Bombarding electrons are thought to break the chemical bonds in the faceplate. The breakdown of such chemical bonds causes light absorption of the faceplate, which is detrimental to the operation of the field emission display device.

또다른 단점으로서, 전면판의 전자 폭격은 통상적인 전면판들이 그것의 구성요소들을 탈기하도록 야기할 수도 있다. 예를 들어, 몇가지 응용예들에서, 전면판용으로 값싼 나트륨-고함유 유리(high-sodium glass)를 사용하는 것이 바람직하다. 그러나, 그러한 값싼 나트륨-고함유 유리의 전자 폭격은 전면판으로부터 전계 방출 디스플레이 장치의 활성 영역내로 오염물들(예를 들어, 나트륨)의 원치않는 이동(migration)을 유발한다. 오염물들의 그러한 이동은 민감한 장치 요소들(예를 들어, 전계 방출기들)의 해로운 오염을 초래할 수 있다.As another disadvantage, the electronic bombardment of the faceplate may cause conventional faceplates to degas its components. For example, in some applications, it is desirable to use cheap high-sodium glass for the faceplate. However, electron bombardment of such inexpensive sodium-containing glass causes unwanted migration of contaminants (eg sodium) from the faceplate into the active area of the field emission display device. Such movement of contaminants can result in harmful contamination of sensitive device elements (eg, field emitters).

전면판을 열화시키는 것 이외에, 전자 폭격은 또한 전계 방출 디스플레이 장치의 음극 기재 구조를 열화시킬 수 있다. 이러한 열화는, 몇가지 방법으로 전자들이 음극 기재 구조에 대해 편향(deflect)되는 전자 방출 구조들로부터 유래된 전자들에 의한 전자 폭격에 기인한다. 음극 기재 구조의 전자 폭격과 관련된 단점의 예로서, 몇가지 응용예들에서는, 음극 기재 구조용으로서 값싼 음극 기재 구조를 사용하는 것이 바람직하다. 그러나, 그러한 값싼 나트륨-고함유 유리의 전자 폭격은, 음극 기재 구조물로부터 전계 방출 디스플레이 장치의 활성 영역내로 오염물들(예를 들어, 나트륨)의 원치않는 이동을 야기한다. 오염물들의 그러한 이동은 민감한 장치 요소들(예를 들어, 전계 방출기들)의 해로운 오염을 초래할 수 있다.In addition to deteriorating the faceplate, electron bombardment can also degrade the cathode substrate structure of the field emission display device. This degradation is due to electron bombardment by electrons derived from electron emitting structures in which electrons are deflected against the cathode substrate structure in some way. As an example of a disadvantage associated with electron bombardment of the negative electrode substrate structure, in some applications, it is desirable to use a cheap negative electrode substrate structure for use in the negative electrode substrate structure. However, electron bombardment of such cheap sodium-containing glass causes unwanted migration of contaminants (eg, sodium) from the cathode substrate structure into the active region of the field emission display device. Such movement of contaminants can result in harmful contamination of sensitive device elements (eg, field emitters).

따라서, 전계 방출 디스플레이 장치의 전면판의 전자 폭격 및 연속적인 열화를 방지하기 위한 방법 및 장치에 대한 필요성이 존재한다. 전계 방출 디스플레이 장치의 음극 기재 구조의 전자 폭격과 연속적인 열화를 방지하기 위한 방법 및 장치에 대한 필요성도 존재한다. 기재 구조(예를 들어, 전면판 또는 음극 기재 구조)로부터 전계 방출 디스플레이 장치의 활성 영역 안으로 오염물들이 이동하는 것을 방지하여 주는 방법 및 장치에 대한 또다른 필요성이 존재한다.Accordingly, there is a need for a method and apparatus for preventing electronic bombardment and continuous degradation of the faceplate of a field emission display device. There is also a need for a method and apparatus for preventing electron bombardment and subsequent deterioration of the cathode substrate structure of a field emission display device. There is another need for a method and apparatus that prevents contaminants from moving from a substrate structure (eg, a faceplate or cathode substrate structure) into an active area of a field emission display device.

본 출원은 "캡슐화 평판 디스플레이 성분들"이라는 제목으로 런 등에 의해 1998. 5. 29 출원된 미국 특허출원 제09/087,785호의 일부 계속출원이다.This application is part of US Patent Application Serial No. 09 / 087,785, filed May 29, 1998 by Run et al. Entitled “Encapsulated Flat Panel Display Components”.

본 개시(disclosure)는 평판 디스플레이 장치에 관한 것이다. 더욱 구체적으로, 본 개시는 평판 디스플레이 스크린 구조의 "블랙 매트릭스(black matrix)"에 관한 것이다. 평판 디스플레이 장치용 보호 기재 구조(protected substrate structure)가 하나의 예로서 개시되어있다.The present disclosure relates to a flat panel display device. More specifically, the present disclosure relates to a "black matrix" of flat panel display screen structures. A protected substrate structure for a flat panel display device is disclosed as an example.

본 명세서에 합체되고 그것의 일부를 형성하는 첨부 도면들은, 발명의 실시예들을 설명하고, 기재 내용들과 함께 발명의 원리들을 설명하는 역할을 한다.The accompanying drawings, which are incorporated in and form a part of this specification, illustrate embodiments of the invention and together with the description serve to explain the principles of the invention.

도 1a는 본 발명의 하나의 실시예에 따라 매트릭스 구조가 그 위에 배치되어있는 평판 디스플레이 장치의 전면판에 대한 사시도이다.1A is a perspective view of a front plate of a flat panel display device having a matrix structure disposed thereon according to one embodiment of the present invention.

도 1b는 본 발명의 하나의 실시예에 따라 지지 구조가 캡슐화되어있는 평판 디스플레이 장치의 지지 구조의 사시도이다.1B is a perspective view of a support structure of a flat panel display device in which the support structure is encapsulated according to an embodiment of the present invention.

도 1c는 본 발명의 하나의 실시예에 따라 포커스 구조가 캡슐화되어있는 평판 디스플레이 장치의 포커스 구조의 사시도이다.1C is a perspective view of a focus structure of a flat panel display device in which a focus structure is encapsulated according to one embodiment of the present invention.

도 2는 선 A-A를 따라 취해진 도 1a의 전면판 및 매트릭스 구조의 측단면도로서, 매트릭스 구조는 본 발명의 하나의 실시예에 따라 오염 방지 구조가 그 위에배치되어있다.FIG. 2 is a side cross-sectional view of the faceplate and matrix structure of FIG. 1A taken along line A-A, wherein the matrix structure is disposed thereon with an antifouling structure in accordance with one embodiment of the present invention.

도 3은 선 A-A를 따라 취해진 도 1a의 전면판 및 매트릭스 구조의 측단면도로서, 매트릭스 구조는 본 발명의 하나의 실시예에 따라 다층 오염 방지 구조가 그 위에 배치되어있다.FIG. 3 is a side cross-sectional view of the faceplate and matrix structure of FIG. 1A taken along line A-A, wherein the matrix structure has a multi-layer contamination prevention structure disposed thereon according to one embodiment of the present invention.

도 4는 본 발명의 하나의 실시예에 따라 매트릭스 구조와 전면판의 서브화소 영역들을 도포하도록 배치되어있는 오염 방지 구조의 측단면도이다.4 is a side cross-sectional view of an antifouling structure arranged to apply a matrix structure and subpixel regions of the faceplate in accordance with one embodiment of the present invention.

도 5a는 본 발명의 하나의 실시예에 따라 도전성 코팅이 그 위에 배치되어있는 도 2의 전면판 및 매트릭스 구조의 측단면도이다.5A is a side cross-sectional view of the faceplate and matrix structure of FIG. 2 with a conductive coating disposed thereon in accordance with one embodiment of the present invention.

도 5b는 본 발명의 하나의 실시예에 따라 도전성 코팅이 그 위에 배치되어있는 도 3의 전면판 및 매트릭스 구조의 측단면도이다.5B is a side cross-sectional view of the faceplate and matrix structure of FIG. 3 with a conductive coating disposed thereon in accordance with one embodiment of the present invention.

도 5c는 본 발명의 하나의 실시예에 따라 도전성 코팅이 그 위에 배치되어있는 도 4의 전면판 및 매트릭스 구조의 측단면도이다.5C is a side cross-sectional view of the front plate and matrix structure of FIG. 4 with a conductive coating disposed thereon in accordance with one embodiment of the present invention.

도 6a는 선 A-A를 따라 취해진 도 1a의 전면판 및 매트릭스 구조의 측단면도로서, 매트릭스 구조는 본 발명의 하나의 실시예에 따라 다공성 물질이 그 위에 배치되도록 구성되어있는 오염 방지 구조를 가지고 있다.FIG. 6A is a side cross-sectional view of the faceplate and matrix structure of FIG. 1A taken along line A-A, wherein the matrix structure has an antifouling structure in which a porous material is configured to be disposed thereon in accordance with one embodiment of the present invention.

도 6b는 선 A-A를 따라 취해진 도 1a의 전면판 및 매트릭스 구조의 측단면도로서, 매트릭스 구조는 본 발명의 하나의 실시예에 따라 다수의 다공성 물질층들이 그 위에 배치되도록 구성되어있는 오염 방지 구조를 가지고 있다.FIG. 6B is a side cross-sectional view of the faceplate and matrix structure of FIG. 1A taken along line AA, wherein the matrix structure is a pollution prevention structure in which a plurality of porous material layers are arranged thereon in accordance with one embodiment of the present invention. Have.

도 6c는 본 발명의 하나의 실시예에 따라 그 위에 도전성 코팅이 배치되어있는 도 6b의 전면판 및 매트릭스 구조의 측단면도이다.6C is a side cross-sectional view of the front plate and matrix structure of FIG. 6B with a conductive coating disposed thereon in accordance with one embodiment of the present invention.

도 7a는 선 A-A를 따라 취해진 도 1a의 전면판 및 매트릭스 구조의 측단면도로서, 매트릭스 구조는 본 발명의 하나의 실시예에 따라 다공성 물질층과 비다공성 물질층이 그 위에 배치되도록 구성되어있는 오염 방지 구조를 가지고 있다.FIG. 7A is a cross-sectional side view of the faceplate and matrix structure of FIG. 1A taken along line AA, wherein the matrix structure is contaminated, with the porous material layer and the nonporous material layer configured to be disposed thereon in accordance with one embodiment of the present invention. It has a prevention structure.

도 7b는 본 발명의 하나의 실시예에 따라 도전성 코팅이 그 위에 배치되어있는 도 7a의 전면판 및 매트릭스 구조의 측단면도이다.FIG. 7B is a side cross-sectional view of the faceplate and matrix structure of FIG. 7A with a conductive coating disposed thereon in accordance with one embodiment of the present invention. FIG.

도 8은 전면판 및 매트릭스 구조의 측단면도로서, 매트릭스 구조는 본 발명의 하나의 실시예에 따라 염료-안료 함유 오염 방지 구조가 그 위에 배치되어있다.8 is a cross-sectional side view of the faceplate and matrix structure, in which the dye-pigment containing antifouling structure is disposed thereon according to one embodiment of the present invention.

도 9는 본 발명의 하나의 실시예에 따라 그 위에 차단층이 배치되어있는 전면판이 도시되어있는 보호 전면판 구조의 측단면도이다.9 is a side cross-sectional view of a protective faceplate structure showing a faceplate with a blocking layer disposed thereon in accordance with one embodiment of the present invention.

도 10은 본 발명의 하나의 실시예에 따라 그 위에 차단층이 배치되어있는 음극 기재 구조가 도시되어있는 보호 음극 기재 구조의 측단면도이다.10 is a side cross-sectional view of a protective cathode substrate structure depicting a cathode substrate structure with a blocking layer disposed thereon in accordance with one embodiment of the present invention.

도 11은 본 발명의 하나의 실시예에 따라 보호 기재 구조를 제공함에 있어서 수행되는 단계들의 흐름도이다.11 is a flow diagram of the steps performed in providing a protective substrate structure in accordance with one embodiment of the present invention.

본 기재에 인용된 도면들은 특별히 설명한 경우를 제외하고는 크기에 맞춰 작도된 것이 아님을 이해하여야 한다.It is to be understood that the drawings cited herein are not drawn to scale except as specifically described.

본 발명은, 하나의 실시예에서, 전계 방출 디스플레이 장치의 전면판의 전자 폭격과 연속적인 열화를 방지하기 위한 방법 및 장치를 제공한다. 본 발명은 또한, 하나의 실시예에서, 전계 방출 디스플레이 장치의 음극 기재 구조(cathode substrate structure)의 전자 폭격과 연속적인 열화를 방지하기 위한 방법 및 장치를 제공한다. 본 발명은 더나아가, 하나의 실시예에서, 기재 구조(예를 들어, 전면판 또는 음극 기재 구조)로부터 전계 방출 디스플레이 장치의 활성 영역 안으로 오염물들이 이동하는 것을 방지하는 방법 및 장치를 제공한다.The present invention, in one embodiment, provides a method and apparatus for preventing electronic bombardment and continuous deterioration of the front plate of a field emission display device. The invention also provides, in one embodiment, a method and apparatus for preventing electron bombardment and subsequent deterioration of the cathode substrate structure of a field emission display device. The present invention further provides, in one embodiment, a method and apparatus for preventing contaminants from moving from the substrate structure (eg, the faceplate or cathode substrate structure) into the active area of the field emission display device.

구체적으로, 하나의 실시예에서, 본 발명은, 전면판의 한쪽 위에 형광체 함유 웰(phosphor containing well)들이 배치되도록 되어있는 전계 방출 디스플레이 장치의 전면판을 설명한다. 본 실시예는 또한, 형광체 함유 웰들이 그 위에 배치되도록 되어있는, 상기 전면판의 한쪽 위에 배치되어있는 차단층으로 구성되어있다. 본 실시예의 차단층은 전면판의 열화를 방지하도록 되어있다. 구체적으로, 본 실시예의 차단층은 형광체 함유 웰들 쪽으로 향하는 전자들에 의한 전자 폭격으로 인해 전면판이 열화되는 것을 방지하도록 되어있다.Specifically, in one embodiment, the present invention describes a faceplate of a field emission display device in which phosphor containing wells are arranged on one side of the faceplate. This embodiment also consists of a blocking layer disposed on one side of the faceplate, in which phosphor-containing wells are arranged thereon. The blocking layer of this embodiment is designed to prevent deterioration of the front plate. Specifically, the blocking layer of this embodiment is designed to prevent the front plate from deteriorating due to electron bombardment by electrons directed toward the phosphor-containing wells.

또다른 실시예에서, 본 발명은 그 사이에 차단층이 배치되어있는 음극 기재 구조를 포함하고 있다. 본 실시예의 차단층은 음극 기재 구조의 열화를 방지하도록 되어있다. 구체적으로, 본 실시예의 차단층은 전계 방출 디스플레이 장치로부터 유래된 전자들에 의한 전자 폭격으로 인해 음극 기재 구조가 열화되는 것을 방지하도록 되어있다.In another embodiment, the present invention includes a cathode substrate structure with a blocking layer disposed therebetween. The blocking layer of this embodiment is intended to prevent deterioration of the negative electrode substrate structure. Specifically, the blocking layer of this embodiment is designed to prevent the negative electrode substrate structure from deteriorating due to electron bombardment by electrons derived from the field emission display device.

다양한 도면들에 설명되어있는 바람직한 실시예들의 하기 상세한 설명을 읽은 당업자에게 본 발명의 이들 및 기타 목적들이 명백해질 것임은 의심의 여지가 없다.There is no doubt that these and other objects of the present invention will become apparent to those skilled in the art upon reading the following detailed description of the preferred embodiments described in the various figures.

이제 본 발명의 바람직한 실시예들에 대해 자세한 참조가 행해질 것이고, 이들 실시예들은 첨부 도면들에서 설명될 것이다. 본 발명을 바람직한 실시예들과 관련하여 설명하지만, 이로인해 본 발명을 이들 실시예들만으로 한정하는 것으로 의도되지 않음을 이해하게 될 것이다. 반대로, 본 발명은 첨부 특허청구범위에 의해 한정되는 발명의 정신 및 범위내에 있게 될 대체물들, 변형물들 및 균등물들을 포함하는 것으로 의도된다. 더욱이, 본 발명의 하기 상세한 설명에는, 본 발명의 전반적인 이해를 위하여 수많은 특정 사항들이 개시되어있다. 그러나, 본 발명은 이들 특정한 사항들 없이도 실행될 수 있음이 당업자에게 명료하게 될 것이다. 다른 실시예들에서는, 본 발명의 측면들을 불필요하게 모호하게 하지 않게 하기 위하여 공지 방법들, 과정들 및 성분들에 대해 상세히 기재하지는 않았다.DETAILED DESCRIPTION Reference will now be made to the preferred embodiments of the present invention, which embodiments will be described in the accompanying drawings. While the invention has been described in connection with the preferred embodiments, it will be understood that it is not intended to limit the invention to these embodiments only. On the contrary, the invention is intended to cover alternatives, modifications and equivalents that would fall within the spirit and scope of the invention as defined by the appended claims. Moreover, in the following detailed description of the invention, numerous specific details are set forth in order to provide a thorough understanding of the invention. However, it will be apparent to those skilled in the art that the present invention may be practiced without these specific details. In other embodiments, well known methods, procedures, and components have not been described in detail in order not to unnecessarily obscure aspects of the present invention.

이제 도 1a를 참조하면, 캡슐화된(encapsulated) 매트릭스의 형성시 본 실시예에 의해 사용되는 첫 번째 단계가 개시되어있다. 더욱 구체적으로, 도 1a는 그 위에 매트릭스 구조(102)가 연결되어있는 평판 디스플레이 장치의 전면판(100)에 대한 사시도를 보여주고 있다. 도 1a의 실시예에서, 매트릭스 구조(102)는 매트릭스 구조(102)의 열(row)과 종열(column)들이 일반적으로 104로서 도시되어있는 인접 서브화소들을 격리(separate)하도록 전면판(100) 상에 위치되어있다. 더불어, 본 실시예에서는, 매트릭스 구조(102)가 폴리이미드 물질로 형성되어있다. 본 실시예에서는 매트릭스 구조(102)가 폴리이미드 물질로 형성되어있다 할지라도, 본 발명은 유해한 오염을 야기할 수도 있는 기타 다양한 매트릭스 형성 물질들의 사용에도 또한 잘 적용된다. 예를 들어, 본 발명은 폴리이미드 이외의 성분들을 포함하는 광민감성 폴리이미드 조성(photosensitive polyimide formulation)으로 구성된 매트릭스 구조의 사용에도 또한 잘 적용된다.Referring now to FIG. 1A, the first step used by this embodiment in the formation of an encapsulated matrix is disclosed. More specifically, FIG. 1A shows a perspective view of the front plate 100 of a flat panel display device having a matrix structure 102 connected thereon. In the embodiment of FIG. 1A, the matrix structure 102 includes a front panel 100 to separate adjacent subpixels whose rows and columns of the matrix structure 102 are generally shown as 104. Located on the In addition, in this embodiment, the matrix structure 102 is formed of a polyimide material. Although the matrix structure 102 is formed of a polyimide material in this embodiment, the present invention is also well applied to the use of various other matrix forming materials that may cause harmful contamination. For example, the present invention also applies well to the use of matrix structures composed of photosensitive polyimide formulations comprising components other than polyimide.

계속하여 도 1a를 참조하면, 매트릭스 구조는 "멀티-레벨(multi-level)" 매트릭스 구조이다. 즉, 매트릭스 구조(102)의 열들은 매트릭스 구조(102)의 종열들과 다른 높이를 가지고 있다. 서브화소 영역들을 더욱 명료하게 보여주기 위하여 그러한 멀티-레벨 매트릭스 구조가 도 1a의 실시예에 도시되어있다. 그러나, 본 발명은 멀티-레벨이 아닌 매트릭스 구조의 사용에도 잘 적용된다. 본 발명의 매트릭스 구조가 종종 블랙 매트릭스로 지칭된다 할지라도, 용어 "블랙(black)"은 매트릭스 구조의 불투명성을 언급하는 것으로 이해하게 될 것이다. 즉, 본 발명은 블랙 이외의 색상을 가지는 것에도 또한 잘 적용된다. 더불어, 하기 설명들은 오염 방지 구조에 의해 캡슐화되어있는 블랙 매트릭스를 구체적으로 언급하고 있다. 그러한 특정한 인용이 하기에서 행해진다 할지라도, 본 발명은 평판 디스플레이 장치의 기타 다양한 물리적 성분들의 사용에도 또한 잘 적용된다. 또한, 본 발명의 몇몇 실시예들이 평판 디스플레이의 화소 및/또는 서브화소 영역들을 한정하기 위한 매트릭스 구조를 언급하고 있다 할지라도, 본 발명은 화소/서브화소 한정 구조가 "매트릭스" 구조가 아닌 실시예에도 또한 잘 적용된다. 따라서, 여기에서의 적용을 위하여, 용어 매트릭스 구조는 구조의 특정한 물리적 형상을 언급하는 것이 아니고 화소 및/또는 서브화소 한정 구조를 언급하는 것이다.With continued reference to FIG. 1A, the matrix structure is a "multi-level" matrix structure. That is, the columns of matrix structure 102 have a different height than the columns of matrix structure 102. Such a multi-level matrix structure is shown in the embodiment of FIG. 1A to show the subpixel regions more clearly. However, the present invention also applies well to the use of non-multi-level matrix structures. Although the matrix structure of the present invention is often referred to as a black matrix, it will be understood that the term "black" refers to the opacity of the matrix structure. That is, the present invention also applies well to having a color other than black. In addition, the following descriptions specifically refer to the black matrix encapsulated by the antifouling structure. Although such specific citations are made below, the present invention also applies well to the use of various other physical components of flat panel display devices. Further, although some embodiments of the present invention refer to a matrix structure for defining pixel and / or subpixel regions of a flat panel display, the present invention is an embodiment in which the pixel / subpixel defining structure is not a "matrix" structure. Also applies well. Thus, for application herein, the term matrix structure does not refer to a particular physical shape of the structure but to pixel and / or subpixel confinement structures.

이제 도 1b를 참조하면, 본 발명의 하나의 실시예에 따라 오염 방지 구조에 의해 캡슐화되어 있도록 구성되어있는 지지 구조(150)의 사시도가 개시되어있다. 매트릭스 구조와 관련하여 하기에서 상세하게 설명될 것처럼, 본 실시예에서 지지 구조(150)는 오염 방지 구조에 의해 캡슐화되어있다. 즉, 오염 방지 구조는 지지 구조(150)내에서 유래된 오염물들이 지지 구조(150)내에 한정되도록 하는 물리적 구조를 가지고 있다. 따라서, 오염 방지 구조는 지지 구조(150)내에서 발생한 오염물들이 지지 구조(150) 밖으로 이동하는 것을 방지하여 준다. 지지 구조(150)내에 오염물을 가두어두는 것과 더불어, 본 발명의 오염 방지 구조는 평판 디스플레이의 음극부로부터 방출된 전자들에 의해 가격되었을 때 오염물들을 탈기시키지 않는다. 지지 구조(150)가 도 1b의 실시예에서는 벽(wall)이라 할지라도, 본 발명은 지지 구조가, 예를 들어, 핀, 볼, 기둥 또는 기타 다양한 지지 구조들로 구성된 실시예에도 또한 잘 적용된다.Referring now to FIG. 1B, a perspective view of a support structure 150 is disclosed that is configured to be encapsulated by an antifouling structure in accordance with one embodiment of the present invention. As will be described in detail below with respect to the matrix structure, in this embodiment the support structure 150 is encapsulated by an antifouling structure. That is, the antifouling structure has a physical structure such that contaminants derived from the support structure 150 are confined within the support structure 150. Thus, the contamination prevention structure prevents contaminants generated in the support structure 150 from moving out of the support structure 150. In addition to contaminating the contaminants in the support structure 150, the antifouling structure of the present invention does not degas the contaminants when charged by electrons emitted from the cathode portion of the flat panel display. Although the support structure 150 is a wall in the embodiment of FIG. 1B, the present invention also applies well to embodiments where the support structure consists of, for example, pins, balls, columns or other various support structures. do.

이제 도 1c를 참조하면, 본 발명의 하나의 실시예에 따라 오염물 방지 구조에 의해 캡슐화되도록 구성되어있는 포커스 구조(focus structure: 160)의 측단면도가 도시되어있다. 매트릭스 구조 실시예와 관련하여 이하에서 상세히 설명될 것처럼, 본 실시예에서, 포커스 구조(160)는 오염 방지 구조에 의해 캡슐화되어있다. 즉, 오염 방지 구조는 포커스 구조(160) 내에서 유래된 오염물들이 포커스 구조(160) 내에 한정되도록 하는 물리적 구조를 가지고 있다. 따라서, 오염 방지 구조는 포커스 구조(160)내에서 발생한 오염물들이 포커스 구조(160) 밖으로 이동하는 것을 방지하여 준다. 포커스 구조(160)내에 오염물들을 한정하는 것 이외에, 본 발명의 오염물 방지 구조는 평판 디스플레이의 음극부로부터 방출된 전자들에 의해 가격될 때 오염물들을 탈기하지 않는다. 도 1c의 실시예에서 포커스 구조(160)가 와플형 구조(waffle-like structure)일지라도, 본 발명은 포커스 구조가 다른 형상을 가지고 있는 실시예에도 또한 잘 적용된다.Referring now to FIG. 1C, a cross-sectional side view of a focus structure 160 is shown that is configured to be encapsulated by a contaminant prevention structure in accordance with one embodiment of the present invention. As will be described in detail below with respect to the matrix structure embodiment, in this embodiment, the focus structure 160 is encapsulated by an antifouling structure. That is, the antifouling structure has a physical structure such that contaminants derived from the focus structure 160 are confined within the focus structure 160. Thus, the contamination prevention structure prevents contaminants generated in the focus structure 160 from moving out of the focus structure 160. In addition to defining contaminants in the focus structure 160, the contaminant prevention structure of the present invention does not degas the contaminants when priced by electrons emitted from the cathode portion of the flat panel display. Although the focus structure 160 in the embodiment of FIG. 1C is a waffle-like structure, the present invention also applies well to embodiments in which the focus structure has a different shape.

다음으로, 도 2를 참조하면, 도 1a의 선 A-A를 따라 취해진 전면판(100) 및 매트릭스 구조(102)의 측단면도가 도시되어있다. 측단면도에는, 간단 명료화를 목적으로 오직 매트릭스 구조(102) 부위만이 도시되어있다. 그러나, 다음 단계들은 매트릭스 구조(102)의 매우 큰 부위상에서 실행되고 도 2에 도시되어있는 매트릭스 구조(102)의 그러한 부위만으로 한정되는 것이 아님을 이해하게 될 것이다. 더불어, 본 발명의 형성에 사용되는 다음 단계들은, 매트릭스로부터의 일부 오염물들을 초기에 청소(purge)하는 데에 예비 베이크-아웃(preliminary bake-out) 단계가 사용되는 접근법에도 또한 잘 적용된다. 베이크-아웃 단계에서, 폴리이미드 매트릭스는 그것을 평판 디스플레이의 밀봉된 진공 분위기내에 놓기 전에 가열된다.Next, referring to FIG. 2, a cross-sectional side view of the faceplate 100 and matrix structure 102 taken along line A-A of FIG. 1A is shown. In the cross-sectional view, only the matrix structure 102 site is shown for the sake of simplicity. However, it will be understood that the following steps are performed on very large portions of the matrix structure 102 and are not limited to those portions of the matrix structure 102 shown in FIG. 2. In addition, the following steps used in the formation of the present invention also apply well to approaches in which a preliminary bake-out step is used to initially purge some contaminants from the matrix. In the bake-out step, the polyimide matrix is heated before placing it in the sealed vacuum atmosphere of the flat panel display.

다시 도 2를 참조하면, 본 발명의 하나의 실시예에서, 오염 방지 구조(106)는 매트릭스 구조(102)를 도포하도록 배치된다. 이 실시예에서, 오염 방지 구조(106)는 실질적으로 비다공성 물질층으로 구성되어있다. 즉, 매트릭스 구조(102)는 매트릭스 구조(102)내에서 유래된 오염물들이 매트릭스 구조(102)내에 한정되도록 하는 물리적 구조를 가지고 있다. 따라서, 오염 방지 구조(106)는 매트릭스 구조(102)내에서 발생한 오염물들이 매트릭스 구조(102) 밖으로 이동하는 것을 방지하여 준다. 매트릭스 구조(102)내로 오염물들을 한정하는 것 이외에, 본 발명의 오염 방지 구조(106)의 물질은 평판 디스플레이의 음극부로부터 방출된 전자들에 의해 가격될 때 오염물들을 탈기하지 않는다.Referring again to FIG. 2, in one embodiment of the present invention, the antifouling structure 106 is arranged to apply the matrix structure 102. In this embodiment, the antifouling structure 106 consists of a substantially nonporous material layer. That is, the matrix structure 102 has a physical structure such that contaminants derived from the matrix structure 102 are confined within the matrix structure 102. Thus, the contamination prevention structure 106 prevents contaminants generated within the matrix structure 102 from moving out of the matrix structure 102. In addition to confining the contaminants into the matrix structure 102, the material of the antifouling structure 106 of the present invention does not degas the contaminants when charged by electrons emitted from the cathode portion of the flat panel display.

다시 도 2를 참조하면, 화살표(108)는 매트릭스 구조(102)내에서 발생한 오염물들의 경로를 표시하여 준다. 이러한 오염물들은, 예를 들어, N2, H2, CH4, CO, CO2, O2및 H2O 와 같은 종류들을 포함한다. 화살표(108)에 의해 도시한 것처럼, 오염 방지 구조(106)는 오염물들이 매트릭스 구조(102)로부터 방출되는 것을 방지하여 준다.Referring again to FIG. 2, arrow 108 indicates the path of contaminants generated within matrix structure 102. Such contaminants include, for example, kinds such as N 2 , H 2 , CH 4 , CO, CO 2 , O 2 and H 2 O. As shown by arrow 108, antifouling structure 106 prevents contaminants from being released from matrix structure 102.

계속하여 도 2를 참조하면, 앞서 설명한 바와 같이, 본 실시예에서, 오염 방지 구조(106)는 실질적으로 비다공성 물질로 구성되어있다. 하나의 실시예에서, 오염 방지 구조(106)의 실질적으로 비다공성 물질은 산화규소(silicon oxide), 금속막(metal film), 고체 무기물(inorganic solid) 등으로 구성된 군에서 선택된다. 본 실시예는 비다공성 오염 방지 구조(106)용으로 알루미늄, 베릴륨(beryllium), 및 화학증착 산화규소와 같은 물질의 사용에도 또한 잘 적용된다. 더욱이, 본 발명은 비다공성 오염 방지 구조(106)의 물질이 대략 섭씨 500 도 이상의 융점을 가지는 고체인 실시예에도 잘 적용된다. 하나의 실시예에서, 실질적으로 비다공성 물질은 화학증착(chemical vapor deposition: CVD), 기화(evaporation), 스퍼터링(sputtering) 또는 기타 수단들에 의해 대략 50 - 500 나노미터의 두께로 매트릭스 구조(102) 위에 배치된다. 그러나, 본 발명은 오염물들을 매트릭스 구조(102)안에 한정하는데 적용되는 기타 다양한 실질적으로 비다공성인 물질들의 사용에도 잘 적용됨을 이해하게 될 것이다. 본 발명은 또한 오염 방지 구조(106)의 두께를 상기 두께 범위보다 크거나 작게 변화시키는 것에도 잘 적용된다.With continued reference to FIG. 2, as described above, in this embodiment, the antifouling structure 106 is comprised substantially of a nonporous material. In one embodiment, the substantially nonporous material of the antifouling structure 106 is selected from the group consisting of silicon oxide, metal film, solid solid, and the like. This embodiment also applies well to the use of materials such as aluminum, beryllium, and chemical vapor deposition silicon oxide for the nonporous antifouling structure 106. Moreover, the present invention applies well to embodiments in which the material of the nonporous antifouling structure 106 is a solid having a melting point of approximately 500 degrees Celsius or more. In one embodiment, the substantially nonporous material may be formed of a matrix structure 102 having a thickness of approximately 50-500 nanometers by chemical vapor deposition (CVD), evaporation, sputtering or other means. ) Is placed above. However, it will be appreciated that the present invention also applies to the use of various other substantially nonporous materials that are applied to contaminants within the matrix structure 102. The invention also applies well to changing the thickness of the antifouling structure 106 to be greater or less than the thickness range.

계속하여 도 2를 참조하면, 본 발명의 하나의 실시예에서, 오염 방지 구조(106)는 전면판(100)으로 향하는 전자들에 의해 관통되는 것을 방지하기에 충분한 두께를 가지고 있다. 그러한 하나의 실시예에서, 오염 방지 구조(106)는 CVD, 기화, 스퍼터링 또는 다른 수단들에 의해 대략 100 내지 500 나노미터의 두께로 매트릭스를 도포하도록 배치되어있는 이산화규소(silicon dioxide)층으로 구성되어있다. 결과적으로, 그러한 실시예는 열적으로 발생한 오염물들을 매트릭스 구조(102) 상에 또는 그 내부에 한정하고, 또한 오염물들이 전기 자극 탈착에 의해 형성되는 것을 방지하여 준다. 즉, 본 실시예는 매트릭스 구조(102)의 전자 폭격과 관련된 주요 유해한 조건을 실질적으로 제거하여 준다. 오염 방지 구조가 전자들에 의한 관통을 방지하여 주는 이러한 실시예에서, 오염 방지 구조는 아래에 놓여있는 성분을 밀폐하도록 밀봉하지는 않는다. 본 실시예에서는 차단층 물질로서 이산화규소가 특정하게 인용되고 있다 할지라도, 하기 나열한 각 실시예들은 Al2O3, CrOX, ZnO, Si3N4, SiO2, TaO5, 산화주석(Tin Oxide), ITO, ZrO2, Y2O3, TiO2, 및 MgO 와 이들 조합들을 차단층 물질로서 사용하는 것에도 또한 잘 적용된다.With continued reference to FIG. 2, in one embodiment of the present invention, the antifouling structure 106 has a thickness sufficient to prevent penetration by electrons directed to the faceplate 100. In one such embodiment, the antifouling structure 106 consists of a layer of silicon dioxide arranged to apply the matrix to a thickness of approximately 100 to 500 nanometers by CVD, vaporization, sputtering or other means. It is. As a result, such an embodiment confines thermally generated contaminants on or within the matrix structure 102 and also prevents contaminants from being formed by electrical stimulus desorption. In other words, the present embodiment substantially eliminates the major harmful conditions associated with the electron bombing of the matrix structure 102. In this embodiment where the antifouling structure prevents penetration by electrons, the antifouling structure does not seal to seal the underlying components. Although silicon dioxide is specifically cited as the barrier layer material in this embodiment, each of the examples listed below is Al 2 O 3 , CrO X , ZnO, Si 3 N 4 , SiO 2 , TaO 5 , tin oxide (Tin). Oxide), ITO, ZrO 2 , Y 2 O 3 , TiO 2 , and MgO and their combinations also apply well to the barrier layer material.

다음으로 도 3을 참조하면, 본 실시예에서, 다층 오염 방지 구조가 매트릭스 구조(102)를 도포하도록 배치되어있다. 이 실시예에서, 다층 오염 방지 구조는 실질적으로 비다공성 물질의 다수의 층들(106, 110)로 구성되어있다. 즉, 매트릭스 구조(102)는 매트릭스 구조(102)내에서 유래된 오염물들이 매트릭스 구조(102)내에 한정되도록 하는 물리적 구조를 가지고 있다. 따라서, 본 다층 오염 방지 구조는 매트릭스 구조(102)내에서 발생한 오염물들이 매트릭스 구조(102) 밖으로 이동하는 것을 방지하여 준다. 오염물들을 매트릭스 구조(102)내에 한정하는 것 이외에, 본 발명의 다층 오염 방지 구조를 구성하는 층들(106, 110)은 평판 디스플레이의 음극부에 의해 방출된 전자들에 의해 가격될 때 오염물들을 탈기하지 않는다.Referring next to FIG. 3, in this embodiment, a multilayer antifouling structure is arranged to apply the matrix structure 102. In this embodiment, the multilayer antifouling structure consists of a plurality of layers 106, 110 of substantially nonporous material. That is, the matrix structure 102 has a physical structure such that contaminants derived from the matrix structure 102 are confined within the matrix structure 102. Thus, the multilayer antifouling structure prevents contaminants generated within the matrix structure 102 from moving out of the matrix structure 102. In addition to confining the contaminants in the matrix structure 102, the layers 106 and 110 constituting the multilayer antifouling structure of the present invention do not degas the contaminants when charged by electrons emitted by the cathode portion of the flat panel display. Do not.

앞서 설명한 실시예에서처럼, 화살표(108)는 매트릭스 구조(102)내에서 발생한 오염물들의 경로를 표시하고 있다. 이러한 오염물들이, 예를 들어, N2, H2, CH4, CO, CO2, O2및 H2O와 같은 종류들을 포함하고 있음을 이해하게 될 것이다. 화살표(108)에 의해 도시한 것처럼, 본 다층 오염 방지 구조는 오염물들이 매트릭스 구조(102)로부터 방출되는 것을 방지하여 준다.As in the embodiment described above, arrow 108 indicates the path of contaminants occurring within matrix structure 102. It will be appreciated that these contaminants include, for example, types such as N 2 , H 2 , CH 4 , CO, CO 2 , O 2 and H 2 O. As shown by arrow 108, the present multilayer antifouling structure prevents contaminants from being released from the matrix structure 102.

계속하여 도 3을 참조하면, 앞서 설명한 바와 같이, 본 실시예에서, 다층 오염 방지 구조는 실질적으로 비다공성 물질의 다수의 층들로 구성되어있다. 하나의 실시예에서, 다층 오염 방지 구조의 실질적으로 비다공성인 물질층들(106, 110)의 적어도 하나는 이산화규소, 금속막, 고체 무기물, Al2O3, CrOX, ZnO, Si3N4, SiO2, TaO5, 산화주석, ITO, ZrO2, Y2O3, TiO2, 및 MgO 및 이들의 조합들 등으로 구성된 군에서 선택된다. 본 실시예는 실질적으로 비다공성인 물질층들(106, 110) 중의 적어도 하나에 대하여 알루미늄, 베릴륨(beryllium), 및 화학증착 산화규소와 같은 물질의 사용에도 또한 잘 적용된다. 더욱이, 본 발명은 비다공성 물질층들의 적어도 하나가 대략 섭씨 500도 이상의 융점을 가지는 고체인 실시예에도 잘 적용된다. 하나의 실시예에서, 층들(106, 110) 중의 적어도 하나는 화학증착(CVD), 기화, 스퍼터링(sputtering) 또는 기타 수단들에 배치된다. 이 실시예에서, 다층 오염 방지 구조는 대략 50 - 500 나노미터의 두께를 가진다. 그러나, 본 발명은 오염물들을 매트릭스 구조(102)안에 한정하는데 적용되는 기타 다양한 실질적으로 비다공성인 물질들의 사용에도 잘 적용됨을 이해하게 될 것이다. 본 발명은 또한 다층 오염 방지 구조의 두께를 상기 두께 범위보다 크거나 작게 변화시키는 것에도 잘 적용된다. 더욱이, 본 발명은 다층 오염 방지 구조를 구성하는 실질적으로 비다공성인 물질의 층수를 변화시키는 것에도 또한 잘 적용된다.Continuing with reference to FIG. 3, as described above, in this embodiment, the multilayer antifouling structure consists of a plurality of layers of substantially nonporous material. In one embodiment, at least one of the substantially nonporous material layers 106, 110 of the multilayer antifouling structure is silicon dioxide, a metal film, a solid inorganic material, Al 2 O 3 , CrO X , ZnO, Si 3 N 4 , SiO 2 , TaO 5 , tin oxide, ITO, ZrO 2 , Y 2 O 3 , TiO 2 , MgO and combinations thereof and the like. This embodiment also applies well to the use of materials such as aluminum, beryllium, and chemical vapor deposition silicon oxide for at least one of the substantially nonporous material layers 106 and 110. Moreover, the invention applies well to embodiments in which at least one of the nonporous material layers is a solid having a melting point of approximately 500 degrees Celsius or more. In one embodiment, at least one of the layers 106, 110 is disposed in chemical vapor deposition (CVD), vaporization, sputtering or other means. In this embodiment, the multilayer antifouling structure has a thickness of approximately 50-500 nanometers. However, it will be appreciated that the present invention also applies to the use of various other substantially nonporous materials that are applied to contaminants within the matrix structure 102. The invention also applies well to varying the thickness of the multilayer antifouling structure above or below the thickness range. Moreover, the present invention also applies well to varying the number of layers of substantially nonporous materials that make up the multilayer antifouling structure.

이 실시예에서, 다층 오염 방지 구조는 전면판(100)으로 향하는 전자들에 의한 관통을 방지하기에 충분한 두께를 가지고 있다. 그러한 실시예에서, 다층 오염 방지 구조는 CVD에 의해 대략 100 - 500 나노미터의 두께로 매트릭스(102)를 도포하도록 배치되어있는 이산화규소층을 포함하고 있다. 결과적으로, 그러한 실시예는 매트릭스 구조(102)내에서 열적으로 발생한 오염물들을 한정하며, 또한 오염물들이 전자 자극 탈착에 의해 형성되는 것을 방지하여 준다. 즉, 본 실시예는 매트릭스 구조(102)의 전자 폭격과 관련된 주요 유해 조건을 실질적으로 제거하여 준다.In this embodiment, the multilayer antifouling structure has a thickness sufficient to prevent penetration by electrons directed to the faceplate 100. In such an embodiment, the multilayer antifouling structure includes a silicon dioxide layer disposed to apply the matrix 102 to a thickness of approximately 100-500 nanometers by CVD. As a result, such an embodiment defines contaminants thermally generated within the matrix structure 102 and also prevents the contaminants from being formed by electron stimulation desorption. That is, the present embodiment substantially eliminates the main harmful conditions associated with the electron bombing of the matrix structure 102.

이제 도 4를 참조하면, 본 실시예에서, 오염 방지 구조(112)는 매트릭스 구조(102)와 전면판(100)의 서브화소 영역들(114)을 도포하도록 배치되어있다. 이 실시예에서, 실질적으로 비다공성인 물질은, 화학증착(CVD), 기화, 스퍼터링 또는 기타 수단들에 의해 대략 50 - 500 나노미터의 두께로 매트릭스 구조(102)와 서브화소 영역들(114) 위에 배치되는 이산화규소 또는 산화인듐주석(indium tin oxide)과 같은 투명성 물질이다. 오염 방지 구조(112)가 서브화소 영역들(114)내로 연장되어있다 할지라도, 서브화소 영역들(114)에서의 이산화규소의 존재가 평판 디스플레이의 형성 또는 작동에 역작용을 일으키지는 않는다. 그러나, 본 발명은, 오염물들을 매트릭스 구조(102)내로 한정하는데 적합하고 평판 디스플레이의 형성 또는작동에 역작용을 일으키지 않는 실질적으로 비다공성인 기타 다양한 물질의 사용에도 잘 적용됨을 이해하게 될 것이다. 본 발명은 또한 오염 방지 구조(112)의 두께를 상기 설명한 두께 이상 또는 이하로 변화시키는 것에도 잘 적용된다.Referring now to FIG. 4, in this embodiment, the contamination prevention structure 112 is arranged to apply the matrix structure 102 and the subpixel regions 114 of the faceplate 100. In this embodiment, the substantially nonporous material is formed of matrix structure 102 and subpixel regions 114 at a thickness of approximately 50-500 nanometers by chemical vapor deposition (CVD), vaporization, sputtering or other means. Transparent material such as silicon dioxide or indium tin oxide disposed thereon. Although the antifouling structure 112 extends into the subpixel regions 114, the presence of silicon dioxide in the subpixel regions 114 does not adversely affect the formation or operation of the flat panel display. However, it will be appreciated that the present invention also applies to the use of a variety of other materials that are suitable for confining contaminants into the matrix structure 102 and that are substantially nonporous that do not adversely affect the formation or operation of flat panel displays. The present invention also applies well to varying the thickness of the antifouling structure 112 above or below the thickness described above.

도 4의 실시예에서, 오염 방지 구조(112)는 전면판(100) 쪽으로 향하는 전자들에 의해 관통되는 것을 방지하기에 충분한 두께를 가진다. 따라서, 앞서 설명한 실시예들에서처럼, 본 실시예는 열적으로 발생한 오염물들을 매트릭스 구조(102)내로 한정하고, 또한 오염물질들이 전자 자극 탈착에 의해 형성되는 것을 방지하여 준다. 즉, 본 실시예는 매트릭스 구조(102)의 전자 폭격과 관련된 주요 유해 조건을 실질적으로 제거하여 준다.In the embodiment of FIG. 4, the antifouling structure 112 has a thickness sufficient to prevent penetration by electrons directed towards the front plate 100. Thus, as in the embodiments described above, this embodiment confines thermally generated contaminants into the matrix structure 102 and also prevents contaminants from being formed by electron stimulation desorption. That is, the present embodiment substantially eliminates the main harmful conditions associated with the electron bombing of the matrix structure 102.

이제 도 5a를 참조하면, 도전성 코팅(116)이 오염 방지 구조(106)를 도포하도록 배치되어있는 본 발명의 또다른 실시예가 도시되어있다(본 실시예는 도전성 코팅(116)이 그 위에 배치되어있는 도 2의 실시예를 보여주고 있다). 본 실시예에서, 도전성 코팅은 바람직하게는 낮은 원자번호 물질로 구성되어있다. 여기서의 적용을 위하여, 낮은 원자번호 물질은 18 이하의 원자번호를 가지는 원소들로 구성되어있는 물질을 지칭한다. 추가적으로, 낮은 원자번호 물질은 높은 원자번호 물질과 비교하여 전자 발산(electron scattering)을 줄이게 될 것이다. 더욱 구체적으로, 하나의 실시예에서, 도전성 코팅(116)은, 예를 들어, 미시간주 포트 휴론의 아체손 콜로이즈(Acheson Colloids)에 의해 제조된 CB800A DAG로 구성되어있다. 또다른 실시예에서, 도전성 코팅(116)은 탄소계 도전성 물질로 구성되어있다. 또다른 실시예에서, 탄소계 도전성 물질층은 도전성 코팅(116)의 수축을 줄이기 위하여 반건조 분무(semi-dry spray)로서 가해진다. 그렇게 할 때, 본 발명은 도전성 코팅(116)의 최종 깊이에 대해 향상된 제어를 가능하게 한다. 그러한 배치방법이 상기에서 인용되고 있다 할지라도, 본 발명은 또한 오염 방지 구조(106) 위에 기타 다양한 도전성 코팅들을 배치하기 위하여 기타 다양한 다른 배치방법들을 사용하는 것에도 또한 잘 적용됨을 이해하게 될 것이다. 예를 들어, 본 발명은 기울임 기화(angled evaporation)에 의해 가해진 알루미늄 코팅의 사용에도 또한 잘 적용된다.Referring now to FIG. 5A, there is shown another embodiment of the present invention in which a conductive coating 116 is disposed to apply an antifouling structure 106 (in this embodiment a conductive coating 116 is disposed thereon). 2 shows the embodiment of FIG. 2). In this embodiment, the conductive coating is preferably composed of a low atomic number material. For application herein, a low atomic number material refers to a material consisting of elements having an atomic number of 18 or less. Additionally, lower atomic number materials will reduce electron scattering compared to higher atomic number materials. More specifically, in one embodiment, the conductive coating 116 is comprised of a CB800A DAG manufactured by Acheson Colloids, for example, Port Huron, Michigan. In another embodiment, conductive coating 116 is comprised of a carbon-based conductive material. In another embodiment, the carbon-based conductive material layer is applied as a semi-dry spray to reduce shrinkage of the conductive coating 116. In so doing, the present invention allows for improved control over the final depth of the conductive coating 116. Although such an arrangement is cited above, it will be appreciated that the present invention also applies well to the use of various other arrangements for disposing various other conductive coatings on the antifouling structure 106. For example, the present invention also applies well to the use of aluminum coatings applied by angled evaporation.

앞서 설명한 바와 같이, 매트릭스 구조(102)의 상단면은 전면판(100)보다도 전계 방출기에 물리적으로 가깝다. 매트릭스 구조(102)의 상단면 위에 도전성 코팅(116)을 가함으로써, 본 실시예는 일정한 전위 표면(constant potential surface)을 제공한다. 일정한 전위 표면을 제공함으로써, 본 실시예는 전위 아크(potential arcing)의 가능성을 줄여준다. 결과적으로, 본 실시예는, 형광체와 위에 놓이는 알루미늄층(도 5a의 실시예에는 아직 배치되어있지 않음)의 순수성(integrity)이 유지되는 것을 보장하도록 도와준다. 추가적으로, 도전성 캡슐층(conductive encapsulating layer)은, 더 두텁게 제작하거나 또는 더 도전성인 물질로 제작함으로써, 형광체 위의 알루미늄층보다 전기적 또는 열적으로 더 도전성으로 만들어질 수 있고, 그로 인해, 전위 아크의 고전류를 채감(carry off)으로써 캡슐화 물질이 국부적 전압 스파크(localized voltage spike)를 손쉽게 방지할 수 있게 하여주고, 발생할 수도 있는 어떠한 아크에 대해서도 물리적으로 더욱 잘 견딜(withstand) 수 있게 하여준다. 또한, 도전성 코팅은 블랙 매트릭스상의 단일층(도 2에서처럼)일 수 있으며, 도시되어있는 것처럼 이중층일 필요는 없다.As described above, the top surface of the matrix structure 102 is physically closer to the field emitter than the front plate 100. By applying a conductive coating 116 over the top surface of the matrix structure 102, this embodiment provides a constant potential surface. By providing a constant dislocation surface, this embodiment reduces the likelihood of potential arcing. As a result, this embodiment helps to ensure that the integrity of the phosphor and the underlying aluminum layer (not yet disposed in the embodiment of FIG. 5A) are maintained. In addition, the conductive encapsulating layer can be made electrically or thermally more conductive than the aluminum layer on the phosphor, by making it thicker or made of a more conductive material, thereby high current of potential arc Carrying off allows the encapsulation material to easily prevent localized voltage spikes and physically better withstand any arcing that may occur. In addition, the conductive coating may be a single layer (as in FIG. 2) on the black matrix, and need not be a bilayer as shown.

이제 도 5b를 참조하면, 도전성 코팅(116)이 다층 오염 방지 구조의 층들(106, 110)을 도포하도록 배치되어있는 본 발명의 또다른 실시예가 도시되어있다(본 실시예는 그 위에 도전성 코팅(116)이 배치되어있는 도 3의 실시예를 도시하고 있다). 본 실시예에서, 도전성 코팅은 바람직하게는 낮은 원자번호 물질, 또는 낮은 원자번호 물질로 주로 이루어진 물질로 구성되어있다. 여기서의 적용을 위하여, 낮은 원자번호 물질은 18 이하의 원자번호를 가진 원소들로 구성된 물질을 지칭한다. 이러한 정의가 여기서 인용되고 있다 할지라도, 본 적용은 도전성 코팅이 낮은 원자번호 물질로 구성되지 않은 실시예에도 또한 잘 적용된다. 더욱 구체적으로, 하나의 실시예에서, 도전성 코팅(116)은, 예를 들어, 미시간주 포트 휴론의 아체손 콜로이즈에 의해 제조된 CB800A DAG로 구성되어있다. 또다른 실시예에서, 도전성 코팅(116)은 탄소계 도전성 물질로 구성되어있다. 또다른 실시예에서, 탄소계 도전성 물질층은 도전성 코팅(116)의 수축을 줄이기 위하여 반건조 분무로써 가해진다. 그렇게 할 때, 본 발명은 도전성 코팅(116)의 최종 깊이에 대한 향상된 제어를 허여한다. 그러한 배치방법들이 상기에서 인용되고 있다 할지라도, 본 발명은 다층 오염 방지 구조의 층들(106, 110) 위에 기타 다양한 다른 도전성 코팅들을 배치하기 위한 기타 다양한 배치방법들의 사용에도 또한 잘 적용된다. 예를 들어, 본 발명은 기울임 기화에 의해 가해지는 알루미늄 코팅의 사용에도 또한 잘 적용된다.Referring now to FIG. 5B, there is shown another embodiment of the present invention in which a conductive coating 116 is disposed to apply layers 106 and 110 of a multilayer antifouling structure (this embodiment illustrates a conductive coating thereon) 3 shows an embodiment of FIG. 3 in which 116 is disposed). In this embodiment, the conductive coating is preferably composed of a low atomic number material, or a material mainly consisting of a low atomic number material. For application herein, a low atomic number material refers to a material composed of elements with atomic numbers of 18 or less. Although this definition is cited here, the present application also applies to embodiments in which the conductive coating is not composed of low atomic number materials. More specifically, in one embodiment, conductive coating 116 is comprised of, for example, a CB800A DAG manufactured by Acehson colloid from Port Huron, Michigan. In another embodiment, conductive coating 116 is comprised of a carbon-based conductive material. In another embodiment, the carbon-based conductive material layer is applied by semi-dry spray to reduce shrinkage of the conductive coating 116. In so doing, the present invention allows for improved control over the final depth of the conductive coating 116. Although such arrangements are cited above, the present invention also applies well to the use of various other arrangements for disposing various other conductive coatings on the layers 106, 110 of the multilayer antifouling structure. For example, the present invention also applies well to the use of aluminum coatings applied by italicization.

앞서 상세히 개시한 이유들로 인해, 본 실시예는 일정한 전위 표면을 제공하며 어떠한 전기적 아크가 일어날 기회들을 줄이게 된다. 결과적으로, 본 실시예는 형광체와 위에 놓인 알루미늄층(도 5b의 실시예에는 아직 배치되어있지 않음)의 순수성이 유지되도록 보장하는 것을 도와준다.For the reasons disclosed in detail above, this embodiment provides a constant dislocation surface and reduces the chances of any electrical arc occurring. As a result, this embodiment helps to ensure that the purity of the phosphor and the underlying aluminum layer (not yet disposed in the embodiment of FIG. 5B) is maintained.

이제 도 5c를 참조하면, 도전성 코팅(116)이 오염 방지 구조(112) 위에 배치되어있는 본 발명의 또다른 실시예가 도시되어있다(본 실시예는 도전성 코팅(116)이 그 위에 배치되어있는 도 4의 실시예를 도시하고 있다). 본 실시예에서, 도전성 코팅은 바람직하게는 낮은 원자번호 물질로 구성되어있다. 더욱 구체적으로, 하나의 실시예에서, 도전성 코팅(116)은, 예를 들어, 미시간주 포트 휴론의 아체손 콜로이즈에 의해 제조된 CB800A DAG로 구성되어있다. 또다른 실시예에서, 도전성 코팅(116)은 탄소계 도전성 물질로 구성되어있다. 또다른 실시예에서, 탄소계 도전성 물질층은 도전성 코팅(116)의 수축을 줄이기 위하여 반건조 분무로써 가해진다. 그렇게 할 때, 본 발명은 도전성 코팅(116)의 최종 깊이에 대한 향상된 제어를 허여한다. 그러한 배치방법들이 상기에서 인용되고 있다 할지라도, 본 발명은 기타 다양한 도전성 코팅들을 오염 방지 구조(112) 위에 배치하기 위한 기타 다양한 배치방법들의 사용에도 또한 잘 적용된다. 예를 들어, 본 발명은 기울임 기화에 의해 가해지는 알루미늄 코팅의 사용에도 또한 잘 적용된다.Referring now to FIG. 5C, there is shown another embodiment of the present invention in which a conductive coating 116 is disposed over an antifouling structure 112 (this embodiment illustrates a diagram in which a conductive coating 116 is disposed thereon). 4 shows an embodiment). In this embodiment, the conductive coating is preferably composed of a low atomic number material. More specifically, in one embodiment, conductive coating 116 is comprised of, for example, a CB800A DAG manufactured by Acehson colloid from Port Huron, Michigan. In another embodiment, conductive coating 116 is comprised of a carbon-based conductive material. In another embodiment, the carbon-based conductive material layer is applied by semi-dry spray to reduce shrinkage of the conductive coating 116. In so doing, the present invention allows for improved control over the final depth of the conductive coating 116. Although such placement methods are cited above, the present invention also applies well to the use of various other placement methods for placing various other conductive coatings on the antifouling structure 112. For example, the present invention also applies well to the use of aluminum coatings applied by italicization.

상기에 상세히 개시되어있는 이유로 인해, 본 실시예는 일정한 전위 표면을 제공하며, 어떠한 전기적 아크가 발생할 기회를 줄여준다. 결과적으로, 본 실시예는 형광체와 위에 놓여있는 알루미늄층(도 5c의 실시예에는 아직 배치되어있지 않음)의 순수성이 유지되도록 보장하는 것을 도와준다.For the reasons disclosed in detail above, this embodiment provides a constant dislocation surface and reduces the chance of any electrical arc occurring. As a result, this embodiment helps to ensure that the purity of the phosphor and the underlying aluminum layer (not yet disposed in the embodiment of FIG. 5C) is maintained.

본 발명의 상기 기재 실시예들은 그와 관련하여 서너개의 실질적인 잇점들을 가지고 있다. 예를 들어, 본 발명은 선행기술의 폴리이미드계 블랙 매트릭스 구조들과 관련된 해로운 갈변(browning) 및 탈기(outgassing)를 일소시켜 준다. 더불어, 오염물들이 매트릭스 구조에 의해 방출되는 것을 방지함으로써, 본 발명은 방면된 오염물들에 의한 전계 방출기들의 코팅을 방지하여 준다. 추가적으로, 폴리이미드를 가격하는 전자들의 수와 에너지를 줄임으로써, 오염물들의 전자 탈착이 줄어든다. 결과적으로, 본 발명은 전계 방출기들의 수명을 연장시킨다. 또다른 추가적인 잇점으로서, 본 발명의 오염 방지 구조는 또한 연속적인 처리 단계들 동안에 잠재적인 손상과 전기적 아크로부터 매트릭스 구조를 보호하여 준다.The above described embodiments of the invention have three or four substantial advantages in this regard. For example, the present invention eliminates the harmful browning and outgassing associated with prior art polyimide based black matrix structures. In addition, by preventing the contaminants from being released by the matrix structure, the present invention prevents the coating of the field emitters by the contaminants released. Additionally, by reducing the number and energy of electrons that strike the polyimide, electron desorption of contaminants is reduced. As a result, the present invention extends the life of field emitters. As another additional advantage, the antifouling structure of the present invention also protects the matrix structure from potential damage and electrical arcs during subsequent processing steps.

다음으로 도 6a를 참조하면, 도 1a의 선 A-A를 따라 취한 전면판(100) 및 매트릭스 구조(102)의 측단면도가 도시되어있다. 상기에서 언급한 바와 같이, 매트릭스 구조(102)는 본 실시예에서 폴리이미드 물질로 형성되어있다. 예를 들어, 본 발명은 유해한 오염을 야기시킬 수도 있는 기타 다양한 매트릭스 형성 물질들을 사용하는 것에도 또한 잘 적용된다. 예를 들어, 본 발명은 폴리이미드 이외의 성분들을 포함하고 있는 광민감성 폴리이미드 조성으로 구성된 매트릭스 구조를 상용하는 것에도 또한 잘 적용된다. 더불어, 본 발명은, 예를 들어, 지지 구조들 및/또는 포커스 구조들과 같은 기타 다양한 물리적 성분들을 사용하는 것에도 또한 잘 적용된다.Referring next to FIG. 6A, a cross-sectional side view of the faceplate 100 and matrix structure 102 taken along line A-A of FIG. 1A is shown. As mentioned above, the matrix structure 102 is formed of a polyimide material in this embodiment. For example, the present invention also applies well to the use of various other matrix forming materials that may cause harmful contamination. For example, the present invention also applies well to the compatibility of matrix structures composed of photosensitive polyimide compositions containing components other than polyimide. In addition, the present invention also applies well to the use of various other physical components such as, for example, support structures and / or focus structures.

계속하여 도 6a를 참조하면, 본 발명의 이 실시예에서, 오염 방지 구조(602)는 매트릭스 구조(102)와 전면판(100)의 서브화소 영역들(114)을 도포하도록 배치되어있다. 오염 방지 구조(602)가 서브화소 또는 화소 영역들(114)내로 확장되어있다 할지라도, 서브화소 또는 화소 영역들(114)내의 투명한 다공성 또는 비다공성 물질의 존재로 인해, 평판 디스플레이의 형성 또는 작동이 역작용을 받는 것은 아니다. 그러나, 본 발명은 오염 방지 구조(602)의 다공성 물질이 서브화소 영역들(114)내로 연장되어있지 않은 실시예에도 잘 적용된다는 것을 이해하게 될 것이다. 이 실시예에서, 오염 방지 구조(106)는 다공성 물질층으로 구성되어있다. 이 실시예에서, 오염 방지 구조(602)를 구성하는 다공성 물질은 평판 디스플레이 내에서 발생한 전자들과 X-선들이 매트릭스 구조(102)를 가격하는 것을 방지하여 준다. 더불어, 본 발명의 오염 방지 구조(602)를 구성하는 물질은 평판 디스플레이 내에서 발생한 전자들 또는 X-선들에 의해 가격될 때 오염물들을 탈기시키지 않는다. 그러한 오염물들이, 예를 들어, N2, H2, CH4, CO, CO2, O2및 H2O와 같은 종류들을 포함하고 있음을 이해하게 될 것이다.With continued reference to FIG. 6A, in this embodiment of the present invention, the antifouling structure 602 is arranged to apply the matrix structure 102 and the subpixel regions 114 of the front plate 100. Although the antifouling structure 602 extends into the subpixel or pixel regions 114, the formation or operation of a flat panel display due to the presence of a transparent porous or nonporous material within the subpixel or pixel regions 114. This is not the opposite. However, it will be appreciated that the present invention applies well to embodiments in which the porous material of the antifouling structure 602 does not extend into the subpixel regions 114. In this embodiment, the antifouling structure 106 is comprised of a layer of porous material. In this embodiment, the porous material constituting the antifouling structure 602 prevents electrons and X-rays generated within the flat panel display from hitting the matrix structure 102. In addition, the materials constituting the antifouling structure 602 of the present invention do not degas contaminants when priced by electrons or X-rays generated in a flat panel display. It will be appreciated that such contaminants include, for example, types such as N 2 , H 2 , CH 4 , CO, CO 2 , O 2 and H 2 O.

계속하여 도 6a를 참조하면, 상기에서 설명한 바와 같이, 본 실시예에서, 오염 방지 구조(602)는 다공성 물질로 구성되어있다. 하나의 실시예에서, 오염 방지 구조(602)의 다공성 물질은 콜로이달 실리카(colloidal silica); 산화규소; 및 화학증착 산화규소로 이루어진 군에서 선택된다. 그러나, 본 발명은, 예를 들어, 규소(silicon), 산화물들(oxides), 질화물들(nitrides), 탄화물들(carbides), 다이아몬드 등과 같은 기타 다양한 다공성 물질들을 사용하는 것에도 또한 잘 적용됨을 이해하게 될 것이다. 또한, 본 발명은 다공성 오염 방지 구조(602)의 물질이 대략섭씨 500 도 이상의 융점을 가진 고체인 실시예에도 잘 적용된다.With continued reference to FIG. 6A, as described above, in this embodiment, the antifouling structure 602 is comprised of a porous material. In one embodiment, the porous material of the antifouling structure 602 may include colloidal silica; Silicon oxide; And chemical vapor deposition silicon oxide. However, it is understood that the invention also applies well to the use of various other porous materials such as, for example, silicon, oxides, nitrides, carbides, diamonds and the like. Will be done. The invention also applies well to embodiments in which the material of the porous antifouling structure 602 is a solid having a melting point of about 500 degrees Celsius or more.

다시 도 6a를 참조하면, 하나의 실시예에서, 다공성 물질은 상압 물리증착(atmospheric pressure vapor deposition: APPVD)에 의해 대략 30 - 1,000 나노미터의 두께로 매트릭스 구조(102) 위에 배치되는 이산화규소이다. 그러나, 본 발명은, 평판 디스플레이 내에서 생성된 전자들 및/또는 X-선들에 의한 전자 및/또는 X-선 투과를 방지하도록 되어있는 기타 다양한 다공성 물질들의 사용에도 잘 적용된다는 것을 이해하게 될 것이다. 본 발명은 다공성 물질층이, 예를 들어, 스퍼터링, e-빔 기화, 분무(spraying) 방법들, 딥-코팅(dip-coating) 방법들 등에 의해 가해지는 실시예에도 또한 잘 적용된다. 본 발명은 또한 오염 방지 구조(602)의 두께가 상기 설명된 범위보다 크거나 작게 변화되는 것에도 또한 잘 적용된다. 더욱 구체적으로, 6 keV에서, 대다수의 전자들은 600 나노미터 이상으로 이산화규소를 관통하지 못하게 될 것이다. 10 keV에서, 대다수의 전자들은 1,000 나노미터 이상으로 이산화규소를 관통하지 못하게 될 것이다. 따라서, 본 실시예에서, 오염 방지 구조(602)를 구성하는 다공성 물질의 깊이는, 매트릭스 구조(102)가 평판 디스플레이 내에서 생성되는 전자들 및/또는 X-선들에 의해 폭격되지 않는 것을 보장하도록 조절된다.Referring again to FIG. 6A, in one embodiment, the porous material is silicon dioxide disposed over matrix structure 102 to a thickness of approximately 30-1,000 nanometers by atmospheric pressure vapor deposition (APPVD). However, it will be appreciated that the invention also applies well to the use of various other porous materials designed to prevent electron and / or X-ray transmission by electrons and / or X-rays generated in a flat panel display. . The invention also applies well to embodiments in which the porous material layer is applied by, for example, sputtering, e-beam vaporization, spraying methods, dip-coating methods and the like. The present invention also applies well to the change in the thickness of the antifouling structure 602 to be greater or less than the range described above. More specifically, at 6 keV, the majority of electrons will not penetrate silicon dioxide beyond 600 nanometers. At 10 keV, the majority of electrons will not penetrate silicon dioxide beyond 1,000 nanometers. Thus, in the present embodiment, the depth of the porous material making up the antifouling structure 602 is such that the matrix structure 102 is not bombarded by electrons and / or X-rays generated in the flat panel display. Adjusted.

다음으로 도 6b를 참조하면, 본 실시예에서, 다층 오염 방지 구조는 매트릭스 구조(102)를 도포하도록 배치되어있다. 이 실시예에서, 다층 오염 방지 구조는 다수의 다공성 물질층들(602, 604)로 구성되어있다. 도 6a의 실시예에서처럼, 본 실시예는 평판 디스플레이내의 전자들 및 X-선들이 매트릭스 구조(102)를 가격하는것을 방지하여 준다. 더불어, 본 발명의 오염 방지 구조를 구성하는 물질은 평판 디스플레이 내에서 생성되는 전자들 또는 X-선들에 의해 가격될 때 오염물들을 탈기시키지 않는다.Referring next to FIG. 6B, in this embodiment, the multilayer antifouling structure is arranged to apply the matrix structure 102. In this embodiment, the multilayer antifouling structure consists of a plurality of porous material layers 602, 604. As in the embodiment of FIG. 6A, this embodiment prevents electrons and X-rays in the flat panel display from hitting the matrix structure 102. In addition, the materials constituting the antifouling structure of the present invention do not degas contaminants when priced by electrons or X-rays generated in a flat panel display.

계속하여 도 6b를 참조하면, 상기에서 설명한 바와 같이, 본 실시예에서, 다층 오염 방지 구조는 다수의 다공성 물질층들로 구성되어있다. 하나의 실시예에서, 다층 오염 방지 구조의 다공성 물질층들(602, 604) 중의 적어도 하나는 콜로이달 실리카; 산화규소; 및 화학증착 산화규소로 이루어진 군에서 선택된다. 그러나, 본 발명은, 예를 들어, 규소, 산화물들, 질화물들, 탄화물들, 흑연, 알루미늄, 다이아몬드 등과 같은 기타 다양한 다공성 물질의 사용에도 또한 잘 적용된다는 것을 이해하게 될 것이다. 더욱이, 본 발명은 다공성 물질층들(602, 604) 중의 적어도 하나가 대략 섭씨 500 도 이상의 융점을 가지는 고체인 실시예에 잘 적용된다.Continuing with reference to FIG. 6B, as described above, in this embodiment, the multilayer antifouling structure consists of a plurality of porous material layers. In one embodiment, at least one of the porous material layers 602, 604 of the multilayer antifouling structure comprises colloidal silica; Silicon oxide; And chemical vapor deposition silicon oxide. However, it will be appreciated that the invention also applies well to the use of various other porous materials such as, for example, silicon, oxides, nitrides, carbides, graphite, aluminum, diamond and the like. Moreover, the present invention applies well to embodiments in which at least one of the porous material layers 602, 604 is a solid having a melting point of approximately 500 degrees Celsius or more.

이제 도 6b를 참조하면, 하나의 실시예에서, 층들(602, 604) 중의 적어도 하나에 대한 다공성 물질은 상압 물리증착(APPVD)에 의해 대략 30 - 1,000 나노미터의 두께로 매트릭스 구조(102) 위에 배치되는 이산화규소이다. 그러나, 본 발명은 평판 디스플레이 내에서 발생하는 전자들 및/또는 X-선들에 의한 전자 및/또는 X-선 관통을 방지하게 되는 기타 다양한 다공성 물질들의 사용에도 잘 적용됨을 이해하게 될 것이다. 본 발명은, 예를 들어, 스퍼터링, e-빔 기화, 분무 방법들, 딥-코팅 방법들 등에 의해 다공성 물질층이 가해지는 실시예에도 또한 잘 적용된다. 본 발명은 또한 오염 방지 구조의 두께를 상기 설명한 두께 이상 또는 이하로 변화시키는 것에도 잘 적용된다. 본 실시예에서, 오염 방지 구조를 구성하는 다공성물질층들(602, 604)의 결합 깊이는 평판 디스플레이 내에서 생성되는 전자들 및/또는 X-선들에 의해 매트릭스 구조(102)가 폭격되지 않는 것을 보장하도록 조절된다.Referring now to FIG. 6B, in one embodiment, the porous material for at least one of the layers 602, 604 is over the matrix structure 102 to a thickness of approximately 30-1,000 nanometers by atmospheric pressure physical vapor deposition (APPVD). Silicon dioxide disposed. However, it will be appreciated that the present invention also applies well to the use of various other porous materials that will prevent electrons and / or X-ray penetration by electrons and / or X-rays occurring in a flat panel display. The invention also applies well to embodiments in which the porous material layer is applied, for example by sputtering, e-beam vaporization, spraying methods, dip-coating methods and the like. The present invention also applies well to varying the thickness of the antifouling structure above or below the thickness described above. In this embodiment, the bonding depth of the porous material layers 602 and 604 constituting the antifouling structure is such that the matrix structure 102 is not bombarded by electrons and / or X-rays generated in the flat panel display. Adjusted to ensure.

이제 도 6c를 참조하면, 도전성 코팅(606)이 오염 방지 구조 위에 배치되어있는 본 발명의 또다른 실시예가 도시되어있다. 본 실시예는 그 위에 도전성 코팅(606)이 배치되어있는 도 6b의 실시예를 도시하고 있다. 그러나, 본 발명은 도전성 코팅(606)이, 예를 들어, 도 6a의 실시예 위에 배치되어있는 실시예에도 잘 적용된다. 본 실시예에서, 도전성 코팅은 바람직하게는 낮은 원자번호 물질로 구성되어있다. 더욱 구체적으로, 하나의 실시예에서, 도전성 코팅(606)은, 예를 들어, 미시간주 포트 휴론의 아체손 콜로이즈에 의해 제조된 CB800A DAG로 구성되어있다. 또다른 실시예에서, 도전성 코팅(606)은 탄소계 도전성 물질로 구성되어있다. 또다른 실시예에서, 탄소계 도전성 물질층은 도전송 코팅(606)의 수축을 줄이기 위하여 반건조 분무로서 가해진다. 그렇게 할 때, 본 발명은 도전성 코팅(606)의 최종 깊이에 대한 향상된 제어를 허여하게 된다. 그러한 배치방법들이 상기에서 인용되고 있다 할지라도, 본 발명은 기타 다양한 도전성 코팅들(예를 들어, 알루미늄)을 오염 방지 구조위에 배치하기 위한 기타 다양한 방법들의 사용에도 또한 잘 적용된다는 것을 이해하게 될 것이다. 추가적으로, 본 실시예에서, 도전성 코팅(606)은 100 - 500 나노미터의 깊이로 배치된다.Referring now to FIG. 6C, another embodiment of the present invention is shown in which a conductive coating 606 is disposed over an antifouling structure. This embodiment illustrates the embodiment of FIG. 6B with a conductive coating 606 disposed thereon. However, the present invention applies well to embodiments in which conductive coating 606 is disposed, for example, over the embodiment of FIG. 6A. In this embodiment, the conductive coating is preferably composed of a low atomic number material. More specifically, in one embodiment, conductive coating 606 is comprised of, for example, a CB800A DAG manufactured by Acehson colloid from Port Huron, Michigan. In another embodiment, conductive coating 606 is comprised of a carbon-based conductive material. In another embodiment, the carbon-based conductive material layer is applied as a semi-dry spray to reduce shrinkage of the conductive coating 606. In so doing, the present invention allows for improved control over the final depth of the conductive coating 606. Although such placement methods are cited above, it will be appreciated that the present invention also applies well to the use of various other methods for placing various other conductive coatings (eg, aluminum) on antifouling structures. . Additionally, in this embodiment, conductive coating 606 is disposed to a depth of 100-500 nanometers.

상기에서 자세히 개시한 이유들로 인해, 본 실시예는 일정한 전위 표면을 제공하며, 어떠한 전기적 아크가 일어날 기회를 줄여준다. 결과적으로, 본 실시예는 형광체와 위에 놓여있는 알루미늄층(도 6c의 실시예에서는 아직 배치되지 않음)의순수성이 유지되게 보장하는 것을 도와준다.For the reasons detailed above, this embodiment provides a constant dislocation surface and reduces the chance of any electrical arc occurring. As a result, this embodiment helps to ensure that the purity of the phosphor and the underlying aluminum layer (not yet disposed in the embodiment of FIG. 6C) is maintained.

다음으로 도 7a를 참조하면, 본 실시예에서, 다층 오염 방지 구조가 매트릭스 구조(102)를 도포하도록 배치되어있다. 이 실시예에서, 다층 오염 방지 구조는 다수의 층들(702, 704)로 구성되어있다. 이 실시예에서, 층(702)은 다공성 물질로 구성되어있는데 반하여, 층(704)은 실질적으로 비다공성 물질층으로 구성되어있다. 도 6a의 실시예에서처럼, 본 실시예는 평판 디스플레이 내에서 생성된 전자들 및 X-선들이 매트릭스 구조(102)를 가격하는 것을 방지하여 준다. 이 실시예는 또한 열적으로 생성된 오염물들을 매트릭스 구조(102) 내로 한정시킨다. 더불어, 본 발명의 오염 방지 구조를 구성하는 물질은 평판 디스플레이 내에서 생성된 전자들 또는 X-선들에 의해 가격될 때 오염물들을 탈기하지는 않는다.Referring next to FIG. 7A, in this embodiment, a multilayer antifouling structure is arranged to apply the matrix structure 102. In this embodiment, the multilayer antifouling structure consists of multiple layers 702 and 704. In this embodiment, layer 702 is comprised of a porous material, while layer 704 is comprised of a substantially nonporous material layer. As in the embodiment of FIG. 6A, this embodiment prevents electrons and X-rays generated in the flat panel display from hitting the matrix structure 102. This embodiment also confines thermally generated contaminants into the matrix structure 102. In addition, the materials constituting the antifouling structure of the present invention do not degas contaminants when priced by electrons or X-rays generated in a flat panel display.

계속하여 도 7a를 참조하면, 상기에서 설명한 것처럼, 본 실시예에서, 다층 오염 방지 구조는 다수의 물질층들로 구성되어있다. 하나의 실시예에서, 다층 오염 방지 구조의 다공성 물질(702)은 콜로이달 실리카; 산화규소; 및 화학증착 산화규소로 이루어진 군에서 선택된다. 그러나, 본 발명은, 예를 들어, 규소, 산화물들, 질화물들, 탄화물들, 다이아몬드 등과 같은 기타 다양한 물질들의 사용에도 또한 매우 적합함을 이해하게 될 것이다. 더욱이, 본 발명은 물질층들(702, 704) 중의 어느 하나가 대략 섭씨 500 도 이상의 융점을 가지는 고체인 실시예에도 잘 적용된다.Continuing with reference to FIG. 7A, as described above, in this embodiment, the multilayer antifouling structure consists of a plurality of material layers. In one embodiment, the porous material 702 of the multilayer antifouling structure comprises colloidal silica; Silicon oxide; And chemical vapor deposition silicon oxide. However, it will be appreciated that the present invention is also very suitable for the use of various other materials such as, for example, silicon, oxides, nitrides, carbides, diamonds and the like. Moreover, the invention applies well to embodiments in which either of the material layers 702 and 704 is a solid having a melting point of approximately 500 degrees Celsius or more.

다시 도 7a를 참조하면, 하나의 실시예에서, 다수의 물질층들이 하기에서와 같이 정의된다. 층(702)은 대략 100 - 1,000 나노미터의 깊이로 배치되어있는 산화인듐주석층으로 구성되어있다. 층(704)은 대략 30 - 1,000 나노미터의 두께로 매트릭스 구조 위에 배치되어있는 산화규소로 구성되어있다. 그러나, 본 발명은 기타 다양한 다공성 및 비다공성 물질들의 사용에도 매우 적합함을 이해하게 될 것이다. 본 발명은 또한, 예를 들어, 스퍼터링, e-빔 기화, 분무 방법들, 딥-코팅 방법들 등에 의해 다공성 물질층이 가해지는 실시예에도 잘 적용된다. 본 발명은 오염 방지 구조의 두께를 상기 설명한 두께 범위 이상 또는 이하로 변화시키는 것에도 또한 잘 적용된다. 본 실시예에서, 오염 방지 구조를 구성하는 물질층들(702, 704)의 결합 두께는 평판 디스플레이 내에서 생성되는 전자들 및/또는 X-선들에 의해 매트릭스 구조(102)가 폭격되지 않는 것을 보장하도록 조절된다.Referring again to FIG. 7A, in one embodiment, multiple material layers are defined as follows. Layer 702 consists of an indium tin oxide layer disposed at a depth of approximately 100-1,000 nanometers. Layer 704 is comprised of silicon oxide disposed over the matrix structure at a thickness of approximately 30-1,000 nanometers. However, it will be appreciated that the present invention is also very suitable for the use of various other porous and nonporous materials. The invention also applies well to embodiments in which the porous material layer is applied, for example by sputtering, e-beam vaporization, spraying methods, dip-coating methods, and the like. The present invention is also well applied to changing the thickness of the antifouling structure to above or below the thickness range described above. In this embodiment, the combined thickness of the material layers 702 and 704 constituting the antifouling structure ensures that the matrix structure 102 is not bombarded by electrons and / or X-rays generated in the flat panel display. To adjust.

이제 도 7b를 참조하면, 도전성 코팅(706)이 오염 방지 구조 위에 배치되어있는 본 발명의 또다른 실시예가 도시되어있다. 본 실시예는 그 위에 도전성 코팅(706)이 배치되어있는 도 7a의 실시예를 도시하고 있다. 구체적으로, 본 실시예에서, 층(702)은 대략 100 - 1,000 나노미터의 깊이로 배치되는 산화인듐주석층으로 구성되어있다. 층(704)은 대략 30 - 1,000 나노미터의 두께로 매트릭스 구조(102) 위에 배치되는 산화규소로 구성되어있다. 이 실시예에서의 층(706)은 대략 30 - 200 나노미터의 깊이로 배치되는 알루미늄층으로 구성되어있다. 본 실시예에서, 도전성 코팅은 바람직하게는 낮은 원자번호 물질로 구성되어있다. 더욱 구체적으로, 하나의 실시예에서, 도전성 코팅(606)은, 예를 들어, 미시간주 포트 휴론의 아체손 콜로이즈에 의해 제조된 CB800A DAG로 구성되어있다. 또다른 실시예에서, 도전성 코팅(606)은 카본계 도전성 물질로 구성되어있다. 또다른 실시예에서, 카본계 도전성 물질층은 도전성 코팅(606)의 수축을 줄이기 위하여 반건조 분무로써 가해진다. 그렇게 할 때, 본 발명은 도전성 코팅(606)의 최종 깊이에 대한 향상된 제어를 허여한다. 그러한 배치방법들이 상기에 인용되고 있다 할지라도, 본 발명은 기타 다양한 도전성 코팅(예를 들어, 알루미늄)을 오염 방지 구조 위에 배치하는 기타 다양한 배치방법들의 사용에도 또한 잘 적용된다.Referring now to FIG. 7B, another embodiment of the present invention is shown in which a conductive coating 706 is disposed over an antifouling structure. This embodiment illustrates the embodiment of FIG. 7A with a conductive coating 706 disposed thereon. Specifically, in this embodiment, layer 702 is comprised of an indium tin oxide layer disposed at a depth of approximately 100-1,000 nanometers. Layer 704 is comprised of silicon oxide disposed over matrix structure 102 to a thickness of approximately 30-1,000 nanometers. Layer 706 in this embodiment consists of a layer of aluminum disposed to a depth of approximately 30-200 nanometers. In this embodiment, the conductive coating is preferably composed of a low atomic number material. More specifically, in one embodiment, conductive coating 606 is comprised of, for example, a CB800A DAG manufactured by Acehson colloid from Port Huron, Michigan. In another embodiment, conductive coating 606 is comprised of a carbon-based conductive material. In another embodiment, the carbon-based conductive material layer is applied by semi-dry spray to reduce shrinkage of the conductive coating 606. In so doing, the present invention allows for improved control over the final depth of the conductive coating 606. Although such placement methods are cited above, the present invention also applies well to the use of various other placement methods for placing various other conductive coatings (eg, aluminum) on top of the antifouling structure.

계속하여 도 7b를 참조하면, 본 실시예에서, 오염 방지 구조는 두 개의 구별되는 물질층들(702, 704)로 구성되어있다. 그러나, 또다른 실시예에서, 오염 방지 구조는 비다공성 물질(예를 들어, 층(702)의 산화인듐주석)이 내부로 스며들어가 있는 다공성 물질층(예를 들어, 산화규소 층(704))으로 구성되어있다. 즉, 본 발명은 실질적으로 비다공성 물질이 내부로 스며들어가 있는 실질적으로 다공성 물질층의 실시예에도 또한 잘 적용된다. 그러한 실시예에서, 실질적으로 다공성 물질층은 상기에서 상세히 설명된 것과 같이 배치되어있다. 추가적으로, 실질적으로 비다공성 물질은, 예를 들어, 스퍼터링, 물리증착 등에 의해 실질적으로 비다공성 물질층 안에 스며들어가 있다. 또한, 본 실시예는 앞서 상세하게 설명한 것처럼 그 위에 도전성 코팅이 배치되어있는 것에도 또한 잘 적용된다.With continued reference to FIG. 7B, in this embodiment, the antifouling structure consists of two distinct material layers 702, 704. However, in another embodiment, the antifouling structure is a porous material layer (e.g., silicon oxide layer 704) impregnated therein with a nonporous material (e.g., indium tin oxide of layer 702). Consists of That is, the present invention also applies well to embodiments of a substantially porous material layer in which a substantially nonporous material is impregnated. In such embodiments, the substantially porous material layer is arranged as described in detail above. In addition, the substantially nonporous material is permeated into the substantially nonporous material layer by, for example, sputtering, physical vapor deposition, or the like. In addition, this embodiment also applies well to the conductive coating disposed thereon as described in detail above.

이제 도 8을 참조하면, 도 1의 선 A-A를 따리 취한 전면판(100)과 매트릭스 구조(102)의 전단면도가 도시되어있다. 앞서 언급한 바와 같이, 매트릭스 구조(102)는 본 실시예에서 폴리이미드 물질로 형성되어있다. 본 발명은 유해한 오염을 야기시킬 수도 있는 기타 다양한 매트릭스 형성 물질의 사용에도 또한 잘 적용된다. 예를 들어, 본 발명은 폴리이미드 이외의 성분들을 포함하는 광민감성폴리이미드 조성으로 구성되어있는 매트릭스 구조의 사용에도 또한 잘 적용된다. 더불어, 본 발명은, 예를 들어, 지지 구조 및/또는 포커스 구조와 같은 기타 다양한 물리적 성분들의 사용에도 또한 잘 적용된다. 이 실시예에서, 오염 방지 구조(802)는 매트릭스 구조(102) 위에 그리고 서브화소 영역들(114)내에 배치되어있다. 오염 방지 구조(802)는 804로 표시되어있는 선택적 광 흡수 성분들(selectively light absorbing components: 예를 들어, 염료 또는 안료)을 더 포함하고 있다. 이러한 실시예에서, 오염 방지 구조(802)는 염료/안료 물질이 도핑되어있는 산화규소로 구성되어있다. 이렇게 할 때, 본 실시예는 반사된 주변 광(reflective ambient light)을 줄임으로써 디스플레이 콘트라스트를 강화시키는 컬러 필터(color filter)를 제공한다. 또한, 본 실시예는 서브화소 영역들(114) 위에 내재하는 오염 방지 구조(802)의 그러한 부위에만 염료/안료가 배치되어있는 것에도 잘 적용된다. 본 발명은 전체 오염 방지 구조(802)에 염료/안료가 배치되어있는 것에도 또한 잘 적용된다.Referring now to FIG. 8, a front cross-sectional view of the faceplate 100 and matrix structure 102 taken along line A-A of FIG. 1 is shown. As mentioned above, the matrix structure 102 is formed of a polyimide material in this embodiment. The present invention also applies well to the use of various other matrix forming materials that may cause harmful contamination. For example, the present invention also applies well to the use of a matrix structure composed of a photosensitive polyimide composition comprising components other than polyimide. In addition, the present invention also applies well to the use of various other physical components such as, for example, support structures and / or focus structures. In this embodiment, the antifouling structure 802 is disposed over the matrix structure 102 and in the subpixel regions 114. The antifouling structure 802 further includes selectively light absorbing components (eg, dyes or pigments), indicated at 804. In this embodiment, the antifouling structure 802 is comprised of silicon oxide doped with a dye / pigment material. In doing so, the present embodiment provides a color filter that enhances the display contrast by reducing the reflective ambient light. In addition, the present embodiment also applies well where the dye / pigment is disposed only at such a portion of the antifouling structure 802 inherent above the subpixel regions 114. The present invention also applies well to the arrangement of dyes / pigments in the overall antifouling structure 802.

앞서 상세히 개시한 이유들로 인해, 본 실시예는 일정한 전위 표면을 제공하며, 어떠한 전기적 아크가 발생할 기회를 줄여준다. 결과적으로, 본 실시예는 형광체들과 위에 놓여있는 알루미늄층(도 7b의 실시예에서는 아직 배치되어있지 않음)의 순수성이 유지되도록 보장하는 것을 돕는다.For the reasons disclosed in detail above, this embodiment provides a constant dislocation surface and reduces the chance of any electrical arc occurring. As a result, this embodiment helps to ensure that the purity of the phosphors and the underlying aluminum layer (not yet disposed in the embodiment of FIG. 7B) is maintained.

따라서, 하나의 실시예에서, 본 발명은 열적 변화를 격을 때 유해하게 탈기되지 않는 매트릭스 구조를 제공한다. 본 발명은 또한 매트릭스 구조가 상기 설명한 요건들을 만족시키고 오염물들의 원치않는 전기 자극 탈착을 줄여주는 실시예를제공한다. 끝으로, 또다른 실시예에서, 본 발명은, 상기 요건들을 만족시키면서, 전위 아크의 가능성을 줄여주는 일정한 전위 표면을 제공함으로써 전면판에 전기적 강직성을 달성하는, 매트릭스 구조를 제공한다. 또한, 본 발명의 도전성 매트릭스 구조는 수많은 유형의 평판 디스플레이에 적용될 수 있음을 이해하게 될 것이다.Thus, in one embodiment, the present invention provides a matrix structure that does not deleteriously deaerator when subjected to thermal changes. The present invention also provides an embodiment in which the matrix structure satisfies the requirements described above and reduces unwanted electrical stimulus detachment of contaminants. Finally, in another embodiment, the present invention provides a matrix structure that achieves electrical stiffness in the faceplate by providing a constant dislocation surface that reduces the likelihood of dislocation arc while meeting the above requirements. It will also be appreciated that the conductive matrix structure of the present invention can be applied to many types of flat panel displays.

이제 도 9를 참조하면, 평판 디스플레이 장치의 보호 전면판 구조(protected faceplate structure: 900)의 측단면도가 도시되어있다. 이 실시예에서, 전면판(100)은 그것의 한쪽 위에 차단층(902)이 배치되어있다. 이 실시예에서, 매트릭스 구조(102)는 지역(114)으로 도시되어있는 형광체 함유 웰(phosphor containing well, 서브화소 영역들로 칭하기도 함)을 한정하고 있다. 작동 중에, 전자들은, 도시되어있지는 않지만, 전계 방출 디스플레이 장치의 음극부에 위치되어있는 전계 방출기로부터 방출된다. 그런 다음, 이들 방출 전자들은, 전위계(potential field)를 사용하여, 형광체 함유 웰(114) 쪽으로 가속된다. 형광체 함유 웰(114)들내의 형광체들은 전자들에 의해 침공을 받을 때 광(빛)을 생성한다. 앞서 언급한 바와 같이, 통상적인 전면판은 전자들에 의한 침공시 열화를 겪게 된다. 그러나, 본 실시예에서, (이하에서 더욱 상세히 논의되는 바와 같이) 차단층(902)은 전자 폭격에 의한 전면판(100)의 열화를 방지하여 준다.Referring now to FIG. 9, a side cross-sectional view of a protected faceplate structure 900 of a flat panel display device is shown. In this embodiment, the faceplate 100 has a blocking layer 902 disposed on one side thereof. In this embodiment, matrix structure 102 defines phosphor containing wells, also referred to as regions 114, also referred to as subpixel regions. During operation, electrons are emitted from the field emitter, although not shown, which are located at the cathode of the field emission display device. These emission electrons are then accelerated toward the phosphor containing well 114 using a potentiometer. Phosphors in the phosphor containing wells 114 generate light (light) when invaded by electrons. As mentioned above, conventional faceplates suffer from degradation upon invasion by electrons. However, in this embodiment, the blocking layer 902 (as discussed in more detail below) prevents deterioration of the front plate 100 by electron bombing.

계속하여 도 9를 참조하면, 본 실시예에서, 차단층(902)은 실질적으로 투명하며 전자-손상 저항성(electron-damage resistant) 물질로 구성되어있다. 본 실시예에서, 차단층(902)은 전계 방출 디스플레이 장치의 형성시 초기 공정 단계들의 하나로서 전면판(100) 위에 배치된다. 즉, 본 실시예의 차단층(902)은 매트릭스(102)의 형성 전 그리고 형광체 함유 웰(114)들의 형성 전에 전면판(100) 위에 배치된다. 그러한 형성 순서가 본 실시예에 특정하게 인용되고 있다 할지라도, 본 발명은 차단층과 전계 방출 디스플레이의 기타 다양한 요소들이 제작되는 순서를 변화시키는 것에 또한 잘 적용된다.With continued reference to FIG. 9, in this embodiment, the blocking layer 902 is substantially transparent and consists of an electron-damage resistant material. In this embodiment, the blocking layer 902 is disposed over the front plate 100 as one of the initial process steps in forming the field emission display device. That is, the blocking layer 902 of this embodiment is disposed on the front plate 100 before the formation of the matrix 102 and before the formation of the phosphor containing wells 114. Although such a forming order is specifically cited in this embodiment, the present invention also applies well to changing the order in which the blocking layer and various other elements of the field emission display are fabricated.

계속하여 도 9를 참조하면, 하나의 실시예에서, 차단층(902)은, 전자들이 전면판(100)을 침공하지 않도록 차단층(902)을 통한 전자들의 실질적인 관통을 방지하게 충분한 두께를 가진다. 구체적으로, 하나의 실시예에서, 차단층(902)은 대략 100 나노미터의 두께를 가지는 이산화규소로 구성되어있다. 그러한 특정한 유형의 물질과 물질의 특정한 두께가 본 실시예에 인용되고 있다 할지라도, 본 발명은 기타 다양한 물질들 및/또는 물질의 다양한(예를 들어, 더 크거나 작은) 두께의 사용에도 잘 적용된다. 또한, 본 실시예에서, 물질 또는 물질들 및 그것의 두께의 조합은, 전면판을 통한 광 투과를 현저하게 줄이지 않으면서, 전면판을 광 폭격 유발 열화로부터 보호하는, 차단층을 제공한다.With continued reference to FIG. 9, in one embodiment, the blocking layer 902 has a thickness sufficient to prevent substantial penetration of electrons through the blocking layer 902 such that the electrons do not invade the faceplate 100. . Specifically, in one embodiment, the blocking layer 902 is comprised of silicon dioxide having a thickness of approximately 100 nanometers. Although such specific types of materials and specific thicknesses of materials are cited in this embodiment, the invention applies well to the use of various other materials and / or various (eg, larger or smaller) thicknesses of the materials. do. Further, in this embodiment, the material or combination of materials and thickness thereof provides a barrier layer that protects the faceplate from light bombardment induced degradation without significantly reducing light transmission through the faceplate.

다시 도 9를 참조하면, 하나의 실시예에서, 전면판(100)에 대한 전자들의 실질적인 침공을 방지하는 것 이외에, 차단층(902)은 전면판(100)으로부터 전계 방출 디스플레이 장치 안으로의 오염물들의 이동을 방지하여 준다. 결과적으로, 전면판(100)은 전계 방출 디스플레이 장치의 민감한 특징들을 손상시킬 수 있는 오염물들의 잠재적인 실제 원천이 더이상 아니다. 따라서, 차단층(902)은 전면판(100)으로서 바람직하고 값싼 나트륨 고함유 유리의 사용을 가능하게 하여 준다. 나트륨 고함유 유리의 나트륨이 종종 전계 방출 디스플레이 장치의 활성 영역 안으로 종종 이동(전자 폭격에 기인함)되는 통상의 전계 방출 디스플레이와는 달리, 본 실시예는 전면판(100)으로부터 전계 방출 디스플레이 장치 안으로 나트륨이 이동하는 것을 방지하여 준다. 또다른 실시예에서, 전면판(100)에 대한 전자들의 실질적인 이동을 방지하여 주는 것 이외에, 그리고 오염물들이 전면판(100)으로부터 전계 방출 디스플레이 안으로 이동하는 것을 방지하여 주는 것 이외에, 차단층(902)은 또한 전기적으로 도전성이다. 그러할 때, 차단층(902)은 전면판(100)으로부터의 과도한 전하(charge)를 흘러나오게(bleed) 하는데 사용될 수 있다.Referring again to FIG. 9, in one embodiment, in addition to preventing substantial invasion of electrons to the faceplate 100, the blocking layer 902 may be used to remove contaminants from the faceplate 100 into the field emission display device. Prevents movement As a result, the faceplate 100 is no longer a potential real source of contaminants that could compromise the sensitive characteristics of the field emission display device. Thus, the barrier layer 902 is preferred as the front plate 100 and allows the use of cheap sodium high content glass. Unlike conventional field emission displays, in which the sodium in the high sodium content glass is often moved into the active area of the field emission display device (due to electron bombardment), the present embodiment is directed from the front panel 100 into the field emission display device. It prevents the movement of sodium. In another embodiment, in addition to preventing substantial movement of electrons to the faceplate 100, and in addition to preventing contaminants from moving from the faceplate 100 into the field emission display, the blocking layer 902. ) Is also electrically conductive. As such, the blocking layer 902 can be used to bleed excess charge from the faceplate 100.

이제 도 10을 참조하면, 전계 방출 디스플레이 장치의 보호 음극 기재의 측단면도가 도시되어있다. 이 실시예에서, 음극 기재(1001)는 그것의 한쪽 위에 차단층(1002)이 배치되어있다. 이 실시예에서, 1004로 표시되어있는 전계 방출기들은 음극 기재(1001) 위에 그리고 포커스 구조(160) 사이에 배치되어있는 것으로 되어있다. 작동 중에, 전자들은 전계 방출기(1004)들로부터 방출된다. 그런 다음, 이들 방출 전자들은, 전위계를 사용하여, 형광체 함유 웰(도시하지 않음)들 쪽으로 가속된다. 형광체 함유 웰들 내의 형광체들은 전자들에 의해 침공받을 때 광을 생성한다. 앞서 설명한 바와 같이, 통상적인 음극 기재는, 예를 들어, 스캐터링을 통해 음극 기재에 충격을 가하는 전자들에 의해 침공될 때 열화를 겪게 된다. 그러나, 본 실시예에서, (하기에서 더욱 상세히 논의되는 바와 같이) 차단층(102)은 전자 폭격에 의한 음극 기재의 열화를 방지하여 준다.Referring now to FIG. 10, a cross-sectional side view of a protective cathode substrate of a field emission display device is shown. In this embodiment, the negative electrode substrate 1001 has a blocking layer 1002 disposed on one side thereof. In this embodiment, the field emitters labeled 1004 are supposed to be disposed above the cathode substrate 1001 and between the focus structure 160. In operation, electrons are emitted from field emitters 1004. These emission electrons are then accelerated toward phosphor containing wells (not shown) using an electrometer. Phosphors in phosphor containing wells produce light when invaded by electrons. As described above, conventional negative electrode substrates suffer from degradation when invaded by electrons that impact the negative electrode substrate, for example, through scattering. However, in this embodiment, the blocking layer 102 (as discussed in more detail below) prevents deterioration of the negative electrode substrate by electron bombing.

계속하여, 도 10을 참조하면, 본 실시예에서, 차단층(1002)은 실질적으로 투명하고 전자-손상 저항성 물질로 구성되어있다. 본 실시예에서, 차단층(1002)은,전계 방출 디스플레이 장치의 형성시 수행되는 초기 공정 단계들 중의 하나로서, 음극 기재(1001) 위에 배치된다. 즉, 본 실시예의 차단층(1002)은 매트릭스 전계 방출기(1004)의 형성 이전 및 포커스 구조(160)의 형성 이전에 음극 기재(100) 위에 배치된다. 그러한 형성 순서가 본 실시예에 특정하게 인용되고 있다 할지라도, 본 발명은 차단층과 전계 방출 디스플레이의 기타 다양한 요소들이 제작되는 순서를 변화시키는 것에도 또한 잘 적용된다.Continuing to refer to FIG. 10, in this embodiment, the blocking layer 1002 is substantially transparent and consists of an electron-damage resistant material. In this embodiment, the blocking layer 1002 is disposed on the negative electrode substrate 1001 as one of the initial process steps performed in forming the field emission display device. That is, the blocking layer 1002 of the present embodiment is disposed over the cathode substrate 100 before the formation of the matrix field emitter 1004 and before the formation of the focus structure 160. Although such a forming order is specifically cited in this embodiment, the present invention also applies well to changing the order in which the blocking layer and various other elements of the field emission display are fabricated.

계속하여 도 10을 참조하면, 하나의 실시예에서, 차단층(1002)은, 전자들이 음극 기재(1001)를 침공하지 않도록, 차단층(1002)을 통한 전자들의 실질적인 관통을 방지하기에 충분한 두께를 가지고 있다. 구체적으로, 하나의 실시예에서, 차단층(1002)은 대략 100 나노미터의 두께를 가진 이산화규소로 구성되어있다. 그러한 특정한 유형의 물질 및 물질의 두께가 본 실시예에서 인용되고 있다 할지라도, 본 발명은 기타 다양한 물질 및/또는 물질의 다양한(예를 들어, 더 크거나 작은) 두께의 사용에도 잘 적용된다.With continued reference to FIG. 10, in one embodiment, the blocking layer 1002 is thick enough to prevent substantial penetration of electrons through the blocking layer 1002 such that the electrons do not invade the negative electrode substrate 1001. Have Specifically, in one embodiment, the blocking layer 1002 is comprised of silicon dioxide with a thickness of approximately 100 nanometers. Although such specific types of materials and thicknesses of materials are cited in this example, the invention applies well to the use of various other (eg, larger or smaller) thicknesses of various other materials and / or materials.

다시 도 10을 참조하면, 하나의 실시예에서, 음극 기재(1001)에 대한 전자들의 실질적인 침공을 방지하여 주는 것 이외에, 차단층(1002)은 오염물들이 음극 기재(1001)로부터 전계 방출 디스플레이 장치 안으로 이동하는 것을 방지하여 준다. 결과적으로, 음극 기재(1001)는 전계 방출 디스플레이 장치의 민감한 요소들을 손상시킬 수 있는 오염물들의 잠재적인 실제 원천이 더이상 아니다. 따라서, 차단층(1002)은 음극 기재(1001)로서 바람직하고 값싼 나트륨 고함유 유리 기재의 사용을 가능하게 하여 준다. 나트륨 고함유 유리의 나트륨이 전계 방출 디스플레이 장치의 활성 영역 안으로 종종 이동(전자 폭격에 기인함)되는 통상의 전계 방출 디스플레이와는 달리, 본 실시예는 나트륨이 음극 기재(1001)로부터 전계 방출 디스플레이 장치 안으로 이동하는 것을 방지하여 준다. 또다른 실시예에서, 음극 기재(1001)에 대해 전자들의 실질적인 침공을 방지하여 주는 것 이외에, 그리고 오염물들이 음극 기재(1001)로부터 전계 방출 디스플레이 장치 안으로 이동하는 것을 방지하여 주는 것 이외에, 차단층(1002)은 또한 전기적으로 도전성이다. 그러할 때, 차단층(1002)은 음극 기재(1001)로부터의 과도한 전하를 흘러보내는데 사용될 수 있다.Referring back to FIG. 10, in one embodiment, in addition to preventing substantial invasion of electrons to the negative electrode substrate 1001, the blocking layer 1002 may be used to prevent contaminants from the negative electrode substrate 1001 into the field emission display device. It prevents you from moving. As a result, the negative electrode substrate 1001 is no longer a potential real source of contaminants that can damage the sensitive elements of the field emission display device. Thus, the barrier layer 1002 is suitable as the negative electrode substrate 1001 and allows the use of a cheap sodium high content glass substrate. Unlike conventional field emission displays in which sodium in a high sodium content glass is often moved into the active area of the field emission display device (due to electron bombardment), this embodiment shows that sodium is released from the cathode substrate 1001. To prevent it from moving inside. In another embodiment, in addition to preventing substantial invasion of electrons to the negative electrode substrate 1001, and in addition to preventing contaminants from moving from the negative electrode substrate 1001 into the field emission display device ( 1002) is also electrically conductive. As such, the blocking layer 1002 can be used to flow excess charge from the negative electrode substrate 1001.

이제 도 11을 참조하면, 본 발명의 하나의 실시예에 따라 수행되는 단계들의 흐름도(110)가 도시되어있다. 이제, 도 9 및 10과 관련하여 상기에서 설명한 바와 같이, 본 실시예는 전계 방출 디스플레이 장치의 기재 구조(substrate structure)를 보호하기 위한 방법을 설명한다. 구체적으로, 하나의 실시예에서, 본 발명은, 단계(1102)에서, 전계 방출 디스플레이 장치의 기재 구조를 제공하는 것을 포함한다. 그러한 기재 구조는, 예를 들어, 도 9의 전면판(9)이나 도 10의 음극 기재(1001)를 포함한다. 또한, 본 발명은 하나의 실시예에서 전계 방출 디스플레이 장치용으로 나트륨 고함유 유리 기재 구조의 사용을 가능하게 한다.Referring now to FIG. 11, shown is a flow diagram 110 of steps performed in accordance with one embodiment of the present invention. Now, as described above in connection with FIGS. 9 and 10, this embodiment describes a method for protecting the substrate structure of a field emission display device. Specifically, in one embodiment, the present invention includes, at step 1102, providing a substrate structure of the field emission display device. Such a substrate structure includes, for example, the front plate 9 of FIG. 9 or the negative electrode substrate 1001 of FIG. 10. In addition, the present invention enables the use of a high sodium content glass substrate structure for field emission display devices in one embodiment.

다음으로, 단계(1104)에서, 본 실시예는 기재 구조 위에 차단층을 배치하는 것을 인용하며, 여기서 차단층은 전자들의 폭격으로 인한 기재 구조의 열화를 방지하도록 구성되어있다. 앞서 설명한 바와 같이, 하나의 실시예에서, 차단층(1002)은 그것을 통한 전자들의 실질적인 관통을 방지하기에 충분한 두께(예를 들어, 100나노미터)를 가진 실질적으로 투명하고 전자-손상 저항 물질(예를 들어, 이산화규소, Al2O3, CrOX, ZnO, Si3N4, SiO2, TaO5, 산화주석, ITO, ZrO2, Y2O3, TiO2, 및 MgO 와 이들의 조합들 등)로 구성되어있다. 또한, 하나의 실시예에서, 차단층은 오염물들이 기재로부터 활성 영역 안으로 이동하는 것을 방지하여 준다. 또다른 실시예에서, 차단층은 도전성이어서, 기재 구조로부터의 과도한 전하를 흘려보내는데 사용될 수 있다.Next, at step 1104, the present embodiment refers to placing a blocking layer over the substrate structure, where the blocking layer is configured to prevent degradation of the substrate structure due to bombardment of electrons. As described above, in one embodiment, the blocking layer 1002 is a substantially transparent and electron-damage resistant material having a thickness (eg, 100 nanometers) sufficient to prevent substantial penetration of electrons therethrough ( For example, silicon dioxide, Al 2 O 3 , CrO X , ZnO, Si 3 N 4 , SiO 2 , TaO 5 , tin oxide, ITO, ZrO 2 , Y 2 O 3 , TiO 2 , and MgO and combinations thereof S). In addition, in one embodiment, the barrier layer prevents contaminants from moving from the substrate into the active region. In another embodiment, the blocking layer is conductive and can be used to direct excess charge from the substrate structure.

본 발명의 특정 실시예들에 대한 상기 기재들은 설명 및 기재를 목적으로 제공되었다. 이들은 유일적이거나 개시되어있는 상세한 형태들로 본 발명을 한정하는 것으로 의도되지 않으며, 많은 변형들과 변화들이 상기 교시로부터 분명히 가능하다. 실시예들은 본 발명의 원리들과 그것의 실질적인 응용을 최대한 설명하기 위하여 선택되고 기재되었고, 그로인해 당업자들이, 기획된 특정 용도로 구성된 다양한 변형을 가지고, 본 발명과 다양한 실시예들을 실시하는 것을 가능하게 한다. 본 발명의 범주는 첨부 특허청구범위와 그것의 균등물에 의해 정의되는 것으로 의도된다.The foregoing descriptions of specific embodiments of the present invention have been presented for purposes of illustration and description. They are not intended to limit the invention to the only forms disclosed or disclosed, and many variations and modifications are clearly possible from the above teachings. The embodiments have been selected and described in order to best explain the principles of the present invention and its practical application, thereby enabling those skilled in the art to practice the present invention and various embodiments with various modifications configured for the specific intended purpose. Let's do it. It is intended that the scope of the invention be defined by the claims appended hereto and their equivalents.

Claims (27)

a) 전면판(faceplate)의 한쪽 위에 형광체 함유 웰(phosphor containing well)들이 배치되어있는, 전계 방출 디스플레이 장치의 전면판 수단; 및a) front panel means of a field emission display device, wherein phosphor containing wells are disposed on one side of the faceplate; And b) 상기 형광체 함유 웰들 쪽으로 향하는 전자들에 의한 전자 폭격으로 인해 상기 전면판이 열화(degradation)되는 것을 방지하도록 되어있는, 상기 전면판의 상기 한쪽 방향에 배치되어있는 차단층;b) a blocking layer disposed in said one direction of said faceplate, adapted to prevent deterioration of said faceplate due to electron bombardment by electrons directed towards said phosphor containing wells; 을 포함하는 것으로 구성되어있는, 전계 방출 디스플레이 장치의 보호 전면판 구조(protected faceplate structure).A protected faceplate structure of a field emission display device, comprising: a protected faceplate structure. a) 음극 구조(cathode structure)의 한쪽 위에 전자 방출 구조(electron emitting structure)들이 배치되어있는, 전계 방출 디스플레이 장치의 음극 기재(cathode substrate) 수단; 및a) cathode substrate means of a field emission display device, wherein electron emitting structures are disposed on one side of the cathode structure; And b) 상기 전자 방출 구조로부터 유래된 전자들에 의한 전자 폭격으로 인해 상기 음극 기재가 열화되는 것을 방지하도록 되어있는, 상기 전면판의 상기 한쪽 방향에 배치되어있는 차단층;b) a barrier layer disposed in said one direction of said front plate, adapted to prevent deterioration of said negative electrode substrate due to electron bombardment by electrons derived from said electron emitting structure; 을 포함하는 것으로 구성되어있는, 전계 방출 디스플레이 장치의 보호 음극 기재 구조(protected cathode substrate structure).A protected cathode substrate structure of a field emission display device, comprising: a protected cathode substrate structure. 제 1 항 또는 제 2 항에 있어서, 상기 차단층은 실질적으로 투명하고 전자-손상 저항 물질(electron-damage resistant material)로 구성되어있는 구조.The structure of claim 1 or 2, wherein the barrier layer is substantially transparent and consists of an electron-damage resistant material. 제 1 항 또는 제 2 항에 있어서, 상기 차단층은, 상기 전자들이 상기 수단들을 침공하지 않도록, 상기 전자들의 상기 차단층을 통한 실질적인 관통을 방지하게 충분한 두께를 가지는 구조.3. The structure of claim 1 or 2, wherein the blocking layer has a thickness sufficient to prevent substantial penetration of the electrons through the blocking layer such that the electrons do not invade the means. 제 1 항 또는 제 2 항에 있어서, 상기 차단층은, 이산화규소, Al2O3, CrOX, ZnO, Si3N4, SiO2, TaO5, 산화주석, ITO, ZrO2, Y2O3, TiO2, 및 MgO 와 이들의 조합들로 이루어진 군에서 선택되는 구조.The method of claim 1 or 2, wherein the barrier layer is silicon dioxide, Al 2 O 3 , CrO X , ZnO, Si 3 N 4 , SiO 2 , TaO 5 , tin oxide, ITO, ZrO 2 , Y 2 O 3 , TiO 2 , and MgO and combinations thereof. 제 5 항에 있어서, 상기 차단층은 대략 100 나노미터의 두께를 가지는 구조.6. The structure of claim 5, wherein the barrier layer has a thickness of approximately 100 nanometers. 제 1 항 또는 제 2 항에 있어서, 상기 차단층은 상기 수단들로부터 상기 전계 방출 디스플레이 장치 안으로 오염물들이 이동하는 것을 방지하여 주는 구조,The structure of claim 1, wherein the blocking layer prevents contaminants from moving from the means into the field emission display device. 제 3 항에 있어서, 상기 차단층은 상기 수단들로부터 상기 전계 방출 디스플레이 장치 안으로 나트륨이 이동하는 것을 방지하여 주는 구조.4. The structure of claim 3, wherein the blocking layer prevents sodium from moving from the means into the field emission display device. 제 1 항 또는 제 2 항에 있어서, 상기 차단층은 전기적으로 도전성인 구조.The structure of claim 1, wherein the barrier layer is electrically conductive. 제 1 항에 있어서, 상기 차단층은 선택적 광 흡수 성분을 포함하고 있는 구조.The structure of claim 1, wherein the blocking layer comprises an optional light absorbing component. 제 10 항에 있어서, 상기 선택적 광 흡수 성분은 염료들과 안료들로 이루어진 군에서 선택되는 방법.The method of claim 10 wherein said selective light absorbing component is selected from the group consisting of dyes and pigments. 제 10 항에 있어서, 상기 전면판의 각각의 서브화소(subpixel)는 서로다른 선택적 광 흡수 성분을 포함하고 있는 구조.11. The structure of claim 10, wherein each subpixel of the faceplate comprises different selective light absorbing components. a) 전계 방출 디스플레이 장치의 기재 구조를 제공하는 단계; 및a) providing a substrate structure of the field emission display device; And b) 전자들에 의한 폭격으로 인해 상기 기재 구조가 열화되는 것을 방지하도록 되어있는 차단층을 상기 기재 구조 위에 배치하는 단계;b) disposing a barrier layer over the substrate structure adapted to prevent the substrate structure from deteriorating due to bombardment by electrons; 를 포함하는 것으로 구성되어있는, 전계 방출 디스플레이 장치의 기재 구조를 보호하는 방법.A method of protecting a substrate structure of a field emission display device, the method comprising: a. 제 13 항에 있어서, 상기 기재 구조는 상기 전계 방출 디스플레이 장치의 전면판을 포함하는 것으로 구성되어있는, 전계 방출 디스플레이 장치의 기재 구조를 보호하는 방법.The method of claim 13, wherein the substrate structure comprises a front plate of the field emission display device. 제 13 항에 있어서, 상기 기재 구조는 상기 전계 방출 디스플레이 장치의 음극 기재를 포함하는 것으로 구성되어있는, 전계 방출 디스플레이 장치의 기재 구조를 보호하는 방법.15. The method of claim 13, wherein the substrate structure comprises a negative substrate of the field emission display device. 제 13 항에 있어서, 단계 a)는 상기 전계 방출 디스플레이 장치용 나트륨 고함유 유리(high-sodium glass) 기재 구조를 제공하는 것을 포함하는 것으로 구성되어있는, 전계 방출 디스플레이 장치의 기재 구조를 보호하는 방법.15. The method of claim 13, wherein step a) comprises providing a sodium high-sodium glass substrate structure for the field emission display device. . 제 13 항에 있어서, 단계 b)는, 실질적으로 투명하고 전자-손상 저항 물질로 구성된 차단층을 상기 기재 구조 위에 배치하는 것을 포함하는 것으로 구성되어있는, 전계 방출 디스플레이 장치의 기재 구조를 보호하는 방법.The method of claim 13, wherein step b) comprises disposing a blocking layer substantially transparent and composed of an electron-damage resistant material over the substrate structure. . 제 13 항에 있어서, 단계 b)는, 상기 차단층을 통한 상기 전자들의 실질적인 관통을 방지하기에 충분한 두께를 가지도록 상기 차단층을 상기 기재 구조 위에 배치하는 것을 포함하는 것으로 구성되어있는, 전계 방출 디스플레이 장치의 기재 구조를 보호하는 방법.14. The field emission of claim 13, wherein step b) comprises disposing the blocking layer over the substrate structure to have a thickness sufficient to prevent substantial penetration of the electrons through the blocking layer. A method of protecting the substrate structure of a display device. 제 13 항에 있어서, 단계 b)는, 이산화규소, Al2O3, CrOX, ZnO, Si3N4, SiO2, TaO5, 산화주석, ITO, ZrO2, Y2O3, TiO2, 및 MgO 와 이들의 조합들로 이루어진 군에서 선택된 차단층을 상기 기재 구조 위에 배치하는 것을 포함하는 것으로 구성되어있는, 전계 방출 디스플레이 장치의 기재 구조를 보호하는 방법.The method of claim 13, wherein step b) comprises: silicon dioxide, Al 2 O 3 , CrO X , ZnO, Si 3 N 4 , SiO 2 , TaO 5 , tin oxide, ITO, ZrO 2 , Y 2 O 3 , TiO 2 And disposing a barrier layer selected from the group consisting of MgO and combinations thereof over the substrate structure. 제 19 항에 있어서, 단계 b)는, 상기 차단층을 대략 100 나노미터의 두께로 상기 기재 구조 위에 배치하는 것을 포함하는 것으로 구성되어있는, 전계 방출 디스플레이 장치의 기재 구조를 보호하는 방법.20. The method of claim 19, wherein step b) comprises disposing the barrier layer over the substrate structure at a thickness of approximately 100 nanometers. 제 13 항에 있어서, 단계 b)는, 상기 기재 구조로부터 상기 전계 방출 디스플레이 장치 안으로 오염물들이 이동하는 것을 방지하여 주는 상기 차단층을 상기 기재 구조 위에 배치하는 것을 포함하는 것으로 구성되어있는, 전계 방출 디스플레이 장치의 기재 구조를 포함하는 방법.14. The field emission display of claim 13, wherein step b) comprises disposing the barrier layer over the substrate structure that prevents contaminants from moving from the substrate structure into the field emission display device. A method comprising a substrate structure of a device. 제 13 항에 있어서, 단계 b)는, 상기 기재 구조로부터 상기 전계 방출 디스플레이 장치 안으로 나트륨이 이동하는 것을 방지하여 주는 상기 차단층을 상기 기재 구조 위에 배치하는 것을 포함하는 것으로 구성되어있는, 전계 방출 디스플레이 장치의 기재 구조를 포함하는 방법.14. The field emission display of claim 13, wherein step b) comprises disposing the barrier layer over the substrate structure to prevent sodium from moving from the substrate structure into the field emission display device. A method comprising a substrate structure of a device. 제 13 항에 있어서, 단계 b)는 전기적으로 도전성인 차단층을 상기 기재 구조 위에 배치하는 것을 포함하는 것으로 구성되어있는, 전계 방출 디스플레이 장치의 기재 구조를 포함하는 방법.The method of claim 13, wherein step b) comprises disposing an electrically conductive blocking layer over the substrate structure. 제 13 항에 있어서, 상기 차단층은 선택적 광 흡수 성분을 포함하고 있는, 전계 방출 디스플레이 장치의 기재 구조를 포함하는 방법.The method of claim 13, wherein the blocking layer comprises a substrate structure of a field emission display device. 제 24 항에 있어서, 상기 선택적 광 흡수 성분은 염료들과 안료들로 이루어진 군에서 선택되는, 전계 방출 디스플레이 장치의 기재 구조를 포함하는 방법.25. The method of claim 24, wherein the optional light absorbing component is selected from the group consisting of dyes and pigments. 제 24 항에 있어서, 상기 전면판의 각각의 서브화소는 서로다른 선택적 광 흡수 성분을 포함하고 있는, 전계 방출 디스플레이 장치의 기재 구조를 포함하는 방법.25. The method of claim 24, wherein each subpixel of the faceplate comprises a substrate structure of a field emission display device comprising different selective light absorbing components. 제 1 항 또는 제 2 항에 있어서, 상기 수단은 나트륨 고함유 유리 기재로 구성되어있는 구조.The structure according to claim 1 or 2, wherein the means consists of a high sodium content glass substrate.
KR1020037001164A 2000-07-28 2001-07-27 Protected structure of flat panel display KR100845433B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/627,355 2000-07-28
US09/627,355 US7002287B1 (en) 1998-05-29 2000-07-28 Protected substrate structure for a field emission display device
PCT/US2001/023814 WO2002011169A1 (en) 2000-07-28 2001-07-27 Protected structure of flat panel display

Publications (2)

Publication Number Publication Date
KR20030061779A true KR20030061779A (en) 2003-07-22
KR100845433B1 KR100845433B1 (en) 2008-07-10

Family

ID=24514309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037001164A KR100845433B1 (en) 2000-07-28 2001-07-27 Protected structure of flat panel display

Country Status (6)

Country Link
EP (1) EP1316099A4 (en)
JP (1) JP2004505427A (en)
KR (1) KR100845433B1 (en)
AU (1) AU2001280872A1 (en)
TW (1) TWI270911B (en)
WO (1) WO2002011169A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008103438A1 (en) * 2007-02-24 2008-08-28 E. I. Du Pont De Nemours And Company Field emission device with anode coating

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525861A (en) * 1993-04-30 1996-06-11 Canon Kabushiki Kaisha Display apparatus having first and second internal spaces
JPH0729531A (en) * 1993-07-12 1995-01-31 Futaba Corp Fluorescent character display tube
US5453659A (en) * 1994-06-10 1995-09-26 Texas Instruments Incorporated Anode plate for flat panel display having integrated getter
KR970008262A (en) * 1995-07-04 1997-02-24 이우복 Spacer of field emission display device and vacuum package method using same
US5689151A (en) * 1995-08-11 1997-11-18 Texas Instruments Incorporated Anode plate for flat panel display having integrated getter
US6046539A (en) * 1997-04-29 2000-04-04 Candescent Technologies Corporation Use of sacrificial masking layer and backside exposure in forming openings that typically receive light-emissive material
US5982082A (en) * 1997-05-06 1999-11-09 St. Clair Intellectual Property Consultants, Inc. Field emission display devices
JPH10321123A (en) * 1997-05-15 1998-12-04 Pioneer Electron Corp Electron emission device and display apparatus using it
US6215241B1 (en) * 1998-05-29 2001-04-10 Candescent Technologies Corporation Flat panel display with encapsulated matrix structure
JP2000149836A (en) * 1998-11-12 2000-05-30 Toppan Printing Co Ltd Anode substrate for electric field emission type display and manufacture thereof
JP2000195449A (en) * 1998-12-28 2000-07-14 Canon Inc Image forming device and its manufacturing/driving method

Also Published As

Publication number Publication date
EP1316099A1 (en) 2003-06-04
EP1316099A4 (en) 2005-12-21
AU2001280872A1 (en) 2002-02-13
JP2004505427A (en) 2004-02-19
WO2002011169A1 (en) 2002-02-07
KR100845433B1 (en) 2008-07-10
TWI270911B (en) 2007-01-11

Similar Documents

Publication Publication Date Title
US6853129B1 (en) Protected substrate structure for a field emission display device
US6127774A (en) Field emission display devices
EP1082744B1 (en) Display with encapsulated matrix structure
US5773927A (en) Field emission display device with focusing electrodes at the anode and method for constructing same
US6987352B2 (en) Method of preventing junction leakage in field emission devices
US6353286B1 (en) Field emission display having a multi-layered barrier structure
CN1722352A (en) Electron emission device including conductive layers for preventing accumulation of static charge
KR100845433B1 (en) Protected structure of flat panel display
US6255771B1 (en) Flashover control structure for field emitter displays and method of making thereof
KR100813819B1 (en) Field emission device having metal hydride source
US6169358B1 (en) Method and apparatus for flashover control, including a high voltage spacer for parallel plate electron beam array devices and method of making thereof
US20060108912A1 (en) Protected substrate structure for a field emission dispaly device
KR101009985B1 (en) Field emission display device
KR100640187B1 (en) Decontaminated component of a flat panel display and method for said decontamination
KR100306135B1 (en) Field emission display having a protective layer
US20060232190A1 (en) Electron emission device and method for manufacturing the same
US5886461A (en) Transparent conductor for field emission displays
JP3060614B2 (en) Image display device
KR20020040259A (en) Field emission display
KR20060095722A (en) Electron emission device
JPH0836976A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130626

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee