KR20030058667A - manufacturing method for capacitor of semiconductor device - Google Patents

manufacturing method for capacitor of semiconductor device Download PDF

Info

Publication number
KR20030058667A
KR20030058667A KR1020010089193A KR20010089193A KR20030058667A KR 20030058667 A KR20030058667 A KR 20030058667A KR 1020010089193 A KR1020010089193 A KR 1020010089193A KR 20010089193 A KR20010089193 A KR 20010089193A KR 20030058667 A KR20030058667 A KR 20030058667A
Authority
KR
South Korea
Prior art keywords
heat treatment
film
storage electrode
forming
semiconductor device
Prior art date
Application number
KR1020010089193A
Other languages
Korean (ko)
Other versions
KR100414737B1 (en
Inventor
조광준
박기선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0089193A priority Critical patent/KR100414737B1/en
Publication of KR20030058667A publication Critical patent/KR20030058667A/en
Application granted granted Critical
Publication of KR100414737B1 publication Critical patent/KR100414737B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A method of forming a capacitor in a semiconductor device is provided to form a high dielectric layer and a storage node after a plate electrode is formed by an electrochemical deposition method and prevent oxidation of a contact plug, and to achieve process simplification by replacing the etching process of a metal layer used as a plate electrode with the etching process of a sacrificial layer. CONSTITUTION: An interlayer dielectric having a storage contact plug is formed on a semiconductor substrate(101). An etch stop layer, a seed layer(119) and a sacrificial layer are formed on the resultant structure. A trench is formed and a sacrificial conductive pattern is formed. A plate electrode(127) is formed by an electrochemical deposition method. A first thermal process is carried out to form a high dielectric layer. A conductive layer for the first storage node is formed on the high dielectric layer. The conductive layer(133) for the second storage node is formed by the third thermal process.

Description

반도체소자의 캐패시터 형성방법{manufacturing method for capacitor of semiconductor device}Manufacturing method for capacitor of semiconductor device

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게 플레이트전극을 전기화학적증착방법에 의해 형성한 후 고유전체막 및 저장전극을 형성하여 고유전체막 형성 후 실시되는 열처리공정으로 저장전극 및 저장전극 콘택플러그가 손상되는 것을 방지하는 반도체소자의 캐패시터 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and in more detail, a plate electrode is formed by an electrochemical deposition method, and then a high dielectric film and a storage electrode are formed to form a high electrode film and a storage electrode. A method of forming a capacitor of a semiconductor device to prevent the storage electrode contact plug from being damaged.

반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있다. 상기 캐패시터는 저장전극, 유전체막 및 플레이트전극으로 구성되고 있으며, 정전용량을 증가시키기 위해서는 고유전율을 갖는 유전체막을 사용하거나, 저장전극의 표면적을 증가시키는 방법이 있다.In accordance with the trend toward higher integration of semiconductor devices, it is difficult to form capacitors with sufficient capacitance because the cell size is reduced. The capacitor includes a storage electrode, a dielectric film, and a plate electrode, and there is a method of using a dielectric film having a high dielectric constant or increasing the surface area of the storage electrode in order to increase capacitance.

그러나, 셀 크기가 감소되어 저장전극의 표면적을 증가시키는데는 한계가 있으므로, 고유전율을 갖는 유전막을 적용하는 방법이 주로 사용되고 있다.However, since there is a limit in decreasing the cell size and increasing the surface area of the storage electrode, a method of applying a dielectric film having a high dielectric constant is mainly used.

종래에는 저장전극 및 플레이트전극을 다결정실리콘으로 형성하고, 산화막, 질화막 또는 그 적층막인 오.엔.오.(Oxide-Nitride-Oxide)막을 유전체로 사용하였다.Conventionally, the storage electrode and the plate electrode are formed of polycrystalline silicon, and an oxide-nitride-oxide film, which is an oxide film, a nitride film, or a laminated film thereof, is used as the dielectric.

그러나, 최근에는 상기 유전체막보다 유전율이 큰 Ta2O5, BST((Ba1-xSrx)TiO3), STO(SrTiO3) 또는 PZT(PbZr1-xTixO3) 등의 MOCVD(metal organic chemical vapor deposition)막이 주로 적용되고 있으며, 상기 Ta2O5막은 이미 사용되고 있다.Recently, however, MOCVD such as Ta 2 O 5 , BST ((Ba 1-x Sr x ) TiO 3 ), STO (SrTiO 3 ), or PZT (PbZr 1-x Ti x O 3 ) has a higher dielectric constant than the dielectric film. (metal organic chemical vapor deposition) film is mainly applied, and the Ta 2 O 5 film has already been used.

한편, 상기 유전율이 큰 유전체막을 사용하는 경우에는 TiN, W, Ru, Pt, Ir 등의 금속으로 저장전극을 형성하면 유전율을 더욱 향상시킬 수 있기 때문에 MIM(metal-insulator-metal) 구조의 캐패시터 기술 개발이 활발하게 진행되고 있다.On the other hand, in the case of using the dielectric film having a large dielectric constant, a storage electrode made of metal such as TiN, W, Ru, Pt, Ir, etc. can further improve the dielectric constant, so that the capacitor technology of the metal-insulator-metal structure Development is underway.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 캐패시터 형성방법을 설명한다.Hereinafter, a method of forming a capacitor of a semiconductor device according to the prior art will be described with reference to the accompanying drawings.

도 1a 내지 도 1d는 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.1A to 1D are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the prior art.

먼저, 반도체기판(11)에 소자분리절연막(13) 및 워드라인(15)을 형성한다.First, an isolation layer 13 and a word line 15 are formed on the semiconductor substrate 11.

다음, 상기 반도체기판(11) 상부에 제1층간절연막(17)을 형성한다.Next, a first interlayer insulating film 17 is formed on the semiconductor substrate 11.

그 다음, 비트라인 콘택마스크를 식각마스크로 상기 제1층간절연막(17)을 식각하여 비트라인 콘택홀을 형성한다.Next, the first interlayer insulating layer 17 is etched using a bit line contact mask as an etch mask to form a bit line contact hole.

다음, 상기 비트라인 콘택홀을 통하여 상기 반도체기판(11)의 활성영역에 접속되는 비트라인(19)을 형성한다.Next, the bit line 19 is formed to be connected to the active region of the semiconductor substrate 11 through the bit line contact hole.

그 다음, 전체표면 상부에 제2층간절연막(21)을 형성한다.Next, a second interlayer insulating film 21 is formed over the entire surface.

다음, 저장전극 콘택마스크를 식각마스크로 상기 제2층간절연막(21) 및 제1층간절연막(17)을 식각하여 저장전극 콘택홀을 형성한다.Next, the second interlayer insulating layer 21 and the first interlayer insulating layer 17 are etched using a storage electrode contact mask to form a storage electrode contact hole.

그 다음, 전체표면 상부에 다결정실리콘층을 증착한다.Then, a polysilicon layer is deposited over the entire surface.

다음, 상기 다결정실리콘층을 전면식각공정 또는 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 상기 저장전극 콘택홀을 매립하는 폴리 플러그(22)를 형성한다.Next, the polysilicon layer is removed by a front surface etching process or a chemical mechanical polishing (CMP) process to form a poly plug 22 filling the storage electrode contact hole.

그 다음, 전면식각공정으로 상기 폴리 플러그(22)를 소정 두께 리세스시켜 상기 저장전극 콘택홀 상부를 일부 노출시킨다.Next, the poly plug 22 is recessed by a predetermined thickness to expose a portion of the upper portion of the storage electrode contact hole.

다음, 전체표면 상부에 Ti막을 증착한다.Next, a Ti film is deposited on the entire surface.

그 다음, 열처리공정을 실시하여 상기 Ti막과 상기 폴리 플러그(22)를 반응시켜 상기 폴리 플러그(22)와 Ti막 계면에 TiSi2막(23)을 형성한다. 이때, 상기 TiSi2막(23)은 콘택 저항을 감소시키기 위해 형성되는 것이다.Then, the heat treatment process is performed to react the Ti film with the poly plug 22 to form a TiSi 2 film 23 at the interface between the poly plug 22 and the Ti film. At this time, the TiSi 2 film 23 is formed to reduce the contact resistance.

다음, 습식식각공정으로 상기 열처리공정으로 반응하지 않은 Ti막을 제거한다.Next, the Ti film which is not reacted by the heat treatment process is removed by a wet etching process.

그 다음, 전체표면 상부에 확산방지막으로 TiN막을 증착한다.Then, a TiN film is deposited on the entire surface as a diffusion barrier.

다음, 상기 TiN막을 전면식각공정 또는 CMP공정으로 제거하여 상기 저장전극 콘택홀 상부를 매립시키는 TiN 플러그(25)를 형성한다. (도 1a 참조)Next, the TiN film is removed by an entire surface etching process or a CMP process to form a TiN plug 25 to fill an upper portion of the storage electrode contact hole. (See Figure 1A)

그 다음, 전체표면 상부에 식각방지막(27)과 코아절연막(29)을 순차적으로 형성한다. 이때, 상기 식각방지막(27)은 질화막 계열의 박막으로 형성되고, 상기코아절연막(29)은 산화막 계열의 박막으로 형성된다. (도 1b 참조)Next, the etch stop layer 27 and the core insulating layer 29 are sequentially formed on the entire surface. In this case, the etch stop layer 27 is formed of a nitride film-based thin film, and the core insulating film 29 is formed of an oxide film-based thin film. (See FIG. 1B)

다음, 저장전극 마스크를 식각마스크로 상기 코아절연막(29) 및 식각방지막(27)을 식각하여 상기 TiN 플러그(25)를 노출시키는 트렌치(31)를 형성한다.Next, the core insulating layer 29 and the etch stop layer 27 are etched using a storage electrode mask to form a trench 31 exposing the TiN plug 25.

그 다음, 전체표면 상부에 저장전극용 도전층(33)을 형성한다. 이때, 상기 저장전극용 도전층(33)은 Ru, Pt, TiN 또는 Ir으로 형성된다. (도 1c 참조)Then, the conductive layer 33 for the storage electrode is formed over the entire surface. At this time, the storage electrode conductive layer 33 is formed of Ru, Pt, TiN or Ir. (See Figure 1C)

다음, 상기 저장전극용 도전층(33) 상부에 감광막(도시안됨)을 도포하여 평탄화시킨다.Next, a photoresist (not shown) is applied to the storage electrode conductive layer 33 to be planarized.

그 다음, 상기 감광막과 저장전극용 도전층(33)을 상기 코아절연막(29)을 연마장벽으로 사용하는 CMP공정으로 제거하여 저장전극(34)을 형성한다.Next, the photosensitive film and the conductive layer 33 for the storage electrode are removed by a CMP process using the core insulation layer 29 as a polishing barrier to form the storage electrode 34.

다음, 상기 저장전극(34) 내부에 잔류하는 감광막을 제거한다. 이때, 상기 감광막은 N2, O2및 CF4혼합가스를 이용한 건식식각공정으로 제거할 수 있다.Next, the photoresist remaining in the storage electrode 34 is removed. In this case, the photoresist may be removed by a dry etching process using N 2 , O 2 and CF 4 mixed gas.

그 다음, 전체표면 상부에 고유전체막(35)을 형성한다. 이때, 상기 고유전체막(35)은 Ta2O5, STO, BST, PZT 등으로 형성되고, 형성 후 급속열처리공정 또는 노(furnace)열처리공정이 실시된다.Then, a high dielectric film 35 is formed over the entire surface. In this case, the high-k dielectric film 35 is formed of Ta 2 O 5 , STO, BST, PZT, or the like, and is then subjected to a rapid heat treatment process or a furnace heat treatment process.

다음, 상기 고유전체막(35) 상부에 플레이트전극용 도전층(37)을 형성한다. 상기 플레이트전극용 도전층(37)은 TiN, Ru, Pt 등으로 형성된다. (도 1c 참조)Next, a conductive layer 37 for plate electrodes is formed on the high dielectric film 35. The plate electrode conductive layer 37 is formed of TiN, Ru, Pt, or the like. (See Figure 1C)

다음, 플레이트전극 마스크를 식각마스크로 상기 플레이트전극용 도전층(37)과 고유전체막(35)을 식각하여 캐패시터를 완성한다. (도 1d 참조)Next, the capacitor is completed by etching the plate electrode conductive layer 37 and the high-k dielectric layer 35 using the plate electrode mask as an etching mask. (See FIG. 1D)

상기한 바와 같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 저장전극을 형성한 다음 형성되는 고유전체막은 증착 상태 그대로는 많은 양의 불순물을 포함하고 있고, 비정질 상태를 유지하기 때문에 산화 분위기 또는 불활성 가스 분위기에서의 고온 열처리공정을 실시하여 결정화를 실시하는 것이 정전용량의 증가 및 누설 전류 특성을 향상시킬 수 있다. 그러나, 상기 열처리공정으로 저장전극 콘택플러그를 구성하는 TiN 플러그가 산화되어 플러그 및 반도체기판과 캐패시터의 저장전극 간의 콘택저항을 증가시켜 소자의 특성을 열화시키는 문제점이 있다.As described above, in the method of forming a capacitor of a semiconductor device according to the related art, the high-k dielectric film formed after the storage electrode is formed contains a large amount of impurities in the deposited state, and maintains an amorphous state so that it is in an oxidizing atmosphere or inert. The crystallization by carrying out the high temperature heat treatment step in the gas atmosphere can improve the capacitance and improve the leakage current characteristics. However, the TiN plug constituting the storage electrode contact plug is oxidized in the heat treatment process, thereby increasing the contact resistance between the plug and the semiconductor substrate and the storage electrode of the capacitor, thereby deteriorating device characteristics.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 전기화학적증착방법으로 플레이트전극을 형성한 후 고유전체막 및 저장전극을 형성함으로써 고유전체막을 형성하고 실시되는 열처리공정 시 저장전극 콘택플러그가 산화되는 것을 방지하고, 플레이트전극으로 사용되는 금속층의 식각공정을 희생산화막의 식각공정으로 대체하여 공정을 용이하게 진행할 수 있으며 그에 따른 소자의 동작특성 및 신뢰성을 향상시키는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.In order to solve the above problems of the prior art, the storage electrode contact plug is oxidized during the heat treatment process in which the high dielectric film is formed by forming the plate electrode and then the high electrode film and the storage electrode by electrochemical deposition. It provides a method of forming a capacitor of a semiconductor device that can be prevented, and the process can be easily carried out by replacing the etching process of the metal layer used as the plate electrode with the etching process of the sacrificial oxide film, thereby improving the operation characteristics and reliability of the device. The purpose is.

도 1a 내지 도 1d는 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 공정 단면도.1A to 1D are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the prior art.

도 2a 내지 도 2i는 본 발명에 따른 반도체소자의 캐패시터 형성방법을 도시한 공정 단면도.2A to 2I are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

11, 101 : 반도체기판 13, 103 : 소자분리절연막11, 101: semiconductor substrate 13, 103: device isolation insulating film

15, 105 : 워드라인 17, 107 : 제1층간절연막15, 105: word line 17, 107: first interlayer insulating film

19, 109 : 비트라인 21, 111 : 제2층간절연막19, 109: bit lines 21, 111: second interlayer insulating film

22, 112 : 폴리플러그 23, 113 : TiSi2막22, 112 polyplug 23, 113 TiSi 2 film

25, 115 : TiN플러그 27, 117 : 식각방지막25, 115: TiN plug 27, 117: etching prevention film

29 : 코아절연막 31, 123 : 트렌치29 core insulation film 31, 123 trench

33 : 저장전극용 도전층 34 : 저장전극33: conductive layer for storage electrode 34: storage electrode

35, 130 : 유전체막패턴 37 : 플레이트전극용 도전층35, 130: dielectric film pattern 37: conductive layer for plate electrode

129 : 고유전체막 127 : 플레이트전극129: high dielectric film 127: plate electrode

119 : 씨드층 121 : 희생산화막119 seed layer 121 sacrificial oxide film

125 : 희생다결정실리콘층패턴 131 : 제1저장전극용 도전층125: sacrificial polysilicon layer pattern 131: conductive layer for first storage electrode

132 : 제1저장전극 133 : 제2저장전극132: first storage electrode 133: second storage electrode

135 : 제3층간절연막 137 : 금속배선135: third interlayer insulating film 137: metal wiring

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,In order to achieve the above object, a method of forming a capacitor of a semiconductor device according to the present invention,

반도체기판 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성하는 공정과,Forming an interlayer insulating film having a storage electrode contact plug on the semiconductor substrate;

전체표면 상부에 식각방지막, 씨드막 및 희생산화막을 형성하는 공정과,Forming an etch stop film, a seed film and a sacrificial oxide film on the entire surface;

저장전극 마스크를 식각마스크로 상기 희생산화막과 씨드막을 식각하여 트렌치를 형성하는 공정과,Forming a trench by etching the sacrificial oxide film and the seed film by using a storage electrode mask as an etching mask;

상기 트렌치를 매립하는 희생도전층패턴을 형성하는 공정과,Forming a sacrificial conductive layer pattern filling the trench;

상기 희생산화막을 제거하여 씨드막을 노출시킨 후 상기 씨드막 상부에 전기화학적증착방법으로 금속층을 증착하여 플레이트전극을 형성하는 공정과,Removing the sacrificial oxide film to expose the seed film, and then depositing a metal layer on the seed film by an electrochemical deposition method to form a plate electrode;

상기 희생도전층패턴을 제거한 후 제1열처리공정을 실시하는 공정과,Performing a first heat treatment process after removing the sacrificial conductive layer pattern;

전체표면 상부에 고유전체막을 증착한 후 제2열처리공정을 실시하는 공정과,Depositing a high dielectric film on the entire surface and then performing a second heat treatment step;

상기 고유전체막 상부에 제1저장전극용 도전층을 형성하는 공정과,Forming a conductive layer for a first storage electrode on the high dielectric film;

상기 제1저장전극용 도전층과 고유전체막 및 식각방지막을 전면식각하여 상기 트렌치 측벽에 고유전체막패턴과 제1저장전극을 형성하는 동시에 상기 저장전극 콘택플러그를 노출시킨 후 제3열처리공정을 실시하는 공정과,After etching the conductive layer for the first storage electrode, the high dielectric film and the etch stop layer, the high dielectric film pattern and the first storage electrode are formed on the sidewall of the trench, and the contact electrode plug is exposed. The process to perform,

전체표면 상부에 제2저장전극용 도전층을 형성하고, 상기 제2저장전극용 도전층을 식각하여 상기 트렌치를 매립하는 제2저장전극을 형성한 후 제4열처리공정을 실시하는 공정과,Forming a second storage electrode conductive layer on the entire surface, etching the second storage electrode conductive layer to form a second storage electrode to fill the trench, and then performing a fourth heat treatment process;

상기 저장전극 콘택플러그는 다결정실리콘/TiSi2/TiN의 적층구조로 형성되는 것과,The storage electrode contact plug is formed of a laminated structure of polysilicon / TiSi 2 / TiN,

상기 식각방지막은 질화막 계열의 박막으로 형성되는 것과,The etch stop layer is formed of a nitride film-based thin film,

상기 씨드막은 상기 플레이트전극과 같은 물질으로 형성되는 것과,The seed film is formed of the same material as the plate electrode,

상기 씨드막은 Ru, Pt 또는 Ir을 화학기상증착방법 또는 물리기상증착방법으로 100 ∼ 2000Å 두께 형성되는 것과,The seed film is formed of Ru, Pt or Ir 100 ~ 2000Å thickness by chemical vapor deposition or physical vapor deposition method,

상기 희생산화막은 5000 ∼ 20000Å 으로 형성되는 것과,The sacrificial oxide film is formed of 5000 ~ 20000Å,

상기 희생도전층패턴은 다결정실리콘층으로 형성되는 것과,The sacrificial conductive layer pattern is formed of a polysilicon layer,

상기 플레이트전극은 Ru, Pt 또는 Ir을 이용하여 5000 ∼ 20000Å 두께로 형성되는 것과,The plate electrode is formed to a thickness of 5000 ~ 20000 2000 by using Ru, Pt or Ir,

상기 제1열처리공정은 400 ∼ 850℃의 질소 또는 암모니아분위기에서 급속열처리공정 또는 노 열처리공정으로 실시되는 것과,The first heat treatment step is to be carried out in a rapid heat treatment step or furnace heat treatment step in a nitrogen or ammonia atmosphere of 400 ~ 850 ℃,

상기 고유전체막은 Ta2O5, BST, STO 또는 PZT로 50 ∼ 400Å 두께 형성되는 것과,The high dielectric film is formed of Ta 2 O 5 , BST, STO or PZT 50 ~ 400 50 thick,

상기 제2열처리공정은 400 ∼ 850℃의 질소, 산소 또는 질소나 산소의 희석 분위기에서 급속열처리공정 또는 노 열처리공정으로 실시되는 것과,The second heat treatment step is carried out by a rapid heat treatment step or a furnace heat treatment step in a dilute atmosphere of nitrogen, oxygen or nitrogen or oxygen at 400 ~ 850 ℃,

상기 제1저장전극용 도전층과 고유전체막 및 식각방지막을 전면식각하는 공정으로 상기 저장전극 콘택플러그를 구성하는 TiN/TiSi2막을 식각하여 상기 폴리 플러그를 노출시키는 것과,Etching the TiN / TiSi 2 film constituting the storage electrode contact plug by etching the first storage electrode conductive layer, the high dielectric layer, and the etch stop layer to expose the poly plug;

상기 제1저장전극용 도전층은 Ru, Pt 또는 Ir을 화학기상증착방법으로 100 ∼ 300Å 두께 형성한 다음, 400 ∼ 850℃의 질소분위기 또는 산화분위기에서 급속열처리공정 또는 노 열처리공정을 실시하여 형성되는 것과,The first storage electrode conductive layer is formed by forming a Ru, Pt or Ir thickness of 100 ~ 300Å by chemical vapor deposition, and then performing a rapid heat treatment process or a furnace heat treatment process in a nitrogen atmosphere or an oxidation atmosphere at 400 ~ 850 ℃. Being,

상기 제3열처리공정은 400 ∼ 850℃의 질소분위기에서 급속열처리공정 또는 노 열처리공정으로 실시되는 것과,The third heat treatment step is to be carried out in a rapid heat treatment step or furnace heat treatment step in a nitrogen atmosphere of 400 ~ 850 ℃,

상기 제2저장전극용 도전층은 다결정실리콘, Ru, Pt 또는 Ir을 화학기상증착방법으로 형성되는 것과,Wherein the conductive layer for the second storage electrode is formed of polysilicon, Ru, Pt or Ir by chemical vapor deposition method,

상기 제4열처리공정은 400 ∼ 850℃의 질소분위기 또는 산화분위기에서 급속열처리공정 또는 노 열처리공정으로 실시되는 것을 특징으로 한다.The fourth heat treatment step is characterized in that carried out in a rapid heat treatment step or a furnace heat treatment step in a nitrogen or oxidation atmosphere of 400 ~ 850 ℃.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 2a 내지 도 2i는 본 발명에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.2A to 2I are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the present invention.

먼저, 반도체기판(101)에 소자분리절연막(103) 및 워드라인(105)을 형성한다.First, the device isolation insulating film 103 and the word line 105 are formed on the semiconductor substrate 101.

다음, 상기 반도체기판(101) 상부에 제1층간절연막(107)을 형성한다.Next, a first interlayer insulating film 107 is formed on the semiconductor substrate 101.

그 다음, 비트라인 콘택마스크를 식각마스크로 상기 제1층간절연막(107)을 식각하여 비트라인 콘택홀을 형성한다.Next, the first interlayer insulating layer 107 is etched using a bit line contact mask as an etch mask to form a bit line contact hole.

다음, 상기 비트라인 콘택홀을 통하여 상기 반도체기판(101)의 활성영역에 접속되는 비트라인(109)을 형성한다.Next, the bit line 109 is formed to be connected to the active region of the semiconductor substrate 101 through the bit line contact hole.

그 다음, 전체표면 상부에 제2층간절연막(111)을 형성한다.Next, a second interlayer insulating film 111 is formed over the entire surface.

다음, 저장전극 콘택마스크를 식각마스크로 상기 제2층간절연막(111) 및 제1층간절연막(107)을 식각하여 저장전극 콘택홀을 형성한다.Next, the second interlayer dielectric layer 111 and the first interlayer dielectric layer 107 are etched using the storage electrode contact mask as an etch mask to form a storage electrode contact hole.

그 다음, 전체표면 상부에 다결정실리콘층을 증착한다.Then, a polysilicon layer is deposited over the entire surface.

다음, 상기 다결정실리콘층을 전면식각공정 또는 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 상기 저장전극 콘택홀을 매립하는 폴리 플러그(112)를 형성한다.Next, the polysilicon layer is removed by a front etch process or a chemical mechanical polishing (CMP) process to form a poly plug 112 filling the storage electrode contact hole.

그 다음, 전면식각공정으로 상기 폴리 플러그(112)를 소정 두께 리세스시켜 상기 저장전극 콘택홀 상부를 일부 노출시킨다.Thereafter, the poly plug 112 is recessed by a predetermined thickness to expose a portion of the upper portion of the storage electrode contact hole.

다음, 전체표면 상부에 Ti막을 증착한다.Next, a Ti film is deposited on the entire surface.

그 다음, 열처리공정을 실시하여 상기 Ti막과 상기 폴리 플러그(112)를 반응시켜 상기 폴리 플러그(112)와 Ti막 계면에 TiSi2막(113)을 형성한다. 이때, 상기 TiSi2막(113)은 콘택 저항을 감소시키기 위해 형성되는 것이다.Next, a heat treatment process is performed to react the Ti film with the poly plug 112 to form a TiSi 2 film 113 at the interface between the poly plug 112 and the Ti film. At this time, the TiSi 2 film 113 is formed to reduce the contact resistance.

다음, 습식식각공정으로 상기 열처리공정으로 반응하지 않은 Ti막을 제거한다.Next, the Ti film which is not reacted by the heat treatment process is removed by a wet etching process.

그 다음, 전체표면 상부에 확산방지막으로 TiN막을 증착한다.Then, a TiN film is deposited on the entire surface as a diffusion barrier.

다음, 상기 TiN막을 전면식각공정 또는 CMP공정으로 제거하여 상기 저장전극 콘택홀 상부를 매립시키는 TiN 플러그(115)를 형성한다. (도 2a 참조)Next, the TiN film is removed by a front surface etching process or a CMP process to form a TiN plug 115 filling the upper portion of the storage electrode contact hole. (See Figure 2A)

그 다음, 전체표면 상부에 식각방지막(117)을 소정 두께 형성한다. 이때, 상기 식각방지막(117)은 질화막 계열의 박막으로 형성된다.Next, an anti-etching film 117 is formed on the entire surface of the substrate. In this case, the etch stop layer 117 is formed of a nitride film-based thin film.

다음, 상기 식각방지막(117) 상부에 씨드막(119)을 형성한다. 이때, 상기 씨드막(119)은 후속공정으로 형성될 플레이트전극과 같은 물질로 형성하되, 상기 씨드막(119)은 Ru, Pt 또는 Ir을 화학기상증착방법 또는 물리기상증착방법으로 100 ∼ 2000Å 두께 형성된다. (도 2b 참조)Next, the seed film 119 is formed on the etch stop layer 117. In this case, the seed film 119 is formed of the same material as the plate electrode to be formed in a subsequent process, the seed film 119 is 100 ~ 2000Å thickness of Ru, Pt or Ir by chemical vapor deposition method or physical vapor deposition method Is formed. (See Figure 2b)

그 다음, 상기 씨드막(119) 상부에 희생산화막(121)을 형성한다. 이때, 상기희생산화막(121)은 5000 ∼ 20000Å 두께로 형성된다.Next, a sacrificial oxide film 121 is formed on the seed film 119. At this time, the rarely produced film 121 is formed to a thickness of 5000 ~ 20000Å.

다음, 저장전극 마스크를 식각마스크로 상기 희생산화막(121)과 씨드막(119)을 식각하여 트렌치(123)를 형성한다. (도 2c 참조)Next, the trench 123 is formed by etching the sacrificial oxide layer 121 and the seed layer 119 using the storage electrode mask as an etching mask. (See Figure 2c)

그 다음, 전체표면 상부에 희생다결정실리콘층을 형성한다.Then, a sacrificial polysilicon layer is formed over the entire surface.

다음, 상기 희생다결정실리콘층을 전면식각공정 또는 CMP공정으로 제거하여 상기 트렌치(123)를 매립하는 희생다결정실리콘층패턴(125)을 형성한다.Next, the sacrificial polysilicon layer is removed by the entire surface etching process or the CMP process to form the sacrificial polysilicon layer pattern 125 filling the trench 123.

그 다음, 상기 희생다결정실리콘층패턴(125)과의 식각선택비를 이용한 식각공정으로 상기 희생산화막(121)을 제거하여 상기 씨드막(119)을 노출시킨다. (도 2d 참조)Next, the sacrificial oxide layer 121 is removed by an etching process using an etching selectivity with the sacrificial polysilicon layer pattern 125 to expose the seed layer 119. (See FIG. 2D)

다음, 상기 씨드막(119) 상에 금속층을 증착하여 플레이트전극(127)을 형성한다. 이때, 상기 플레이트전극(127)은 전기화학적증착(electrical chemical deposition, ECD)방법에 의해 Ru, Pt 또는 Ir을 5000 ∼ 20000Å 두께로 증착하여 형성된다.Next, a metal layer is deposited on the seed film 119 to form a plate electrode 127. In this case, the plate electrode 127 is formed by depositing Ru, Pt or Ir to a thickness of 5000 ~ 20000Å by the electrochemical deposition (ECD) method.

그 다음, 상기 희생다결정실리콘층패턴(125)을 제거하여 트렌치(123)를 노출시킨다.Next, the sacrificial polysilicon layer pattern 125 is removed to expose the trench 123.

다음, 상기 구조를 열처리한다. 이때, 상기 열처리공정은 400 ∼ 850℃의 질소 또는 암모니아 분위기에서 급속열처리공정 또는 노 열처리공정으로 실시되고, 상기 열처리공정으로 상기 플레이트전극(127)의 결정성을 향상시켜 후속공정으로 형성되는 유전체막의 우선 배향성을 향상시켜 유전율을 증가시킨다. (도 2e 참조)Next, the structure is heat treated. At this time, the heat treatment process is performed by a rapid heat treatment process or a furnace heat treatment process in a nitrogen or ammonia atmosphere of 400 ~ 850 ℃, the heat treatment process to improve the crystallinity of the plate electrode 127 is formed of a subsequent step of the dielectric film First of all, the orientation is improved to increase the dielectric constant. (See Figure 2E)

그 다음, 전체표면 상부에 고유전체막(129)을 형성한다. 이때, 상기 고유전체막(129)은 Ta2O5, BST, STO 또는 PZT로 50 ∼ 400Å 두께 형성된다.Next, a high dielectric film 129 is formed over the entire surface. In this case, the high dielectric film 129 is formed of Ta 2 O 5 , BST, STO or PZT 50 to 400 Å thick.

다음, 상기 고유전체막(129)을 열처리한다. 이때, 상기 열처리공정은 400 ∼ 850℃의 질소, 산소 또는 질소나 산소 희석분위기에서 급속열처리공정 또는 노 열처리공정으로 실시되고, 상기 열처리공정에 의해 상기 고유전체막(129) 내의 불순물을 제거하고, 비정질막을 결정화시켜 유전율을 증가시킨다.Next, the high dielectric film 129 is heat treated. At this time, the heat treatment process is carried out in a rapid heat treatment process or furnace heat treatment process in nitrogen, oxygen or nitrogen or oxygen dilution atmosphere of 400 ~ 850 ℃, by removing the impurities in the high-k dielectric film 129 by the heat treatment process, The dielectric constant is increased by crystallizing the amorphous film.

그 다음, 상기 고유전체막(129) 상부에 제1저장전극용 도전층(131)을 형성한다. 이때, 상기 제1저장전극용 도전층(131)은 Ru, Pt 또는 Ir을 화학기상증착방법으로 100 ∼ 300Å 두께 증착되고, 증착 후 400 ∼ 850℃의 질소분위기 또는 산화분위기에서 급속열처리공정 또는 노 열처리공정을 실시하여 제1저장전극용 도전층(131)의 결정성을 향상시킨다. (도 2f 참조)Next, a first storage electrode conductive layer 131 is formed on the high dielectric film 129. At this time, the conductive layer 131 for the first storage electrode is deposited by Ru, Pt or Ir thickness of 100 ~ 300Å by chemical vapor deposition method, rapid thermal treatment process or furnace in a nitrogen atmosphere or oxidation atmosphere of 400 ~ 850 ℃ after deposition The heat treatment process is performed to improve the crystallinity of the conductive layer 131 for the first storage electrode. (See Figure 2f)

다음, 제1저장전극용 도전층(131)과 고유전체막(129)을 전면식각하여 상기 트렌치(123)의 측벽에 고유전체막패턴(130)과 제1저장전극(132)을 형성하되, 과도식각공정으로 식각방지막(117)을 제거하여 상기 저장전극 콘택플러그를 노출시킨다.Next, the first dielectric layer pattern 130 and the first storage electrode 132 are formed on the sidewalls of the trench 123 by etching the conductive layer 131 for the first storage electrode and the high dielectric layer 129. The etch stop layer 117 is removed by a transient etching process to expose the storage electrode contact plug.

한편, 상기 전면식각공정 시 상기 저장전극 콘택플러그를 구성하는 TiN/TiSi2막(115, 113)을 식각하여 상기 폴리 플러그(112)를 노출시킬 수도 있다. (도 2g 참조)Meanwhile, the poly plug 112 may be exposed by etching the TiN / TiSi 2 films 115 and 113 constituting the storage electrode contact plug during the front surface etching process. (See Figure 2g)

다음, 전체표면 상부에 제2저장전극용 도전층(도시안됨)을 형성한다. 이때, 상기 제2저장전극용 도전층은 다결정실리콘, Ru, Pt 또는 Ir을 화학기상증착방법으로 형성된 것이다.Next, a conductive layer (not shown) for the second storage electrode is formed on the entire surface. In this case, the second storage electrode conductive layer is formed of polysilicon, Ru, Pt or Ir by chemical vapor deposition.

그 다음, 상기 제2저장전극용 도전층을 전면식각공정 또는 CMP공정으로 제거하여 상기 트렌치(123)에 매립되는 제2저장전극(133)을 형성한다.Next, the second storage electrode conductive layer is removed by a front surface etching process or a CMP process to form a second storage electrode 133 embedded in the trench 123.

다음, 상기 구조를 열처리한다. 이때, 상기 열처리공정은 400 ∼ 850℃의 질소분위기 또는 산화분위기에서 급속열처리공정 또는 노 열처리공정으로 실시된다. (도 2h 참조)Next, the structure is heat treated. At this time, the heat treatment step is carried out in a rapid heat treatment step or a furnace heat treatment step in a nitrogen atmosphere or an oxidation atmosphere of 400 ~ 850 ℃. (See Figure 2H)

그 다음, 전체표면 상부에 제3층간절연막(135)을 형성한다.Next, a third interlayer insulating film 135 is formed over the entire surface.

다음, 금속배선 콘택마스크를 식각마스크로 상기 제3층간절연막(135)을 식각하여 금속배선 콘택홀을 형성한다.Next, the third interlayer insulating layer 135 is etched using a metal wiring contact mask as an etch mask to form a metal wiring contact hole.

그 다음, 상기 금속배선 콘택홀을 통하여 상기 플레이트전극(127)에 접속되는 금속배선(137)을 형성한다. (도 2i 참조)Next, a metal wiring 137 connected to the plate electrode 127 is formed through the metal wiring contact hole. (See Figure 2i)

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 MIM 캐패시터 및 그 제조방법은, 전기화학적증착방법으로 플레이트전극을 형성한 후 고유전체막 및 저장전극을 형성함으로써 고유전체막을 형성한 다음 실시되는 열처리공정 시 저장전극 콘택플러그가 산화되는 것을 방지하여 캐패시터의 전기적 특성을 향상시키고, 플레이트전극으로 사용되는 금속층의 식각공정을 희생산화막의 식각공정으로 대체하여 공정을 용이하게 진행할 수 있으며 그에 따른 소자의 동작특성 및 신뢰성을 향상시키는 이점이 있다.As described above, the MIM capacitor of the semiconductor device and the method of manufacturing the same according to the present invention are formed by forming a high electrode film and a storage electrode after forming a plate electrode by an electrochemical deposition method, followed by forming a high dielectric film. The storage electrode contact plug is prevented from being oxidized to improve the electrical characteristics of the capacitor, and the etching process of the metal layer used as the plate electrode can be replaced by the etching process of the sacrificial oxide film, thereby easily operating the device. And there is an advantage to improve the reliability.

Claims (16)

반도체기판 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성하는 공정과,Forming an interlayer insulating film having a storage electrode contact plug on the semiconductor substrate; 전체표면 상부에 식각방지막, 씨드막 및 희생산화막을 형성하는 공정과,Forming an etch stop film, a seed film and a sacrificial oxide film on the entire surface; 저장전극 마스크를 식각마스크로 상기 희생산화막과 씨드막을 식각하여 트렌치를 형성하는 공정과,Forming a trench by etching the sacrificial oxide film and the seed film by using a storage electrode mask as an etching mask; 상기 트렌치를 매립하는 희생도전층패턴을 형성하는 공정과,Forming a sacrificial conductive layer pattern filling the trench; 상기 희생산화막을 제거하여 씨드막을 노출시킨 후 상기 씨드막 상부에 전기화학적증착방법으로 금속층을 증착하여 플레이트전극을 형성하는 공정과,Removing the sacrificial oxide film to expose the seed film, and then depositing a metal layer on the seed film by an electrochemical deposition method to form a plate electrode; 상기 희생도전층패턴을 제거한 후 제1열처리공정을 실시하는 공정과,Performing a first heat treatment process after removing the sacrificial conductive layer pattern; 전체표면 상부에 고유전체막을 증착한 후 제2열처리공정을 실시하는 공정과,Depositing a high dielectric film on the entire surface and then performing a second heat treatment step; 상기 고유전체막 상부에 제1저장전극용 도전층을 형성하는 공정과,Forming a conductive layer for a first storage electrode on the high dielectric film; 상기 제1저장전극용 도전층과 고유전체막 및 식각방지막을 전면식각하여 상기 트렌치 측벽에 고유전체막패턴과 제1저장전극을 형성하는 동시에 상기 저장전극 콘택플러그를 노출시킨 후 제3열처리공정을 실시하는 공정과,After etching the conductive layer for the first storage electrode, the high dielectric film and the etch stop layer, the high dielectric film pattern and the first storage electrode are formed on the sidewall of the trench, and the contact electrode plug is exposed. The process to perform, 전체표면 상부에 제2저장전극용 도전층을 형성하고, 상기 제2저장전극용 도전층을 식각하여 상기 트렌치를 매립하는 제2저장전극을 형성한 후 제4열처리공정을 실시하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.Forming a second storage electrode conductive layer on the entire surface, etching the second storage electrode conductive layer to form a second storage electrode to fill the trench, and then performing a fourth heat treatment process; A method of forming a capacitor of a semiconductor device, characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 저장전극 콘택플러그는 다결정실리콘/TiSi2/TiN의 적층구조로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.And the storage electrode contact plug is formed in a stacked structure of polysilicon / TiSi 2 / TiN. 제 1 항에 있어서,The method of claim 1, 상기 식각방지막은 질화막 계열의 박막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The etching prevention film is a capacitor forming method of a semiconductor device, characterized in that formed of a thin film of the nitride film series. 제 1 항에 있어서,The method of claim 1, 상기 씨드막은 상기 플레이트전극과 같은 물질으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.And the seed film is formed of the same material as the plate electrode. 제 1 항에 있어서,The method of claim 1, 상기 씨드막은 Ru, Pt 또는 Ir을 화학기상증착방법 또는 물리기상증착방법으로 100 ∼ 2000Å 두께 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The seed film is a method of forming a capacitor of a semiconductor device, characterized in that the Ru, Pt or Ir is formed by a chemical vapor deposition method or a physical vapor deposition method thickness of 100 ~ 2000Å. 제 1 항에 있어서,The method of claim 1, 상기 희생산화막은 5000 ∼ 20000Å으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The sacrificial oxide film is a capacitor forming method of a semiconductor device, characterized in that formed in 5000 ~ 20000Å. 제 1 항에 있어서,The method of claim 1, 상기 희생도전층패턴은 다결정실리콘층으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The sacrificial conductive layer pattern is a capacitor forming method of a semiconductor device, characterized in that formed of a polysilicon layer. 제 1 항에 있어서,The method of claim 1, 상기 플레이트전극은 Ru, Pt 또는 Ir을 이용하여 5000 ∼ 20000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.And the plate electrode is formed to have a thickness of 5000 to 20000 kV using Ru, Pt or Ir. 제 1 항에 있어서,The method of claim 1, 상기 제1열처리공정은 400 ∼ 850℃의 질소 또는 암모니아 분위기에서 급속열처리공정 또는 노 열처리공정으로 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The first heat treatment step is a capacitor forming method of a semiconductor device, characterized in that carried out in a rapid heat treatment step or a furnace heat treatment step in a nitrogen or ammonia atmosphere of 400 ~ 850 ℃. 제 1 항에 있어서,The method of claim 1, 상기 고유전체막은 Ta2O5, BST, STO 또는 PZT로 50 ∼ 400Å 두께 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The high-k dielectric film is formed of Ta 2 O 5 , BST, STO or PZT 50 to 400 Å thick, characterized in that the capacitor formation method of a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 제2열처리공정은 400 ∼ 850℃의 질소, 산소 또는 질소나 산소 희석분위기에서 급속열처리공정 또는 노 열처리공정으로 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The second heat treatment process is a capacitor forming method of a semiconductor device, characterized in that carried out in a rapid heat treatment process or furnace heat treatment process in nitrogen, oxygen or nitrogen or oxygen dilution atmosphere of 400 ~ 850 ℃. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 제1저장전극용 도전층과 고유전체막 및 식각방지막을 전면식각하는 공정으로 상기 저장전극 콘택플러그를 구성하는 TiN/TiSi2막을 식각하여 상기 폴리 플러그를 노출시키는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.A capacitor of a semiconductor device, wherein the poly plug is exposed by etching the TiN / TiSi 2 layer constituting the storage electrode contact plug by etching the conductive layer for the first storage electrode, the high dielectric layer, and the etch stop layer. Formation method. 제 1 항에 있어서,The method of claim 1, 상기 제1저장전극용 도전층은 Ru, Pt 또는 Ir을 화학기상증착방법으로 100 ∼ 300Å 두께 형성한 다음, 400 ∼ 850℃의 질소분위기 또는 산화분위기에서 급속열처리공정 또는 노 열처리공정을 실시하여 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The first storage electrode conductive layer is formed by forming a Ru, Pt or Ir thickness of 100 ~ 300Å by chemical vapor deposition, and then performing a rapid heat treatment process or a furnace heat treatment process in a nitrogen atmosphere or an oxidation atmosphere at 400 ~ 850 ℃. A method of forming a capacitor of a semiconductor device, characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 제3열처리공정은 400 ∼ 850℃의 질소분위기에서 급속열처리공정 또는노 열처리공정으로 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The third heat treatment process is a capacitor forming method of a semiconductor device, characterized in that carried out in a rapid heat treatment process or furnace heat treatment process in a nitrogen atmosphere of 400 ~ 850 ℃. 제 1 항에 있어서,The method of claim 1, 상기 제2저장전극용 도전층은 다결정실리콘, Ru, Pt 또는 Ir을 화학기상증착방법으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The second storage electrode conductive layer is a method of forming a capacitor of a semiconductor device, characterized in that the polysilicon, Ru, Pt or Ir is formed by a chemical vapor deposition method. 제 1 항에 있어서,The method of claim 1, 상기 제4열처리공정은 400 ∼ 850℃의 질소분위기 또는 산화분위기에서 급속열처리공정 또는 노 열처리공정으로 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The fourth heat treatment process is a capacitor forming method of a semiconductor device, characterized in that carried out in a rapid heat treatment step or a furnace heat treatment step in a nitrogen atmosphere or an oxidation atmosphere of 400 ~ 850 ℃.
KR10-2001-0089193A 2001-12-31 2001-12-31 manufacturing method for capacitor of semiconductor device KR100414737B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0089193A KR100414737B1 (en) 2001-12-31 2001-12-31 manufacturing method for capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0089193A KR100414737B1 (en) 2001-12-31 2001-12-31 manufacturing method for capacitor of semiconductor device

Publications (2)

Publication Number Publication Date
KR20030058667A true KR20030058667A (en) 2003-07-07
KR100414737B1 KR100414737B1 (en) 2004-01-13

Family

ID=32216561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0089193A KR100414737B1 (en) 2001-12-31 2001-12-31 manufacturing method for capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR100414737B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343844B2 (en) 2010-03-29 2013-01-01 Samsung Electronics Co., Ltd. Method for manufacturing capacitor of semiconductor device and capacitor of semiconductor device manufactured thereby

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066851A (en) * 1983-09-22 1985-04-17 Oki Electric Ind Co Ltd Ic capacitor and manufacture thereof
US5793076A (en) * 1995-09-21 1998-08-11 Micron Technology, Inc. Scalable high dielectric constant capacitor
JP3749776B2 (en) * 1997-02-28 2006-03-01 株式会社東芝 Semiconductor device
KR100359785B1 (en) * 2000-02-21 2002-11-04 주식회사 하이닉스반도체 Semiconductor device and method for fabricating the same
KR20010113111A (en) * 2000-06-16 2001-12-28 윤종용 Formation method of capacitor using high pressure heat treatment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343844B2 (en) 2010-03-29 2013-01-01 Samsung Electronics Co., Ltd. Method for manufacturing capacitor of semiconductor device and capacitor of semiconductor device manufactured thereby

Also Published As

Publication number Publication date
KR100414737B1 (en) 2004-01-13

Similar Documents

Publication Publication Date Title
US6815226B2 (en) Ferroelectric memory device and method of forming the same
KR20040051288A (en) Method of manufacturing capacitor for semiconductor device
KR20030002864A (en) Method of forming memory device
US5893980A (en) Semiconductor device capacitor fabrication method
KR100355777B1 (en) Ferroelectric capacitor formed under the bit line
KR19990012435A (en) Method for manufacturing capacitor of semiconductor device
KR100414737B1 (en) manufacturing method for capacitor of semiconductor device
KR19980086199A (en) Capacitor Formation Method of Semiconductor Memory Using Ferroelectric
JP2002190580A (en) Semiconductor device and manufacturing method therefor
KR100474589B1 (en) Capacitor Manufacturing Method
KR100369868B1 (en) A forming method for storage node of semiconductor device
KR100546151B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100482754B1 (en) Method for manufacturing a capacitor in semiconductor device
KR20000044555A (en) Fabrication method of capacitor for semiconductor memory device
KR100275116B1 (en) Method for forming capacitor of semiconductor device
KR20070000776A (en) Method for forming a capacitor in semiconductor device
KR100843940B1 (en) Forming method for capacitor of semiconductor device
KR0180786B1 (en) Method for manufacturing semiconductor capacitor
KR20010003252A (en) Fabricating method for capacitor of semiconductor device
KR100614577B1 (en) Method for forming capacitor
KR100580747B1 (en) Method of manufacturing a high dielectric capacitor
KR100322839B1 (en) Method of fabricating capacitor of semiconductor device
KR20020052455A (en) Manufacturing method for semiconductor device
KR20020050368A (en) Method of manufacturing a capacitor in a semiconductor device
KR20000044925A (en) Fabrication method of capacitor for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee