KR20030048291A - Overdriving Control Circuit in Sense Amplifier of Semiconductor Memory Device and its method - Google Patents
Overdriving Control Circuit in Sense Amplifier of Semiconductor Memory Device and its method Download PDFInfo
- Publication number
- KR20030048291A KR20030048291A KR1020010078240A KR20010078240A KR20030048291A KR 20030048291 A KR20030048291 A KR 20030048291A KR 1020010078240 A KR1020010078240 A KR 1020010078240A KR 20010078240 A KR20010078240 A KR 20010078240A KR 20030048291 A KR20030048291 A KR 20030048291A
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- signal
- overdriving
- delay
- amplifier enable
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
Description
본 발명은 반도체 기억 장치의 감지 증폭기 구동에 관한 것으로서, 구체적으로는 감지 증폭기를 오버드라이빙하는 경우 필요한 동작에 따라 오버드라이빙의 구간을 달리함으로써 감지증폭기의 동작을 안정화시키는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to driving a sense amplifier of a semiconductor memory device. More specifically, the present invention relates to a technique for stabilizing an operation of a sense amplifier by varying an interval of overdriving according to a required operation when overdriving a sense amplifier.
반도체가 고집적화 및 저전력화되면서 낮은 구동전압과 고속화를 모두 보장해야 하는 문제가 발생하게 되었다. 이에 따라 구동전압이 낮아지면서 DRAM에서 감지증폭기의 원할한 동작을 위한 여러가지 기술적 보완들이 시도되어 왔는데 감지증폭기 오버 드라이빙 기법이 그중 하나이다.As semiconductors become highly integrated and low power, a problem arises in that both low driving voltage and high speed are guaranteed. Accordingly, as the driving voltage is lowered, various technical supplements for the smooth operation of the sense amplifiers in DRAM have been attempted. Among them, the sense amplifier overdriving technique is one of them.
비트 라인 감지증폭기(이하, '감지증폭기'라 한다)의 동작으로 셀에 저장된 데이터가 선택되면 비트라인프리챠지전압(VBLP:Voltage for Bit Line Precharge)의 전위를 갖고 있던 비트 라인으로 챠지 쉐어링되어 나오고, 이 비트 라인은 풀다운과 풀업 역할을 하는 드라이버용 트랜지스터를 Low(Vss) 및 High(Vcore)로 디벨럽시킨다. 이 때 비트라인프리챠지전압 VBLP에서 셀전원전압 Vcore로 풀업하는 동작에서 셀전원전압 Vcore가 낮아 비트라인프리챠지전압 VBLP와의 차이가 크지 않으므로 원하는 레벨인 셀전원전압 Vcore까지 상승하는데 많은 시간이 소요된다. 이를 극복하기 위하여 풀업용 트랜지스터의 오버 드라이빙 기법을 사용하게 된다.When the data stored in the cell is selected by the operation of the bit line sense amplifier (hereinafter referred to as 'sense amplifier'), it is charged and shared with the bit line having the potential of VBLP (Voltage for Bit Line Precharge). This bit line develops low (Vss) and high (Vcore) transistors for the driver, which act as pulldowns and pullups. At this time, in the operation of pulling up from the bit line precharge voltage VBLP to the cell power supply voltage Vcore, the cell power supply voltage Vcore is so low that the difference from the bit line precharge voltage VBLP is not large. . To overcome this problem, the overdriving technique of the pull-up transistor is used.
도 1은 일반적인 감지증폭기의 오버 드라이빙을 위한 블럭구성도를 참조하여 오버 드라이빙 동작을 설명하면 다음과 같다.1 illustrates an overdriving operation with reference to a block diagram for overdriving a general sense amplifier.
워드라인에 의해 선택된 셀의 데이터가 비트라인으로 챠지 쉐어링되어 비트라인을 벌린다. 이 때만큼 벌어지는데 이 폭은 셀의 커패시턴스와 비트라인의 커패시턴스의 비에 의해 결정되고, 수십 내지 백 mV정도이다. 이 벌어진 폭으로 감지증폭기를 구동하여 충분히 리드/라이트 할 만큼의 값으로 만든다. 이 감지증폭기 동작 동안에 다음의 동작이 발생한다.Data of the cell selected by the word line is charged and shared by the bit line to spread the bit line. At this time This width is determined by the ratio of the cell's capacitance to the bit line's capacitance, and is on the order of tens to one hundred mV. This widened width drives the sense amplifiers to a value sufficient to read / write. The following operations occur during this sense amplifier operation.
우선 오버 드라이빙 구간에서 감지증폭기 구동제어부(100)에서 제1 센스 앰프 인에이블 신호 SA_EN_1가 감지증폭기 구동부(200)의 MOS1에 인가(NMOS 트래지스터인 경우 'H'신호, PMOS 트랜지스터인 경우 'L'신호)되어 MOS1이 인에이블된다. 초기에 셀전원전압 Vcore보다 높은 외부전원전압 VEXT가 비트 라인에 인가되어 리스토어 라인 RTO의 전위가 급격히 올라간다.First, in the overdriving section, the first sense amplifier enable signal SA_EN_1 is applied to the MOS1 of the sense amplifier driver 200 by the sense amplifier drive controller 100 ('H' signal in case of NMOS transistor or 'L' in case of PMOS transistor). Signal) to enable MOS1. Initially, the external power supply voltage VEXT higher than the cell power supply voltage Vcore is applied to the bit line, and the potential of the restore line RTO rises rapidly.
리스토어 라인 RTO의 전위가 일정이상 올라가 오버 드라이빙이 끝나면 드라이빙구간에서는 감지증폭기 구동제어부(100)에서 제2 센스 앰프 인에이블 신호 SA_EN_2가 감지증폭기구동부(200)의 MOS 트랜지스터 MOS2에 인가되어 MOS 트랜지스터 MOS2를 인에이블시킨다. 이 때 셀전원전압 Vcore가 MOS 트랜지스터 MOS2와 리스토어 라인 RTO를 통하여 감지증폭기로 유입되어 풀업 및 유지한다.In the driving section, when the potential of the restore line RTO rises by more than a predetermined level, the second sense amplifier enable signal SA_EN_2 is applied to the MOS transistor MOS2 of the sense amplifier driving unit 200 by the sense amplifier drive control unit 100 in the driving section. Enable. At this time, the cell supply voltage Vcore flows into the sense amplifier through the MOS transistor MOS2 and the restore line RTO to pull up and maintain it.
도 2는 종래기술에 따른 감지증폭기 구동제어부내 오버드라이빙신호발생부(110)이다.2 is an overdriving signal generator 110 in a sense amplifier driving control unit according to the prior art.
종래기술의 경우에는 도 2에 보이는 바와 같이 감지증폭기의 액티브시나 셀의 데이터를 주기적으로 리프레쉬 하는 경우 혹은 번-인(Burn-in) 테스트를 하는 경우 등을 구분하지 않고 오버드라이빙구간을 동일하게 하였다. 이로 인한 문제점으로는 첫째, 감지증폭기의 오버드라이빙구간이 액티브 시에 적절하도록 설정되어 있는 경우 리프레쉬를 위한 오버드라이빙구간으로는 너무 짧아서 적절하지 못하다. 그 이유는 리프레쉬시에는 보통 4 뱅크 각각의 워드라인이 동시에 온상태가 되기 때문에 전원 노이즈가 심하게 발생하여 도 6의 파형도로부터 알 수 있는 바와 같이 비트 라인이 빨리 디벨롭프 되지도 않고, 셀전원전압 Vcore 레벨까지도 디벨롭프 되지 않아 로우 어드레스 스트로브에 필요한 최소 시간 tRASmin을 맞추는 것을 실패할 가능성이 크고 데이터를 잘못 인식할 수 있다. 또한, 감지증폭기 오버드라이빙구간이 리프레쉬 시에 적절하도록 설정되어 있다면 액티브를 위한 오버드라이빙구간으로는 너무 길어 셀전원전압 Vcore이 과도하게 된다. 셀전원전압 Vcore은 내부전원으로서 센스 앰프 인에이블 지연기, 센스 앰프 오버드라이빙 지연기 등의 전원으로 사용되는데, 이러한 셀전원전압 Vcore이 과도하게 상승하게 되면 지연기에서의 지연시간이 감소하고, 펄스 폭이 작아지는 등의 심각한 문제를 야기한다.In the prior art, as shown in FIG. 2, the overdriving section is made the same without distinguishing between the activation of the sensing amplifier, the periodic refresh of the cell data, or the burn-in test. . As a result of this, first, if the overdriving section of the sense amplifier is set to be appropriate at the time of active, the overdriving section for refreshing is too short and not appropriate. The reason is that since the word lines of each of the four banks are turned on at the same time during refresh, the power supply noise is severely generated, and as shown in the waveform diagram of FIG. Even the Vcore level is not develped, so it is likely to fail to meet the minimum time tRASmin required for the row address strobe and misrecognize the data. In addition, if the sensing amplifier overdriving section is set appropriately at the time of refresh, the oversupply section for the active is too long, resulting in excessive cell power supply voltage Vcore. The cell power supply voltage Vcore is used as an internal power supply for sense amplifier enable delays and sense amplifier overdriving delays.If the cell power supply voltage Vcore rises excessively, the delay time in the delay device decreases, and the pulse It causes serious problems such as a smaller width.
상기의 문제점을 해결하기 위하여 감지증폭기를 오버드라이빙 하는 구간을 필요에 따라 달리하는 반도체기억장치내 감지 증폭기의 오버 드라이빙 제어회로 및 방법을 제공함에 목적이 있다.In order to solve the above problems, an object of the present invention is to provide an overdriving control circuit and method for a sense amplifier in a semiconductor memory device which varies a section for overdriving a sense amplifier as necessary.
도 1은 일반적인 감지증폭기의 오버 드라이빙을 위한 블럭구성도,1 is a block diagram for overdriving a general sense amplifier;
도 2는 종래기술에 따른 감지증폭기 구동제어부내 오버드라이빙신호발생부,2 is an overdriving signal generation unit in a sense amplifier driving control unit according to the prior art;
도 3은 본 발명에 따른 감지증폭기 구동제어부내 오버드라이빙신호발생부의 일 실시예 회로도,3 is a circuit diagram of an embodiment of an overdriving signal generator in a sense amplifier driving control unit according to the present invention;
도 4은 본 발명에 따른 감지증폭기 구동제어부내 오버드라이빙신호발생부의 다른 실시예 회로도,4 is a circuit diagram of another embodiment of an overdriving signal generator in a sense amplifier driving control unit according to the present invention;
도 5는 본 발명에 따른 감지증폭기 구동제어부내 오버드라이빙신호발생부에서의 액티브시 각부 타이밍도,FIG. 5 is a timing diagram of active parts in an overdriving signal generator in a sense amplifier driving control unit according to the present invention; FIG.
도 6은 본 발명에 따른 감지증폭기 구동제어부내 오버드라이빙신호발생부에서의 리프레쉬/번-인테스트시 각부 타이밍도,6 is a timing diagram of each part during the refresh / burn-in test in the overdriving signal generator in the sense amplifier driving control unit according to the present invention;
도 7은 종래기술에 따른 리프레쉬시 각부 파형도,7 is a waveform diagram of each part during refresh according to the prior art;
도 8은 본 발명에 따른 액티브시 각부 파형도,8 is a waveform diagram of each part in the active state according to the present invention;
도 9는 본 발명에 따른 리프레쉬시 각부 파형도.9 is a waveform diagram of each part during refreshing according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100: 감지증폭기 구동제어부 110: 오버드라이빙신호발생부100: detection amplifier drive control unit 110: over-driving signal generation unit
111: 액티브용 오버드라이빙신호지연부111: active overdriving signal delay unit
113: 리프레쉬용 오버드라이빙신호지연부113: overdriving signal delay unit for refresh
115: 오버드라이빙신호출력부115: overdriving signal output unit
200: 감지증폭기구동부 300: 감지증폭기200: detection amplifier drive 300: detection amplifier
본원 발명의 반도체기억장치내 감지 증폭기의 오버 드라이빙 제어회로는 반도체기억장치내 감지증폭기의 오버드라이빙을 수행하기 위하여 감지증폭기에 외부전원전압을 인가하기 위한 오버드라이빙 제어회로에 있어서, 입력된 센스앰프인에이블바아신호 및 상기 센스앰프인에이블바아신호가 제1 구간만큼 지연된 제1지연센스앰프인에이블바아신호를 출력하는 제1 오버드라이빙신호지연수단; 상기 제1지연센스앰프인에이블신호와 상기 제1지연센스앰프인에이블신호가 제2 구간만큼 지연된 제2지연센스앰프인에이블신호를 선택적으로 출력하는 제2 오버드라이빙신호지연수단; 및 상기 제1 오버드라이빙신호지연수단 및 상기 제2 오버드라이빙신호지연수단의 출력되는 상기 센스앰프인에이블바아신호, 상기 제1지연센스앰프인에이블신호 및 제2지연센스앰프인에이블신호를 논리결합하여 오버드라이빙신호를 생성하고, 상기 오버드라이빙신호를 출력하는 오버드라이빙신호출력수단을 포함하는 것을 특징으로 한다.An overdriving control circuit of a sense amplifier in a semiconductor memory device of the present invention is an input sense amplifier in an overdriving control circuit for applying an external power supply voltage to a sense amplifier to perform overdriving of a sense amplifier in a semiconductor memory device. First overdriving signal delay means for outputting a first delay sense enable bar signal delayed by the enable bar signal and the sense amplifier enable bar signal by a first interval; Second overdriving signal delay means for selectively outputting a second delay sense amplifier enable signal delayed by the first delay sense amplifier enable signal and the first delay sense amplifier enable signal by a second interval; And logically coupling the sense amplifier enable bar signal, the first delay sense amplifier enable signal, and the second delay sense amplifier enable signal outputted from the first overdriving signal delay means and the second overdriving signal delay means. And generating an overdriving signal and outputting the overdriving signal.
또한, 상기 제2 오버드라이빙신호지연수단은, 상기 반도체기억장치내 전체 뱅크를 리프레쉬 시키는 명령 혹은 번-인 테스트를 하라는 명령이 입력되는 경우상기 제2지연센스앰프인에이블신호를 출력하는 것을 특징으로 한다.The second overdriving signal delay means outputs the second delay sense amplifier enable signal when a command for refreshing all banks in the semiconductor memory device or a command for burn-in test is input. do.
또한, 상기 제1 구간은, 상기 반도체기억장치내 일부 뱅크를 액티브시키는 명령을 수행하기에 적절한 시간임을 특징으로 한다.The first interval may be a time appropriate for executing a command for activating some banks in the semiconductor memory device.
또한, 상기 제1 구간 및 상기 제2 구간의 합은, 상기 반도체기억장치내 전체 뱅크를 리프레쉬시키는 명령 혹은 번-인 테스트 명령을 수행하기에 적절한 시간임을 특징으로 한다.In addition, the sum of the first period and the second period may be a time suitable for performing a command to refresh the entire bank or the burn-in test command in the semiconductor memory device.
또한, 본원 발명의 반도체기억장치내 감지 증폭기의 오버 드라이빙 제어방법은 센스앰프인에이블바아신호가 입력되는 단계; 상기 센스앰프인에이블바아신호를 제1 구간동안 지연시킨 제1 지연센스앰프인에이블바아신호를 생성하는 단계; 상기 제1 지연센스앰프인에이블바아신호를 제2 구간만큼 지연시킨 제2 지연센스앰프인에이블바아신호를 생성하는 단계; 및 상기 센스앰프인에이블바아신호, 상기 제1지연센스앰프인에이블신호 및 제2지연센스앰프인에이블신호를 논리결합하여 오버드라이빙신호를 생성하고, 상기 오버드라이빙신호를 출력하는 단계를 포함하는 것을 특징으로 한다.In addition, the overdriving control method of the sense amplifier in the semiconductor memory device of the present invention comprises the steps of inputting a sense amplifier enable bar signal; Generating a first delay sense amplifier enable bar signal that delays the sense amplifier enable bar signal for a first period; Generating a second delay sense amplifier enable bar signal delaying the first delay sense amplifier enable bar signal by a second interval; And logically combining the sense amplifier enable bar signal, the first delay sense amplifier enable signal, and the second delay sense amplifier enable signal to generate an overdriving signal, and outputting the overdriving signal. It features.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .
도 3은 본 발명에 따른 감지증폭기 구동제어부(100)내 오버드라이빙신호발생부(110)의 일 실시예 회로도로서, 액티브시 오버드라이빙에 사용되는 신호를 발생시키기 위한 액티브용 오버드라이빙 신호지연부(111)와 리프레쉬 혹은 번-인 테스트시 오버드라이빙에 사용되는 신호를 발생시키기 위한 리프레쉬용 오버드라이빙 신호지연부(113) 및 위 각각의 신호지연부에서 지연된 오버드라이빙신호를 출력시키기 위한 오버드라이빙출력부(115)로 이루어진다.FIG. 3 is a circuit diagram of an overdriving signal generator 110 in the sense amplifier driving control unit 100 according to the present invention, and an active overdriving signal delay unit for generating a signal used for overdriving during an active operation ( 111) an overdriving signal delay unit 113 for refreshing to generate a signal used for overdriving in a refresh or burn-in test, and an overdriving output unit for outputting a delayed overdriving signal at each signal delay unit. It consists of 115.
위 구성에 따르면 반도체기억장치에 액티브명령이 입력되었을 때의 오버드라이빙구간과 리프레쉬명령 혹은 번-인 테스트 명령이 입력되었을 때의 오버드라이빙구간이 다르다. 즉, 액티브 명령이 입력되었을 때에는 도 5의 본 발명에 따른 감지증폭기 구동제어부내 오버드라이빙신호발생부에서의 액티브시 각부 타이밍도에서 볼 수 있듯이, 오버드라이빙구간으로 α만을 사용하고, 리프레쉬 혹은 번-인 테스트 명령이 입력되었을 때에는 도 6의 본 발명에 따른 감지증폭기 구동제어부내 오버드라이빙신호발생부에서의 리프레쉬/번-인테스트시 각부 타이밍도에서 볼 수 있듯이 α+β구간을 사용한다.According to the above configuration, the overdriving section when the active command is input to the semiconductor memory device and the overdriving section when the refresh command or the burn-in test command are input are different. That is, when the active command is input, as shown in the timing chart of each part of the active part in the overdriving signal generator in the sense amplifier driving control unit according to the present invention of FIG. 5, only α is used as the overdriving section, When the in-test command is inputted, as shown in the timing diagram of each part during the refresh / burn-in test in the overdriving signal generator in the sense amplifier driving control unit according to the present invention of FIG.
여기에서 사용되는 지연기는 논리소자인 인버터를 복수로 사용하여 구현할 수도 있고, 저항과 커패시터를 결합하여 구현할 수도 있다.The retarder used herein may be implemented by using a plurality of inverters, which are logic elements, or may be implemented by combining a resistor and a capacitor.
도 4는 본 발명에 따른 감지증폭기 구동제어부(100)내 오버드라이빙신호발생부(110-1)의 다른 실시예 회로도로서, 대부분의 구성이 도 3과 동일하고, 액티브용 오버드라이빙 신호지연부(111-1)의 출력과 리프레쉬용 오버드라이빙 신호지연부(113-1)의 출력을 한 쌍의 전달게이트를 사용하여 선택적으로 출력한다.FIG. 4 is a circuit diagram of another embodiment of the overdriving signal generator 110-1 in the sense amplifier drive control unit 100 according to the present invention. The configuration is similar to that of FIG. 3, and the active overdriving signal delay unit ( The output of 111-1) and the output of the overdriving signal delay unit 113-1 for refresh are selectively outputted using a pair of transfer gates.
도 7은 종래기술에 따른 리프레쉬시 각부 파형도이고, 도 8은 본 발명에 따른 액티브시 각부 파형도이며, 도 9는 본 발명에 따른 리프레쉬시 각부 파형도이다.7 is a waveform diagram of a refreshing part according to the prior art, FIG. 8 is a waveform diagram of an active part according to the present invention, and FIG. 9 is a diagram of a refreshing part waveform according to the present invention.
도 7은 오버드라이빙구간을 액티브시에 적절하도록 된 것으로 리프레쉬시에는 비트라인의 전압이 충분히 벌려주지 못함으로 볼 수 있으나, 본 발명에서와 같이 액티브시와 리프레쉬 혹은 전-인 테스트시 오버드라이빙구간을 달리하여 줌으로써 비트라인의 전압이 충분히 상승하고 셀전원전압이 불필요하게 상승하지 않음을 알 수 있다.FIG. 7 shows that the overdriving section is appropriate for the active state, and the bitline voltage may not be sufficiently widened during the refresh. In other words, it can be seen that the voltage of the bit line is sufficiently increased and the cell power supply voltage is not unnecessarily increased.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains, and the foregoing embodiments and the accompanying drawings. It is not limited to.
상기와 같은 본 발명의 구성에 따라 비트 라인의 전압이 빠른 시간내에 상승하여 데이터를 정상적으로 인식할 수 있고, 셀전원전압이 과도하게 상승하지 않아 지연기가 안정된 동작을 수행하는 유리한 효과가 있다.According to the configuration of the present invention as described above, the voltage of the bit line rises in a fast time so that data can be recognized normally, and the cell power supply voltage does not rise excessively, so that there is an advantageous effect that the delay device performs stable operation.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0078240A KR100406540B1 (en) | 2001-12-11 | 2001-12-11 | Overdriving Control Circuit in Sense Amplifier of Semiconductor Memory Device and its method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0078240A KR100406540B1 (en) | 2001-12-11 | 2001-12-11 | Overdriving Control Circuit in Sense Amplifier of Semiconductor Memory Device and its method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030048291A true KR20030048291A (en) | 2003-06-19 |
| KR100406540B1 KR100406540B1 (en) | 2003-11-20 |
Family
ID=29574279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0078240A KR100406540B1 (en) | 2001-12-11 | 2001-12-11 | Overdriving Control Circuit in Sense Amplifier of Semiconductor Memory Device and its method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100406540B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100625793B1 (en) * | 2004-12-28 | 2006-09-20 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| KR100738959B1 (en) * | 2006-02-09 | 2007-07-12 | 주식회사 하이닉스반도체 | Circuit and method for supplying voltage source of sense amplifier in semiconductor memory apparatus |
| US7317653B2 (en) | 2005-05-30 | 2008-01-08 | Hynix Semiconductor Inc. | Semiconductor memory device having sense amp over-driving structure and method of over-driving sense amplifier thereof |
| KR100794996B1 (en) * | 2006-05-09 | 2008-01-16 | 주식회사 하이닉스반도체 | Apparatus for Generating Pulse of Semiconductor Memory |
| KR100980402B1 (en) * | 2008-08-11 | 2010-09-07 | 주식회사 하이닉스반도체 | Sense Amplifier Overdrive Signal Generating Circuit and Semiconductor Memory Apparatus Including the Same |
| US7957213B2 (en) | 2006-02-09 | 2011-06-07 | Hynix Semiconductor, Inc. | Semiconductor memory apparatus |
-
2001
- 2001-12-11 KR KR10-2001-0078240A patent/KR100406540B1/en not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100625793B1 (en) * | 2004-12-28 | 2006-09-20 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| US7317653B2 (en) | 2005-05-30 | 2008-01-08 | Hynix Semiconductor Inc. | Semiconductor memory device having sense amp over-driving structure and method of over-driving sense amplifier thereof |
| KR100738959B1 (en) * | 2006-02-09 | 2007-07-12 | 주식회사 하이닉스반도체 | Circuit and method for supplying voltage source of sense amplifier in semiconductor memory apparatus |
| US7548480B2 (en) | 2006-02-09 | 2009-06-16 | Hynix Semiconductor Inc. | Circuit and method for supplying power to sense amplifier in semiconductor memory apparatus |
| US7957213B2 (en) | 2006-02-09 | 2011-06-07 | Hynix Semiconductor, Inc. | Semiconductor memory apparatus |
| KR100794996B1 (en) * | 2006-05-09 | 2008-01-16 | 주식회사 하이닉스반도체 | Apparatus for Generating Pulse of Semiconductor Memory |
| US7629826B2 (en) | 2006-05-09 | 2009-12-08 | Hynix Semiconductor Inc. | Circuit for generating pulses for semiconductor memory apparatus |
| KR100980402B1 (en) * | 2008-08-11 | 2010-09-07 | 주식회사 하이닉스반도체 | Sense Amplifier Overdrive Signal Generating Circuit and Semiconductor Memory Apparatus Including the Same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100406540B1 (en) | 2003-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100541367B1 (en) | Semiconductor device having over driving scheme | |
| KR100757926B1 (en) | Circuit and method for controlling sense amplifier in semiconductor memory apparatus | |
| US7158430B2 (en) | Bit line sense amplifier control circuit | |
| US8804446B2 (en) | Semiconductor device having equalizing circuit equalizing pair of bit lines | |
| KR20060113301A (en) | Semiconductor memory device having bit line over driving scheme and method for driving bit line sense amplifier thereof | |
| US7974140B2 (en) | Semiconductor device having a mode register and a plurality of voltage generators | |
| US7567469B2 (en) | Over driving pulse generator | |
| KR20100052885A (en) | Semiconductor memory device | |
| US20120213018A1 (en) | Device and method generating internal voltage in semiconductor memory device | |
| KR100700331B1 (en) | Device for controlling self refresh current | |
| KR100406540B1 (en) | Overdriving Control Circuit in Sense Amplifier of Semiconductor Memory Device and its method | |
| KR100438237B1 (en) | Semiconductor integrated circuit having test circuit | |
| KR100402246B1 (en) | Semiconductor memory device and write driving method thereof | |
| KR100780633B1 (en) | Over driver control signal generator in semiconductor memory device | |
| KR20080083432A (en) | Write driver of semiconductor memory device and operation method thereof | |
| KR20070069543A (en) | Semiconductor memory device and method for driving sense amplifier of the same | |
| KR20050059790A (en) | Circuit for controlling over-driving of sense amplifier | |
| KR100903388B1 (en) | Internal voltage control circuit and thereof control method | |
| KR100612946B1 (en) | Semiconductor memory device | |
| KR100855275B1 (en) | Semiconductor memory device contains sense amplifier control device | |
| KR100365432B1 (en) | Sense amplifier driving signal generator | |
| KR20080065114A (en) | Semiconductor and over driving method thereof | |
| KR100668830B1 (en) | Column address controller for memory device | |
| KR100608357B1 (en) | A bit-line precharge controlling circuit for semiconductor memory and the control method thereof | |
| KR20040048028A (en) | Device for Stabilizing Electric Sources During Refresh Mode and the Method Therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |