KR20030048213A - Method of forming isolation oxide layer without penetrated boron by using epitaxial layer - Google Patents

Method of forming isolation oxide layer without penetrated boron by using epitaxial layer Download PDF

Info

Publication number
KR20030048213A
KR20030048213A KR1020010078080A KR20010078080A KR20030048213A KR 20030048213 A KR20030048213 A KR 20030048213A KR 1020010078080 A KR1020010078080 A KR 1020010078080A KR 20010078080 A KR20010078080 A KR 20010078080A KR 20030048213 A KR20030048213 A KR 20030048213A
Authority
KR
South Korea
Prior art keywords
layer
oxide film
epitaxial growth
trench
forming
Prior art date
Application number
KR1020010078080A
Other languages
Korean (ko)
Inventor
정이선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010078080A priority Critical patent/KR20030048213A/en
Publication of KR20030048213A publication Critical patent/KR20030048213A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

PURPOSE: A method for forming an isolation layer capable of preventing the penetration of boron using an epitaxial growth layer is provided to be capable of improving the electric characteristics and reliability of a semiconductor device. CONSTITUTION: After sequentially forming a pad oxide layer(32) and a pad nitride layer(34) on a silicon substrate(30), a trench is formed by selectively etching the resultant structure. An epitaxial growth layer(38) having a thickness of 50-500 angstrom is formed on the surface of the trench, wherein the epitaxial growth layer is capable of holding boron due to the large solid solubility about the boron. An isolation layer(40) is deposited on the entire surface of the resultant structure. A CMP(Chemical Mechanical Polishing) process is carried out on the upper portion of the isolation layer for exposing the pad nitride layer. At this time, the isolation layer remains in the trench alone. Preferably, the epitaxial growth layer is made of SiGeC.

Description

에피택셜 성장층을 이용하여 붕소 침투를 방지할 수 있는 분리 산화막 형성 방법 {METHOD OF FORMING ISOLATION OXIDE LAYER WITHOUT PENETRATED BORON BY USING EPITAXIAL LAYER}Separation oxide formation method to prevent boron infiltration using epitaxial growth layer {METHOD OF FORMING ISOLATION OXIDE LAYER WITHOUT PENETRATED BORON BY USING EPITAXIAL LAYER}

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 구체적으로는 에피택셜 성장층을 이용하여 붕소 침투를 방지할 수 있는 분리 산화막 형성 방법에관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method of forming a separated oxide film capable of preventing boron infiltration by using an epitaxial growth layer.

일반적으로, 반도체 집적회로 소자는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 단위 트랜지스터를 채용하며, 수 많은 단위 트랜지스터를 동일한 소자 내에 형성시켜 집적회로를 구현한다. 각각의 단위 트랜지스터를 전기적으로 분리시키기 위하여 분리 산화막이 사용되는데, 최근에는 얕은 트렌치 절연(Shallow Trench Isolation; STI) 방식이 일반적으로 사용되고 있다. STI 방식은 실리콘 기판에 트렌치를 형성한 후 트렌치 내부에 분리 산화막을 형성하여 단위 트랜지스터 사이를 전기적으로 분리시키는 방식이다. 이러한 STI 방식은 다른 유형의 분리 방식에 비하여 분리 영역의 넓이 및 깊이 조절이 용이한 장점이 있다.In general, a semiconductor integrated circuit device employs a unit transistor of a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) structure, and implements an integrated circuit by forming a number of unit transistors in the same device. A separate oxide film is used to electrically isolate each unit transistor, and recently, a shallow trench isolation (STI) method is generally used. In the STI method, a trench is formed in a silicon substrate, and then an isolation oxide film is formed in the trench to electrically separate the unit transistors. This STI method has an advantage of easily adjusting the width and depth of the separation area compared to other types of separation methods.

STI 방식을 이용하는 종래의 분리 산화막 형성 방법은 다음과 같다.The conventional separation oxide film formation method using the STI method is as follows.

도 1a를 참조하면, 실리콘 기판(10) 위에 패드 산화막(12)과 패드 질화막(14)을 형성한 후, 소자 분리 영역으로 정의된 부분의 패드 질화막(14)과 패드 산화막(12)과 실리콘 기판(10)을 순차적으로 식각하여 트렌치(16)를 만든다. 도면에 도시되지는 않았지만, 실리콘 기판(10)에는 p-웰이 형성되어 있다.Referring to FIG. 1A, after the pad oxide film 12 and the pad nitride film 14 are formed on the silicon substrate 10, the pad nitride film 14, the pad oxide film 12, and the silicon substrate in the portions defined as device isolation regions are formed. (10) is sequentially etched to form the trench 16. Although not shown in the figure, a p-well is formed in the silicon substrate 10.

이어서, 도 1b에 도시된 바와 같이, 트렌치(16)에 노출된 실리콘 기판(10)의 표면에 고온 산화에 의하여 내벽 산화막(18, liner oxide)을 형성한다. 이 내벽 산화막(18)은 트렌치(16)의 각진 모서리를 둥글게 만들기 위한 것이다.Subsequently, as shown in FIG. 1B, an inner wall oxide film 18 (liner oxide) is formed on the surface of the silicon substrate 10 exposed to the trench 16 by high temperature oxidation. This inner wall oxide film 18 is for rounding the angular edges of the trench 16.

이어서, 도 1c에 도시된 바와 같이, 트렌치를 포함하는 결과물 전면에 분리 산화막(20)을 증착한다. 분리 산화막(20)의 증착 방법은 주로 고밀도 플라즈마 화학적 기상 증착(High Density Plasma Chemical Vapor Deposition; HDP-CVD) 방식이이용된다.Subsequently, as illustrated in FIG. 1C, a separation oxide film 20 is deposited on the entire surface of the resultant product including the trench. As the deposition method of the separation oxide film 20, a high density plasma chemical vapor deposition (HDP-CVD) method is mainly used.

그리고 나서, 도 1d에 도시된 바와 같이, 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 진행하여 분리 산화막(20)의 상부를 평탄화시킴과 동시에 패드 질화막(14) 상부로부터 분리 산화막(20)을 제거한다. 이 때, 패드 질화막(14)은 연마 과정에서 연마 정지층의 역할을 수행한다. 화학적 기계적 연마 공정의 특성상 트렌치 내부에만 남게 된 분리 산화막(20)의 상부는 패드 질화막(14)의 상부보다 약간 낮은 위치까지 내려간다.Then, as shown in FIG. 1D, a chemical mechanical polishing (CMP) process is performed to planarize the upper portion of the separation oxide film 20 and simultaneously remove the separation oxide film 20 from the top of the pad nitride film 14. Remove At this time, the pad nitride film 14 serves as a polishing stop layer in the polishing process. Due to the nature of the chemical mechanical polishing process, the upper portion of the isolation oxide layer 20 remaining only inside the trench is lowered to a position slightly lower than the upper portion of the pad nitride layer 14.

이상 설명한 일련의 공정을 통하여 STI 방식의 분리 산화막(20)이 완성된다. 그런데, 종래의 분리 산화막 형성 방법에서는 내벽 산화막(18)이 고온 공정에서 형성되기 때문에, 도 1e에 도시된 바와 같이, p-웰에 함유되어 있던 붕소(22, boron)가 분리 산화막(20) 안으로 확산된다. 따라서, 웰과 채널 영역에서의 붕소 농도가 감소하게 되어 NMOS의 문턱 전압이 낮아지게 된다. 이와 같은 붕소 침투 현상은 후속 열공정에서도 계속되어 소자의 정상적인 동작에 영향을 미치게 되며, 이러한 문제는 소자의 집적도가 증가하고 소자의 크기가 작아질수록 더욱 심각하게 대두된다.Through the series of processes described above, the STI separation oxide film 20 is completed. However, in the conventional separation oxide film forming method, since the inner wall oxide film 18 is formed at a high temperature process, as shown in FIG. 1E, boron 22 contained in the p-well is introduced into the separation oxide film 20. Spreads. Thus, the boron concentration in the well and channel regions is reduced, thereby lowering the threshold voltage of the NMOS. Such boron penetration continues in subsequent thermal processes, affecting the normal operation of the device, and this problem becomes more serious as the device density increases and the device size decreases.

따라서, 본 발명은 이러한 종래기술에서의 문제점들을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 분리 산화막으로의 붕소 침투를 방지하여 반도체 소자의 전기적 특성과 신뢰성을 향상시킬 수 있는 분리 산화막의 형성 방법을 제공하고자 하는 것이다.Accordingly, the present invention has been made to solve the problems in the prior art, an object of the present invention is to prevent boron penetration into the separation oxide film to improve the electrical characteristics and reliability of the semiconductor device forming method Is to provide.

도 1a 내지 도 1e는 종래기술에 따른 분리 산화막 형성 방법을 나타내는 공정 단면도.1A to 1E are cross-sectional views illustrating a method of forming a separated oxide film according to the prior art.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 분리 산화막 형성 방법을 나타내는 공정 단면도.2A to 2E are cross-sectional views illustrating a method of forming a separated oxide film according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10, 30: 실리콘 기판12, 32: 패드 산화막10, 30: silicon substrate 12, 32: pad oxide film

14, 34: 패드 질화막16, 36: 트렌치14, 34: pad nitride film 16, 36: trench

18: 내벽 산화막38: 에피택셜 성장층18: inner wall oxide film 38: epitaxial growth layer

20, 40: 분리 산화막22, 42: 붕소20, 40: separated oxide film 22, 42: boron

상기 목적을 달성하기 위하여, 본 발명은 에피택셜 성장층을 이용하여 붕소 침투를 방지할 수 있는 분리 산화막의 형성 방법을 제공한다.In order to achieve the above object, the present invention provides a method for forming a separated oxide film that can prevent the boron infiltration by using an epitaxial growth layer.

본 발명에 따른 분리 산화막의 형성 방법은, 실리콘 기판 위에 패드 산화막과 패드 질화막을 형성하는 단계와, 소자 분리 영역으로 정의된 부분의 패드 질화막과 패드 산화막과 실리콘 기판을 순차적으로 식각하여 트렌치를 형성하는 단계와, 트렌치에 노출된 실리콘 기판의 표면에 선택적으로 에피택셜 성장층을 형성하는 단계와, 트렌치를 포함한 결과물 전면에 분리 산화막을 증착하는 단계와, 분리 산화막의 상부를 평탄화시킴과 동시에 패드 질화막의 상부로부터 분리 산화막을 제거하여 트렌치 내부에만 분리 산화막이 남도록 하는 단계를 포함한다.The method for forming a separation oxide according to the present invention includes forming a pad oxide film and a pad nitride film on a silicon substrate, and sequentially forming a trench by etching the pad nitride film, the pad oxide film, and the silicon substrate in a portion defined as an isolation region. Forming an epitaxially grown layer on the surface of the silicon substrate exposed to the trench, depositing a separation oxide over the entire surface of the resulting trench, planarizing the top of the separation oxide, and simultaneously Removing the separation oxide from the top so that the separation oxide remains only in the trench.

특히, 에피택셜 성장층은 후속 열공정에서 분리 산화막 쪽으로의 붕소 침투를 억제하는 것이 특징이다.In particular, the epitaxially grown layer is characterized by inhibiting boron penetration into the separation oxide film in subsequent thermal processes.

본 발명에 따른 분리 산화막 형성 방법에 있어서, 에피택셜 성장층은 실리콘-게르마늄-탄소로 이루어지는 것이 바람직하며, 550~1100℃의 온도 및 10~500mTorr의 압력에서 50~500Å의 두께로 성장될 수 있다. 또한, 에피택셜 성장층은 원자층 증착 기술, 플라즈마 강화 화학적 기상 증착 공정, 유기 금속 화학적 기상 증착 공정 중의 어느 하나를 이용하여 형성될 수 있으며, 분리 산화막의 증착 단계는 고밀도 플라즈마 화학적 기상 증착 공정을 이용할 수 있고, 분리 산화막의 평탄화 단계는 화학적 기계적 연마 공정을 이용할 수 있다.In the separation oxide film forming method according to the present invention, the epitaxial growth layer is preferably made of silicon-germanium-carbon, and may be grown to a thickness of 50 to 500 kPa at a temperature of 550 to 1100 ° C. and a pressure of 10 to 500 mTorr. . In addition, the epitaxial growth layer may be formed using any one of an atomic layer deposition technique, a plasma enhanced chemical vapor deposition process, and an organometallic chemical vapor deposition process, and the deposition step of the separated oxide film may use a high density plasma chemical vapor deposition process. The planarization step of the separated oxide film may use a chemical mechanical polishing process.

또한, 본 발명에 따른 분리 산화막 형성 방법은, 에피택셜 성장층의 형성 단계 후, 고온 산화에 의하여 내벽 산화막을 형성하는 단계를 더 포함할 수 있다.In addition, the separation oxide film forming method according to the present invention may further include forming an inner wall oxide film by high temperature oxidation after the step of forming the epitaxial growth layer.

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 분리 산화막 형성 방법을 나타내는 공정 단면도이다.2A to 2E are cross-sectional views illustrating a method of forming a separated oxide film according to an embodiment of the present invention.

먼저, 도 2a를 참조하면, 실리콘 기판(30) 위에 패드 산화막(32)과 패드 질화막(34)을 형성한 후, 소자 분리 영역으로 정의된 부분의 패드 질화막(34)과 패드 산화막(32)과 실리콘 기판(30)을 순차적으로 식각하여 트렌치(36)를 형성한다. 도면에 도시되지는 않았지만, 실리콘 기판(30)에는 p-웰이 형성되어 있다.First, referring to FIG. 2A, after the pad oxide film 32 and the pad nitride film 34 are formed on the silicon substrate 30, the pad nitride film 34 and the pad oxide film 32 of the portion defined as an isolation region are formed. The silicon substrate 30 is sequentially etched to form the trench 36. Although not shown in the figure, a p-well is formed in the silicon substrate 30.

이어서, 도 2b에 도시된 바와 같이, 트렌치(36)에 노출된 실리콘 기판(30)의 표면에 선택적으로 에피택셜 성장층(38, epitaxial growth layer)을 형성한다. 이 에피택셜 성장층(38)은 종래의 내벽 산화막(도 1의 18)을 대신하여 트렌치(36)의 각진 모서리를 둥글게 만드는 한편, 종래기술의 문제점이었던 붕소 침투 현상을 방지한다.Next, as shown in FIG. 2B, an epitaxial growth layer 38 is selectively formed on the surface of the silicon substrate 30 exposed to the trench 36. This epitaxially grown layer 38 rounds the angular corners of the trench 36 in place of the conventional inner wall oxide film (18 in FIG. 1), while preventing boron penetration, a problem of the prior art.

종래의 붕소 침투 현상은 고온 산화 공정에서 나타나는 붕소의 분리(segregation)로 인하여 발생한다. 본 발명의 에피택셜 성장층(38)은 실리콘보다 붕소에 대한 고용성(固溶性, solid solubility)이 크기 때문에, 붕소가 에피택셜 성장층(38)에 갇히는 효과를 주어 후속 열공정에 의한 붕소 침투를 억제할 수 있다.Conventional boron penetration occurs due to the segregation of boron in the high temperature oxidation process. Since the epitaxial growth layer 38 of the present invention has a higher solid solubility with respect to boron than silicon, boron is trapped in the epitaxial growth layer 38, thereby preventing boron infiltration by the subsequent thermal process. It can be suppressed.

에피택셜 성장층(38)으로는 실리콘-게르마늄-탄소(SiGeC)가 바람직하게 사용될 수 있다. SiGeC 에피택셜 성장층(38)은 약 550~1100℃의 온도 및 10~500mTorr의 압력에서 약 50~500Å의 두께로 성장시킬 수 있다. 에피택셜 성장층(38)의 형성 후, 종래의 내벽 산화막을 추가로 형성할 수도 있고 생략할 수도 있다. 에피택셜 성장층(38)은 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여 형성할 수도 있으며, 플라즈마 강화 화학적 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PE-CVD) 공정 또는 유기 금속 화학적 기상 증착(Metal Organic Chemical Vapor Deposition; MO-CVD) 공정을 사용하여 형성할 수도 있다.As the epitaxial growth layer 38, silicon-germanium-carbon (SiGeC) may be preferably used. The SiGeC epitaxial growth layer 38 may be grown to a thickness of about 50 to 500 Pa at a temperature of about 550 to 1100 ° C. and a pressure of 10 to 500 mTorr. After the epitaxial growth layer 38 is formed, a conventional inner wall oxide film may be further formed or omitted. The epitaxial growth layer 38 may be formed using atomic layer deposition (ALD) technology, and may be a plasma enhanced chemical vapor deposition (PE-CVD) process or an organometallic chemical vapor deposition. It may also be formed using a (Metal Organic Chemical Vapor Deposition; MO-CVD) process.

에피택셜 성장층(38)을 형성한 후, 도 2c에 도시된 바와 같이, 고밀도 플라즈마 화학적 기상 증착(HDP-CVD) 공정을 이용하여 트렌치를 포함한 결과물 전면에 분리 산화막(40)을 증착한다.After the epitaxial growth layer 38 is formed, as shown in FIG. 2C, a separation oxide film 40 is deposited on the entire surface including the trench using a high density plasma chemical vapor deposition (HDP-CVD) process.

이어서, 도 2d에 도시된 바와 같이, 화학적 기계적 연마(CMP) 공정을 진행하여 분리 산화막(40)의 상부를 평탄화시킴과 동시에 패드 질화막(34) 상부로부터 분리 산화막(40)을 제거한다. 이 때, 패드 질화막(34)은 연마 과정에서 연마 정지층의 역할을 수행한다. 화학적 기계적 연마 공정의 특성상 트렌치 내부에만 남게 된 분리 산화막(40)의 상부는 패드 질화막(34)의 상부보다 약간 낮은 위치까지 내려간다.Subsequently, as illustrated in FIG. 2D, a chemical mechanical polishing (CMP) process is performed to planarize the upper portion of the separation oxide film 40 and to remove the separation oxide film 40 from the top of the pad nitride film 34. At this time, the pad nitride film 34 serves as a polishing stop layer in the polishing process. Due to the chemical mechanical polishing process, the upper portion of the isolation oxide layer 40 remaining only inside the trench is lowered to a position slightly lower than the upper portion of the pad nitride layer 34.

이상 설명한 일련의 공정을 통하여 얕은 트렌치 절연(STI) 방식의 분리 산화막(40)이 완성된다.Through the series of processes described above, the isolation oxide film 40 having the shallow trench isolation (STI) method is completed.

본 발명의 방법에 따르면, 분리 산화막(40) 형성 후 열공정이 진행되더라도,에피택셜 성장층(38)의 붕소 고용성이 실리콘보다 크기 때문에 분리 산화막(40) 쪽으로 확산되는 붕소가 에피택셜 성장층(38)에 갇히게 된다. 따라서, 실리콘과 산화막 사이에서 붕소 분리 현상이 크게 감소하여 채널 영역에서의 붕소 농도 변화가 작아지게 되므로 문턱 전압의 변화가 거의 없어진다.According to the method of the present invention, even if the thermal process is performed after the formation of the separation oxide film 40, since the boron solid solubility of the epitaxial growth layer 38 is greater than that of silicon, boron diffused toward the separation oxide film 40 is epitaxially grown layer 38. You are trapped in). Therefore, boron separation between silicon and the oxide film is greatly reduced and the change in boron concentration in the channel region is reduced, so that the change in threshold voltage is almost eliminated.

또한, 에피택셜 성장층(38)이 성장하면서 활성 영역이 더 확보되기 때문에, 후속 컨택 홀 공정에서 더 큰 공정 여유를 확보할 수 있는 장점도 기대할 수 있다.In addition, as the epitaxial growth layer 38 grows, more active regions are secured, and thus, an advantage of securing a larger process margin in a subsequent contact hole process may be expected.

본 발명의 방법은 NMOSFET에 적용될 경우 채널의 붕소 농도를 유지할 수 있는 효과가 있으며, PMOSFET에 적용될 경우 P+/N 접합의 붕소 농도를 유지할 수 있는 효과가 있다.The method of the present invention has the effect of maintaining the boron concentration of the channel when applied to the NMOSFET, and the effect of maintaining the boron concentration of the P + / N junction when applied to the PMOSFET.

본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.In the present specification and drawings, preferred embodiments of the present invention have been disclosed, and although specific terms have been used, these are merely used in a general sense to easily explain the technical contents of the present invention and to help the understanding of the present invention. It is not intended to limit the scope. It is apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.

Claims (7)

실리콘 기판 위에 패드 산화막과 패드 질화막을 형성하는 단계;Forming a pad oxide film and a pad nitride film on the silicon substrate; 소자 분리 영역으로 정의된 부분의 상기 패드 질화막과 상기 패드 산화막과 상기 실리콘 기판을 순차적으로 식각하여 트렌치를 형성하는 단계;Forming a trench by sequentially etching the pad nitride layer, the pad oxide layer, and the silicon substrate in a portion defined as an isolation region; 상기 트렌치에 노출된 상기 실리콘 기판의 표면에 선택적으로 에피택셜 성장층을 형성하는 단계;Selectively forming an epitaxial growth layer on a surface of the silicon substrate exposed to the trench; 상기 트렌치를 포함한 결과물 전면에 분리 산화막을 증착하는 단계; 및Depositing a separation oxide film over the entire surface of the resultant product including the trench; And 상기 분리 산화막의 상부를 평탄화시킴과 동시에 상기 패드 질화막의 상부로부터 상기 분리 산화막을 제거하여 상기 트렌치 내부에만 상기 분리 산화막이 남도록 하는 단계를 포함하며,Planarizing an upper portion of the separation oxide layer and simultaneously removing the separation oxide layer from an upper portion of the pad nitride layer so that the separation oxide layer remains only in the trench; 상기 에피택셜 성장층은 후속 열공정에서 상기 분리 산화막 쪽으로의 붕소 침투를 억제하는 것을 특징으로 하는 분리 산화막 형성 방법.And wherein said epitaxially grown layer inhibits boron penetration into said isolation oxide in subsequent thermal processes. 제 1 항에 있어서, 상기 에피택셜 성장층은 실리콘-게르마늄-탄소로 이루어지는 것을 특징으로 하는 분리 산화막 형성 방법.The method of claim 1, wherein the epitaxial growth layer is made of silicon-germanium-carbon. 제 1 항 또는 제 2 항에 있어서, 상기 에피택셜 성장층은 550~1100℃의 온도 및 10~500mTorr의 압력에서 50~500Å의 두께로 성장되는 것을 특징으로 하는 분리 산화막 형성 방법.The method of claim 1, wherein the epitaxially grown layer is grown to a thickness of 50 to 500 kPa at a temperature of 550 to 1100 ° C. and a pressure of 10 to 500 mTorr. 제 1 항 또는 제 2 항에 있어서, 상기 에피택셜 성장층은 원자층 증착 기술, 플라즈마 강화 화학적 기상 증착 공정, 유기 금속 화학적 기상 증착 공정 중의 어느 하나를 이용하여 형성되는 것을 특징으로 하는 분리 산화막 형성 방법.The method of claim 1, wherein the epitaxial growth layer is formed using any one of an atomic layer deposition technique, a plasma enhanced chemical vapor deposition process, and an organometallic chemical vapor deposition process. . 제 1 항 또는 제 2 항에 있어서, 상기 분리 산화막의 증착 단계는 고밀도 플라즈마 화학적 기상 증착 공정을 이용하는 것을 특징으로 하는 분리 산화막 형성 방법.The method of claim 1, wherein the depositing of the separated oxide film uses a high density plasma chemical vapor deposition process. 제 1 항 또는 제 2 항에 있어서, 상기 분리 산화막의 평탄화 단계는 화학적 기계적 연마 공정을 이용하는 것을 특징으로 하는 분리 산화막 형성 방법.The method of claim 1 or 2, wherein the planarization of the separated oxide film is performed using a chemical mechanical polishing process. 제 1 항 또는 제 2 항에 있어서, 상기 에피택셜 성장층의 형성 단계 후, 고온 산화에 의하여 내벽 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 분리 산화막 형성 방법.The method of claim 1 or 2, further comprising forming an inner wall oxide film by high temperature oxidation after the step of forming the epitaxial growth layer.
KR1020010078080A 2001-12-11 2001-12-11 Method of forming isolation oxide layer without penetrated boron by using epitaxial layer KR20030048213A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010078080A KR20030048213A (en) 2001-12-11 2001-12-11 Method of forming isolation oxide layer without penetrated boron by using epitaxial layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010078080A KR20030048213A (en) 2001-12-11 2001-12-11 Method of forming isolation oxide layer without penetrated boron by using epitaxial layer

Publications (1)

Publication Number Publication Date
KR20030048213A true KR20030048213A (en) 2003-06-19

Family

ID=29574168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010078080A KR20030048213A (en) 2001-12-11 2001-12-11 Method of forming isolation oxide layer without penetrated boron by using epitaxial layer

Country Status (1)

Country Link
KR (1) KR20030048213A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367154A (en) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 Transistor and method for forming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367154A (en) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 Transistor and method for forming same

Similar Documents

Publication Publication Date Title
US4980747A (en) Deep trench isolation with surface contact to substrate
US6642581B2 (en) Semiconductor device comprising buried channel region
KR100630110B1 (en) Semiconductor device and method of fabricating the same
US6933201B2 (en) Method for manufacturing semiconductor device
US6608354B2 (en) Semiconductor device and method of manufacturing the same
US4926233A (en) Merged trench bipolar-CMOS transistor fabrication process
US7202123B1 (en) Mesa isolation technology for extremely thin silicon-on-insulator semiconductor devices
JPH118379A (en) Semiconductor device and manufacture thereof
US4900689A (en) Method of fabrication of isolated islands for complementary bipolar devices
JP3205306B2 (en) Semiconductor device and method of manufacturing the same
US20020090787A1 (en) Self-aligned elevated transistor
US6433400B1 (en) Semiconductor fabrication employing barrier atoms incorporated at the edges of a trench isolation structure
US6919612B2 (en) Biasable isolation regions using epitaxially grown silicon between the isolation regions
US6642536B1 (en) Hybrid silicon on insulator/bulk strained silicon technology
KR970000552B1 (en) Deep trench isolation with surface contact to substrate and the manufacturing method
KR20000013397A (en) Manufacturing method of trench isolation
JP2006210914A (en) Bipolar transistor and forming method thereof
US7122850B2 (en) Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current
KR20030048213A (en) Method of forming isolation oxide layer without penetrated boron by using epitaxial layer
US20240038580A1 (en) Locos or siblk to protect deep trench polysilicon in deep trench after sti process
US11139209B2 (en) 3D circuit provided with mesa isolation for the ground plane zone
JP3247106B2 (en) Manufacturing method and structure of integrated circuit
US20220320277A1 (en) Rfsoi semiconductor structures including a nitrogen-doped charge-trapping layer and methods of manufacturing the same
US20050106835A1 (en) Trench isolation structure and method of manufacture therefor
US6489193B1 (en) Process for device isolation

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application