KR20030040927A - Apparatus and method for detecting a receive signal strength of base station receiver - Google Patents

Apparatus and method for detecting a receive signal strength of base station receiver Download PDF

Info

Publication number
KR20030040927A
KR20030040927A KR1020010071600A KR20010071600A KR20030040927A KR 20030040927 A KR20030040927 A KR 20030040927A KR 1020010071600 A KR1020010071600 A KR 1020010071600A KR 20010071600 A KR20010071600 A KR 20010071600A KR 20030040927 A KR20030040927 A KR 20030040927A
Authority
KR
South Korea
Prior art keywords
signal
processor
value
strength
digital
Prior art date
Application number
KR1020010071600A
Other languages
Korean (ko)
Other versions
KR100438551B1 (en
Inventor
홍정기
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0071600A priority Critical patent/KR100438551B1/en
Publication of KR20030040927A publication Critical patent/KR20030040927A/en
Application granted granted Critical
Publication of KR100438551B1 publication Critical patent/KR100438551B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H04B7/15528—Control of operation parameters of a relay station to exploit the physical medium
    • H04B7/15535—Control of relay amplifier gain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/52—TPC using AGC [Automatic Gain Control] circuits or amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE: A device of detecting an RSSI(Receive Signal Strength Indicator) of a base station receiver and a method therefor are provided to map a value of a nonlinear section with a value of a linear section one to one when a receive signal less than certain strength is inputted, and to expand a receive signal detecting area, thereby extracting an exact RSSI detection voltage. CONSTITUTION: An RF signal processor(501) extracts an RF signal from a noise-removed signal. A mixer(502) frequency-downs the RF signal, and converts the RF signal into an IF signal. A distributor(503) distributes the IF signal. An IF signal processor(504) processes the first distribution signal into an IF. A baseband processor(505) frequency-downs an output signal of the IF signal processor(504), and converts the output signal into a baseband signal. An RSSI processor(506) detects strength of the second distribution signal from the distributor(503). A digital signal processor(507) decides receive signal strength from the detected signal strength, and converts into a value of a linear section if the signal strength is a value of a nonlinear section, then outputs the converted value as an AGC control voltage of many voltage control amplifiers of the IF signal processor(504).

Description

기지국 수신기의 수신신호 세기 검출 장치 및 방법{APPARATUS AND METHOD FOR DETECTING A RECEIVE SIGNAL STRENGTH OF BASE STATION RECEIVER}Apparatus and method for detecting received signal strength of base station receiver {APPARATUS AND METHOD FOR DETECTING A RECEIVE SIGNAL STRENGTH OF BASE STATION RECEIVER}

본 발명은 기지국 수신기에 관한 것으로 특히, CDMA 기지국 수신기에 있어서 수신신호 세기 검출 장치 및 방법에 관한 것이다.The present invention relates to a base station receiver, and more particularly, to an apparatus and method for detecting received signal strength in a CDMA base station receiver.

종래의 기지국 수신기의 수신신호 세기 검출 장치는 도1의 구성도에 도시된 바와 같이, 안테나에서 수신되어 잡음이 제거된 신호로부터 고주파 신호(RF)를 추출하는 RF신호 처리부(101)와, 국부신호 발생기(110)의 발진 주파수를 기준으로 상기 RF신호 처리부(101)에서의 고주파 신호(RF)를 주파수 하향 처리하여 중간주파수 신호(IF)로 변환하는 혼합기(Mixer)(102)와, 이 혼합기(102)의 출력신호(IF)를 분배하는 분배기(103)와, 이 분배기(103)에서의 제1 분배신호를 증폭하는 IF신호 처리부(104)와, 이 IF신호 처리부(104)의 출력 신호를 분배하는 분배기(105)와, 이 분배기(105)에서의 제1 분배신호의 세기를 검출하여 고주파 신호(RF)의 세기를 판단하고 그 판단 결과에 따라 상기 IF신호 처리부(104)에 AGC 제어전압을 출력하는 AGC 전압 검출부(106)와, 상기 분배기(105)에서의 제2 분배신호를 주파수 하향 처리하여 기저대역 신호로 변환하는 기저대역 처리부(107)와, 상기 분배기(103)에서의 제2 분배신호의 세기를 검출하는 RSSI(Receive Signal Strength Indicator) 처리부(108)와, 이 RSSI 처리부(108)에서 검출된 신호 세기로부터 수신신호 세기를 판단하여 상기 AGC 전압 검출부(106)의 AGC 동적 범위(Dynamic Range)를 제어한 후 상기 기저대역 처리부(107)에서의 기저대역 신호를 디지털신호 처리하는 디지털신호 처리부(109)로 구성된다.The conventional apparatus for detecting received signal strength of a base station receiver includes an RF signal processing unit 101 for extracting a high frequency signal RF from a signal received from an antenna and from which noise is removed, as shown in the configuration diagram of FIG. Mixer 102 for converting the high frequency signal RF from the RF signal processing unit 101 into an intermediate frequency signal IF based on the oscillation frequency of the generator 110 and converting it into an intermediate frequency signal IF. A divider 103 for distributing the output signal IF of 102, an IF signal processor 104 for amplifying the first split signal in the divider 103, and an output signal of the IF signal processor 104. The divider 105 for distributing and the intensity of the first divided signal in the divider 105 are detected to determine the intensity of the high frequency signal RF, and AGC control voltage is applied to the IF signal processor 104 according to the determination result. AGC voltage detection unit 106 for outputting the second portion and the second minute in the divider 105. A baseband processor 107 for converting the double signal into a baseband signal by converting the frequency signal into a baseband signal, a RSSI (Receive Signal Strength Indicator) processor 108 for detecting the strength of the second divided signal in the divider 103, The received signal strength is determined from the signal strength detected by the RSSI processor 108 to control the AGC dynamic range of the AGC voltage detector 106, and then the baseband signal from the baseband processor 107 is digitally converted. And a digital signal processor 109 for signal processing.

상기 IF신호 처리부(104)는 다수의 전압제어 증폭기(VCA ; Voltage Controlled Amplifier)가 직렬 연결되어 구성된다.The IF signal processor 104 includes a plurality of voltage controlled amplifiers (VCAs) connected in series.

상기 RSSI 처리부(108)는 도2의 블록도에 도시된 바와 같이, 분배기(103)에서의 제2 분배 신호를 입력으로 세기를 검출하여 그 세기에 따른 전압을 출력하는 대수 증폭기(121)와, 이 대수 증폭기(121)에서의 출력 전압을 소정 이득으로 증폭하는 연산 증폭기(122)로 구성된다.As illustrated in the block diagram of FIG. 2, the RSSI processing unit 108 detects the intensity of the second divided signal from the divider 103 and outputs a voltage according to the intensity. The operational amplifier 122 amplifies the output voltage of the logarithm amplifier 121 with a predetermined gain.

상기 디지털신호 처리부(109)는 RSSI 처리부(108)의 출력 신호를 디지털 신호로 변환하는 A/D 변환기(111)와, 이 A/D 변환기(111)의 출력신호를 입력으로 수신신호의 세기를 판단하여 상기 AGC 전압 검출부(106)의 AGC 동적 범위를 제어하는 프로세서(112)로 구성된다.The digital signal processing unit 109 converts the output signal of the RSSI processing unit 108 into a digital signal, and inputs the output signal of the A / D converter 111 to receive the strength of the received signal. The processor 112 determines and controls the AGC dynamic range of the AGC voltage detector 106.

이와같은 종래 기술의 동작 과정을 설명하면 다음과 같다.Referring to the operation of the prior art as follows.

필터와 저잡음 증폭기로 이루어진 프론트엔드(Front End)부가 안테나로 수신된 신호를 필터링 및 증폭한 후 신호 RF신호 처리부(101)로 입력시키게 된다.A front end consisting of a filter and a low noise amplifier filters and amplifies the signal received by the antenna and inputs the signal to the signal RF signal processor 101.

상기 RF신호 처리부(101)는 프론트엔드부에서의 입력신호로부터 고주파 신호(RF)를 추출하여 혼합기(102)로 입력시게 된다.The RF signal processor 101 extracts a high frequency signal RF from an input signal from the front end and inputs the RF signal to the mixer 102.

상기 혼합기(102)는 국부신호발생기(110)에서의 발진 주파수를 기준으로 RF신호 처리부(101)에서의 고주파 신호(RF)를 주파수 하향 조절하여 중간주파수 신호(IF)로 변환하게 된다.The mixer 102 converts the high frequency signal RF from the RF signal processor 101 down to the intermediate frequency signal IF based on the oscillation frequency of the local signal generator 110.

분배기(103)는 혼합기(102)에서의 출력 신호(IF)를 분배하여 IF신호처리부(104) 및 RSSI 처리부(108)에 입력시키게 된다.The divider 103 distributes the output signal IF from the mixer 102 and inputs it to the IF signal processor 104 and the RSSI processor 108.

이때, RSSI 처리부(108)는 분배기(103)에서의 제2 분배 신호의 세기를 검출하여 디지털신호 처리부(109)에 입력시키게 된다.At this time, the RSSI processor 108 detects the strength of the second divided signal from the divider 103 and inputs it to the digital signal processor 109.

즉, RSSI 처리부(108)는 도2에 도시된 바와 같이, 대수 증폭기(121)가 분배기(103)에서의 제2 분배 신호의 세기를 검출하여 그 세기에 따른 전압을 출력하고 연산 증폭기(122)가 상기 대수 증폭기(121)에서의 출력 전압을 소정 이득으로 증폭하여 디지털신호 처리부(109)에 입력시키게 된다.That is, as illustrated in FIG. 2, the RSSI processing unit 108 detects the intensity of the second divided signal in the divider 103 by the logarithm amplifier 121 and outputs a voltage according to the intensity. Amplifies the output voltage from the logarithmic amplifier 121 to a predetermined gain and inputs it to the digital signal processor 109.

이에 따라, 디지털신호 처리부(109)는 A/D 변환기(111)가 RSSI 처리부(108)의 출력 신호를 디지털 신호로 변환하면 프로세서(112)가 상기 A/D 변환기(111)에서의 출력 신호를 입력으로 수신신호의 세기를 판단하여 AGC 전압 검출부(106)의 동적 범위를 제어하게 된다.Accordingly, the digital signal processor 109 converts the output signal of the RSSI processor 108 into a digital signal when the A / D converter 111 converts the output signal from the A / D converter 111 into a digital signal. The strength of the received signal is determined as an input to control the dynamic range of the AGC voltage detector 106.

그리고, 상기 IF신호 처리부(104)는 분배기(103)에서의 제1 분배신호를 다수의 전압제어 증폭기(VCA)를 순차 통해 증폭하여 분배기(105)에 입력시키게 된다.In addition, the IF signal processing unit 104 sequentially amplifies the plurality of voltage control amplifiers (VCA) through the first distribution signal from the divider 103 and inputs it to the divider 105.

상기 분배기(105)는 IF신호 처리부(104)에서의 입력신호를 분배하여 AGC 전압 검출부(106) 및 기저대역 처리부(107)로 입력시키게 된다.The divider 105 divides an input signal from the IF signal processor 104 and inputs it to the AGC voltage detector 106 and the baseband processor 107.

이에 따라, AGC 전압 검출부(106)는 분배기(105)에서의 제1 분배 신호의 세기를 검출하여 고주파 신호(RF)의 세기를 판별한 후 AGC 제어전압을 출력하여 IF신호 처리부(104)에 구비된 다수의 전압제어 증폭기(VCA)의 이득을 조절하게 된다.Accordingly, the AGC voltage detector 106 detects the strength of the first divided signal in the divider 105 to determine the strength of the high frequency signal RF, and then outputs the AGC control voltage to the IF signal processor 104. The gain of the plurality of voltage controlled amplifiers (VCA) is adjusted.

즉, AGC 전압 검출부(106)는 고주파 신호(RF)의 세기가 크다고 판단되면 전압제어 증폭기(VCA)의 이득을 낮추고 반대로, 고주파 신호(RF)의 세기가 작다고 판단되면 전압제어 증폭기(VCA)의 이득을 높이기 위한 제어전압을 출력하여 IF신호의 세기를 항상 일정하게 유지시키게 된다.That is, when the AGC voltage detector 106 determines that the strength of the high frequency signal RF is large, the AGC voltage detector 106 lowers the gain of the voltage control amplifier VCA, and conversely, when it is determined that the strength of the high frequency signal RF is small, By outputting a control voltage to increase the gain, the strength of the IF signal is kept constant at all times.

이때, 기저대역 처리부(107)는 IF신호 처리부(104)에서 AGC 제어된 후 분배기(105)에서 분배된 제2 분배신호에 대해 주파수 하향 처리하여 기저대역 신호로 변환하고 그 기저대역 신호를 디지털신호 처리부(109)에 입력시키게 된다.At this time, the baseband processing unit 107 is AGC controlled by the IF signal processing unit 104, and then frequency down-processes the second distribution signal distributed by the distributor 105 to convert the baseband signal into a baseband signal and converts the baseband signal into a digital signal. It is input to the processing unit 109.

이에 따라, 디지털신호 처리부(109)는 기저대역 처리부(107)에서의 출력신호를 필터링, 에러 정정 등의 신호 처리를 수행하게 된다.Accordingly, the digital signal processor 109 performs signal processing such as filtering and error correction on the output signal from the baseband processor 107.

그런데, RSSI 처리부(108)에 구비되는 대수 증폭기(121)는 도3과 같은 특성 곡선을 갖는다. 도3에서 가로축은 입력신호의 세기이며 세로축은 이 입력신호에 따른 출력 전압이다.However, the logarithm amplifier 121 provided in the RSSI processing unit 108 has a characteristic curve as shown in FIG. 3. In Fig. 3, the horizontal axis represents the intensity of the input signal and the vertical axis represents the output voltage according to the input signal.

도3의 특성 곡선을 살펴보면 BdBm~CdBm의 입력 신호에 대해서는 선형적인 특성을 갖지만 BdBm 이하의 입력 신호에 대해서는 비선형적 특성을 갖는다는 것을 알 수 있다.Referring to the characteristic curve of FIG. 3, it can be seen that it has a linear characteristic for an input signal of BdBm to CdBm but a non-linear characteristic for an input signal of BdBm or less.

따라서, RSSI 처리부(108)가 기지국 수신기로 입력되는 신호의 세기를 BdBm까지는 정확히 검출할 수 있지만 비선형 구간에서는 정확한 검출이 어렵다.Therefore, although the RSSI processor 108 can accurately detect the strength of the signal input to the base station receiver up to BdBm, accurate detection is difficult in the nonlinear period.

또한, AGC 전압 검출부(106)가 RSSI 처리부(108)와 동일하게 구성되므로 세기가 BdBm까지의 수신신호에 대해서는 AGC 제어전압을 정상적으로 검출하여 전압제어 증폭기(VCA)의 이득을 적절하게 조절할 수 있으나, 도4의 수신신호 세기 검출시의 오류를 나타내는 특성 곡선에 도시된 바와 같이 BdBm 이하의 신호를 실제로 입력되는 신호 세기보다 높은 세기로 판단하는 오류가 발생하게 된다.In addition, since the AGC voltage detector 106 is configured in the same manner as the RSSI processor 108, the AGC control voltage is normally detected for the received signal up to BdBm, and thus the gain of the voltage control amplifier (VCA) can be properly adjusted. As shown in a characteristic curve representing an error in detecting the received signal strength of FIG. 4, an error for determining a signal of BdBm or less as an intensity higher than an actually input signal strength occurs.

즉, ndBm의 수신신호가 입력되면 비선형 특성으로 인하여 V(n) 레벨의 전압이 검출되지만 실제로는 Vlin(n) 레벨의 전압이 검출되어야 한다.That is, when the received signal of ndBm is input, the voltage of V (n) level is detected due to the nonlinear characteristic, but the voltage of Vlin (n) level should be detected in practice.

따라서, IF신호 처리부(104)에 구비되는 전압제어 증폭기(VCA)가 정상적인 이득보다 작은 이득으로 증폭하게 되어 BdBm 이하의 입력신호가 수신기로 입력될 경우에는 자동 이득 조절(AGC)이 제대로 이루어지지 않아서 IF신호의 세기가 낮아지게 된다.Therefore, when the voltage control amplifier (VCA) provided in the IF signal processing unit 104 is amplified with a gain smaller than the normal gain, when the input signal of less than BdBm is input to the receiver, automatic gain control (AGC) is not performed properly. The strength of the IF signal is lowered.

즉, 종래에는 대수 증폭기(121)의 비선형적 특성구간으로 인하여 수신신호 세기 검출 가능영역이 좁아지게 되며 이러한 결과에 의해 자동 이득 조절(AGC)이 정상적으로 동작할 수 있는 동적 범위(Dynamic Range)가 BdBm까지로 제한되게 된다.That is, in the related art, due to the nonlinear characteristic section of the logarithm amplifier 121, the area capable of detecting the received signal strength is narrowed. As a result, the dynamic range in which the automatic gain control (AGC) can operate normally is BdBm. Will be limited to.

따라서, 종래의 기지국 수신기는 작은 신호가 입력될 경우 수신신호의 세기를 판단할 때 오류를 범하여 자동 이득 조절(AGC)이 정상적으로 동작하지 못하여 수신감도를 저하시키는 문제점이 있다.Therefore, the conventional base station receiver has a problem in that when a small signal is input, an automatic error control (AGC) does not operate normally when the strength of the received signal is determined to reduce the reception sensitivity.

따라서, 본 발명은 종래의 문제점을 개선하기 위하여 비선형 구간의 특성을 선형 특성으로 변환하여 수신신호의 세기 검출 영역을 확장할 수 있도록 창안한 기지국 수신기의 수신신호 세기 검출 장치 및 방법을 제공함에 목적이 있다.Accordingly, an object of the present invention is to provide an apparatus and method for detecting a received signal strength of a base station receiver, which can be used to extend a detection area of a received signal by converting a characteristic of a nonlinear period into a linear characteristic in order to improve the conventional problem. have.

도1은 종래 기지국 수신기의 수신신호 세기 검출 장치의 구성도.1 is a block diagram of an apparatus for detecting received signal strength of a conventional base station receiver.

도2는 RSSI 처리부의 블럭도.2 is a block diagram of an RSSI processing unit.

도3은 Log 증폭기의 특성 곡선.3 is a characteristic curve of a log amplifier.

도4는 Log 증폭기의 수신신호 세기 검출 오류를 보인 특성 곡선.4 is a characteristic curve showing a detection signal strength detection error of a log amplifier.

도5는 본 발명의 실시예를 위한 수신신호 세기 검출 장치의 구성도.5 is a block diagram of a reception signal strength detection apparatus for an embodiment of the present invention.

도6은 본 발명의 실시예에서 수신신호 세기 검출 및 AGC 동적 범위 확장을 위한 동작 순서도.6 is an operational flowchart for detecting received signal strength and extending AGC dynamic range in an embodiment of the present invention.

** 도면의 주요부분에 대한 부호 설명 **** Explanation of symbols on the main parts of the drawing **

501 : RF신호 처리부502 : 혼합기501: RF signal processing unit 502: mixer

503 : 분배기504 : IF신호 처리부503: splitter 504: IF signal processing unit

505 : 기저대역 처리부506 : RSSI 처리부505: baseband processing unit 506: RSSI processing unit

507 : 디지털신호 처리부508 : 국부신호 발생기507: digital signal processing unit 508: local signal generator

본 발명은 상기의 목적을 달성하기 위하여 수신된 고주파 신호(RF)를 주파수 하향 처리하여 중간주파수 신호(IF)로 변환하는 혼합기(Mixer)와, 다단의 전압제어증폭기(VCA)를 이용하여 상기 중간주파수 신호(IF)를 증폭하여 기저대역 처리부로 출력하는 IF신호 처리부와, 상기 중간주파수 신호(IF)의 세기를 검출하는 RSSI(Receive Signal Strength Indicator) 처리부와, 이 RSSI 처리부에서 검출된 신호 세기로부터 수신신호 세기를 판단하여 비선형 구간의 값으로 판단되면 선형 구간의 값으로 변환하여 상기 다단의 전압제어 증폭기의 AGC 제어 전압으로 출력하는 디지털신호 처리부를 구비하여 수신신호의 세기 검출 영역을 확장함과 아울러 AGC 동적 영역을 확장하도록 구성함을 특징으로 한다.The present invention uses a mixer (Mixer) and a multi-stage voltage control amplifier (VCA) for converting the received high frequency signal (RF) to a frequency down-processed to an intermediate frequency signal (IF) in order to achieve the above object An IF signal processor for amplifying the frequency signal IF and outputting the signal to the baseband processor, a RSSI (Receive Signal Strength Indicator) processor for detecting the strength of the intermediate frequency signal IF, and the signal strength detected by the RSSI processor. When the received signal strength is determined and determined as the value of the nonlinear section, the digital signal processing unit converts the linear signal to the AGC control voltage of the multi-stage voltage control amplifier and expands the detection area of the received signal. It is configured to extend the AGC dynamic range.

상기 디지털신호 처리부는 수신신호 세기(RSSI) 검출신호를 16진수(Hexadecimal) 값으로 변환하는 A/D 변환기와, 상기 16진수값을 입력으로 비선형적 구간을 선형적 구간 특성으로 데이터 변환하는 프로세서(processor)와, 상기에서 선형적 구간 특성으로 변환된 데이터를 아날로그 AGC 제어 전압으로 변환하여 IF신호 처리부에 구비되는 다수의 전압제어 증폭기(VCA)의 이득을 조절하는 D/A 변환기를 구비하여 구성함을 특징으로 한다.The digital signal processor includes an A / D converter for converting a received signal strength (RSSI) detection signal into a hexadecimal value, and a processor for converting a non-linear interval into a linear interval characteristic using the hexadecimal value as an input. processor and a D / A converter for controlling gains of a plurality of voltage control amplifiers (VCAs) included in the IF signal processor by converting the data converted into the linear interval characteristics into analog AGC control voltages. It is characterized by.

상기 프로세서는 비선형적 구간의 비선형 디지털 값과 선형 디지털 값이 1:1로 매핑되어 있는 룩업테이블(Look-Up Table)을 구비하여 구성함을 특징으로 한다.The processor is characterized in that it comprises a look-up table (Look-Up Table) is a one-to-one mapping between the non-linear digital value and the linear digital value of the non-linear interval.

즉, 본 발명은 대수 증폭기의 비선형 구간을 이상적인 특성 곡선의 선형 구간으로 변환하도록 하는 것이다.That is, the present invention is to convert the nonlinear section of the logarithmic amplifier into a linear section of the ideal characteristic curve.

또한, 본 발명은 상기의 목적을 달성하기 위하여 수신신호의 세기를 검출하는 단계와, 상기에서 검출된 수신신호의 세기가 소정 세기 이하인지 판단하는 단계와, 상기에서 수신신호의 세기가 소정 세기 이하로서 비선형 값으로 판단되면 룩업테이블을 이용하여 선형값으로 변환하는 단계와, 상기에서 변환된 선형값을 AGC 제어 전압으로 하여 전압제어 증폭기(VCA)의 이득을 조절하는 단계를 수행함을 특징으로 한다.In addition, the present invention is to detect the intensity of the received signal, to determine whether the detected intensity of the received signal is less than a predetermined intensity in order to achieve the above object, wherein the intensity of the received signal is less than a predetermined intensity If it is determined as a non-linear value, the step of converting to a linear value using a lookup table, and adjusting the gain of the voltage control amplifier (VCA) by using the converted linear value as the AGC control voltage.

이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도5는 본 발명의 실시예를 위한 수신신호 세기 검출 장치의 구성도로서 이에 도시한 바와 같이, 안테나에서 수신되어 잡음이 제거된 신호로부터 고주파 신호(RF)를 추출하는 RF신호 처리부(501)와, 국부신호 발생기(508)의 발진 주파수를 기준으로 상기 RF신호 처리부(501)에서의 고주파 신호(RF)를 주파수 하향 처리하여 중간주파수 신호(IF)로 변환하는 혼합기(502)와, 이 혼합기(502)의 출력신호(IF)를 분배하는 분배기(503)와, 이 분배기(503)에서의 제1 분배신호를 중간주파 처리하는 IF신호 처리부(504)와, 이 IF신호 처리부(504)의 출력 신호를 주파수 하향 처리하여 기저대역 신호로 변환하는 기저대역 처리부(505)와, 상기 분배기(503)에서의 제2 분배신호의 세기를 검출하는 RSSI(Receive Signal Strength Indicator) 처리부(506)와, 이 RSSI 처리부(506)에서 검출된 신호 세기로부터 수신신호 세기를 판단한 후 상기 기저대역 처리부(505)에서의 기저대역 신호를 처리하는 디지털신호 처리부(507)와, 발진주파수를 상기 혼합기(502)로 공급하는 국부신호 발생기(508)로 구성한다.5 is a block diagram of an apparatus for detecting received signal strength according to an exemplary embodiment of the present invention, as shown therein, and an RF signal processor 501 for extracting a high frequency signal RF from a signal received from an antenna from which noise is removed. A mixer 502 for frequency down-processing the high frequency signal RF from the RF signal processor 501 based on the oscillation frequency of the local signal generator 508 and converting it into an intermediate frequency signal IF; A splitter 503 for distributing the output signal IF of 502, an IF signal processor 504 for intermediate frequency processing of the first split signal in the splitter 503, and an output of the IF signal processor 504; A baseband processor 505 for frequency down-processing the signal into a baseband signal, a RSSI (Receive Signal Strength Indicator) processor 506 for detecting the strength of the second divided signal at the divider 503, The number from the signal strength detected by the RSSI processing unit 506 The digital signal processor 507 processes the baseband signal from the baseband processor 505 after determining the new signal strength, and the local signal generator 508 supplies the oscillation frequency to the mixer 502.

상기 IF신호 처리부(504)는 직렬 연결된 다수개의 전압제어 증폭기(VCA)로 구성한다.The IF signal processor 504 is composed of a plurality of voltage control amplifiers (VCA) connected in series.

상기 디지털신호 처리부(507)는 RSSI처리부(506)에서의 출력신호를 디지털신호로 변환하는 A/D 변환기(511)와, 이 A/D 변환기(511)에서 입력값을 점검하여 비선형 구간값으로 판단되면 그 비선형 구간값을 선형 구간값으로 매칭시키는 프로세서(512)와, 이 프로세서(512)에서의 선형 출력값을 아날로그 변환하여 IF신호 처리부(504)에 구비된 전압제어 증폭기(VCA)의 AGC 제어전압으로 출력하는 D/A 변환기(513)를 구비하여 구성한다.The digital signal processing unit 507 checks the input value of the A / D converter 511 for converting the output signal from the RSSI processing unit 506 into a digital signal, and checks the input value as a non-linear section value. AGC control of the voltage control amplifier (VCA) provided in the IF signal processor 504 by analog-converting the linear output value of the processor 512 and the linear output value of the processor 512 when the determination is made. A D / A converter 513 for outputting a voltage is provided.

이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 도6의 동작 순서도를 참조하여 설명하면 다음과 같다.The operation and the effect of the embodiment of the present invention configured as described above will be described with reference to the operation flowchart of FIG. 6.

우선, 본 발명은 Log 증폭기의 비선형 구간을 이상적인 선형구간으로 판단되도록 하기 위한 것이므로 특성 곡선의 선형적 구간을 연장(extrapolation ; 외삽법)하여 비선형 구간(BdBm 이하 구간)의 각 입력 세기에 맞는 전압을 추출하게 된다.First, the present invention is intended to determine the nonlinear section of the log amplifier as an ideal linear section, so that the linear section of the characteristic curve is extrapolated to extrapolate a voltage suitable for each input intensity of the nonlinear section (BdBm or lower section). Will be extracted.

상기에서 추출된 전압은 프로세서(512)의 룩업 테이블(520)에 저장한다.The extracted voltage is stored in the lookup table 520 of the processor 512.

도5에서 필터와 저잡음 증폭기로 이루어진 프론트엔드(Front End)부가 안테나로 수신된 신호를 필터링 및 증폭한 후 신호 RF신호 처리부(501)로 입력시키게 된다.In FIG. 5, the front end of the filter and the low noise amplifier filters and amplifies the signal received by the antenna, and then inputs the signal to the signal RF signal processor 501.

상기 RF신호 처리부(501)는 프론트엔드부에서의 입력신호로부터 고주파 신호(RF)를 추출하여 혼합기(502)로 입력시게 된다.The RF signal processor 501 extracts a high frequency signal RF from an input signal from the front end and inputs it to the mixer 502.

상기 혼합기(502)는 국부신호발생기(508)에서의 발진 주파수를 기준으로 RF신호 처리부(501)에서의 고주파 신호(RF)를 주파수 하향 조절하여 중간주파수 신호(IF)로 변환하게 된다.The mixer 502 converts the high frequency signal RF from the RF signal processor 501 down to the intermediate frequency signal IF based on the oscillation frequency of the local signal generator 508.

분배기(503)는 상기 혼합기(502)에서의 출력 신호(IF)를 분배하여 IF신호 처리부(504) 및 RSSI 처리부(506)에 입력시키게 된다.The divider 503 divides the output signal IF from the mixer 502 and inputs it to the IF signal processor 504 and the RSSI processor 506.

상기 IF신호 처리부(504)는 다수의 전압제어 증폭기(VCA)를 순차 통해 증폭하여 기저대역 처리부(505)에 입력시키게 된다.The IF signal processor 504 sequentially amplifies a plurality of voltage control amplifiers (VCAs) and inputs them to the baseband processor 505.

이때, RSSI 처리부(506)는 대수 증폭기가 분배기(503)에서의 제2 분배 신호의 세기를 검출하고 연산 증폭기가 상기에서 검출된 세기에 해당하는 전압을 디지털신호 처리부(507)에 구비된 A/D 변환기(511)가 받아 들일 수 있는 전압이 되도록 소정 이득으로 증폭하여 그 증폭된 전압을 디지털신호 처리부(507)에 입력시키게 된다.At this time, the RSSI processing unit 506 detects the intensity of the second divided signal in the distributor 503 by the logarithmic amplifier and the voltage corresponding to the intensity detected by the operational amplifier by the A / A provided in the digital signal processing unit 507. The D converter 511 is amplified with a predetermined gain so as to be an acceptable voltage, and the amplified voltage is input to the digital signal processor 507.

상기 디지털신호 처리부(507)는 A/D 변환기(511)가 입력 전압을 디지털 변환하면 프로세서(512)가 상기에서의 디지털 변환값을 BdBm의 수신신호가 입력되었을 때의 16진수 데이터와 비교하게 된다.When the A / D converter 511 digitally converts the input voltage, the digital signal processor 507 compares the digital conversion value with the hexadecimal data when the BdBm received signal is input. .

이에 따라, 디지털 변환값이 16진수 데이터 보다 크거나 같으면 프로세서(512)는 디지털 변환값을 그대로 D/A 변환기(513)로 출력하고 상기 D/A 변환기(513)에서의 아날로그 변환된 값을 아날로그 AGC 제어전압으로 하여 IF신호 처리부(504)로 입력시키게 된다.Accordingly, if the digital conversion value is greater than or equal to the hexadecimal data, the processor 512 outputs the digital conversion value to the D / A converter 513 as it is and converts the analog converted value from the D / A converter 513 to analog. The signal is input to the IF signal processor 504 as the AGC control voltage.

반대로, A/D 변환기(511)에서의 디지털 변환값이 BdBm의 수신신호가 입력되었을 때의 16진수 데이터보다 작다면 프로세서(512)는 비선형 구간의 수신신호가 입력되었음을 판단하여 메모리 내의 룩업 테이블(520)에 저장되어 있는 각 비선형 값에 해당하는 선형값으로 전환하여 D/A 변환기(513)로 출력하고 상기 D/A변환기(513)에서의 아날로그 변환된 값을 AGC 제어전압으로 하여 IF신호 처리부(504)로 입력시키게 된다.On the contrary, if the digital conversion value of the A / D converter 511 is smaller than the hexadecimal data when the reception signal of BdBm is input, the processor 512 determines that the reception signal of the nonlinear section is input, and thus the lookup table in the memory ( IF signal processing unit converts to a linear value corresponding to each nonlinear value stored in 520 and outputs it to the D / A converter 513 and converts the analog-converted value from the D / A converter 513 as an AGC control voltage. 504 is entered.

즉, 도4의 특성 곡선에서 ndBm의 수신신호가 입력된 경우 RSSI 처리부(506)에서 검출된 수신신호 세기에 따른 전압은 V(n)으로 출력되며 이 전압(V(n))는 A/D 변환기(511)에서 디지털 값(DV(n))으로 변환된다.That is, when ndBm received signal is input in the characteristic curve of FIG. 4, the voltage according to the received signal strength detected by the RSSI processing unit 506 is output as V (n), and this voltage V (n) is A / D. The converter 511 converts the digital value DV (n).

이때, 수신신호가 n dBm의 레벨로 입력된 경우로서 디지털 값(DV(n))이 비교 대상인 BdBm 레벨의 수신신호로부터 변환된 디지털 값(DV(B)) 보다 작으므로 프로세서(512)는 수신신호의 세기를 정확하게 인식할 수 있도록 룩업 테이블을 이용하여 DV(n)에 1:1 대응되는 DVlin(n)으로 전환하여 D/A 변환기(513)으로 출력하고 상기 D/A 변환기(513)는 다시 아날로그 변환된 Vlin(n)을 AGC 제어전압으로 IF신호 처리부(504)에 입력시키게 된다.In this case, since the digital signal DV (n) is smaller than the digital value DV (B) converted from the received signal of the BdBm level to be compared when the received signal is input at a level of n dBm, the processor 512 receives the received signal. In order to accurately recognize the strength of the signal, it is converted to DVlin (n) corresponding to 1: 1 of DV (n) using a lookup table and outputted to the D / A converter 513. The D / A converter 513 The analog converted Vlin (n) is input to the IF signal processor 504 as an AGC control voltage.

이에 따라, IF신호 처리부(504)는 다수의 전압제어 증폭기(VCA)가 디지털신호 처리부(507)에서의 AGC 제어전압으로 분배기(503)에서의 제1 분배신호를 증폭하여 기저대역 처리부(505)로 입력시키게 되고 상기 기저대역 처리부(505)는 상기 IF신호 처리부(504)에서의 출력신호를 주파수 하향 처리하여 기저대역 신호를 디지털신호 처리부(507)로 입력시키게 된다.Accordingly, the IF signal processor 504 causes the baseband processor 505 to have a plurality of voltage control amplifiers (VCAs) amplify the first divided signal from the divider 503 by the AGC control voltage from the digital signal processor 507. The baseband processor 505 performs frequency down-processing on the output signal from the IF signal processor 504 to input the baseband signal to the digital signal processor 507.

따라서, 디지털신호 처리부(507)는 기저대역 신호를 필터링, 오류정정 등의 디지털신호 처리를 수행하게 된다.Accordingly, the digital signal processor 507 performs digital signal processing such as filtering and error correction of the baseband signal.

상기에서 상세히 설명한 바와 같이 본 발명은 일정 세기 이하의 수신신호가입력되는 경우 비선형 구간의 값을 선형적 구간의 값으로 1:1 매핑하여 수신신호 검출 가능영역을 확장함으로써 BdBm 보다 작은 신호 세기를 갖는 수신 신호에 대해서도 정확한 수신신호 세기(RSSI) 검출 전압을 추출할 수 있을 뿐만 아니라 AGC를 위한 동적 범위를 확장하는 효과를 얻을 수 있다.As described in detail above, the present invention has a signal strength smaller than BdBm by extending the detection signal detection area by 1: 1 mapping a value of a nonlinear section to a value of a linear section when a received signal having a predetermined intensity or less is input. In addition to extracting the exact received signal strength (RSSI) detection voltage for the received signal, it is possible to obtain the effect of extending the dynamic range for AGC.

따라서, 본 발명은 CDMA 기지국 수신기의 수신신호 세기 검출 가능영역을 확장시켜 줌으로써 기지국 수신기로 입력되는 낮은 레벨의 수신신호의 세기도 감지할 수 있으며 이를 이용하여 낮은 레벨의 입력 수신 신호에 대해서 레벨이 떨어지는 현상을 방지하여 기지국 수신 감도를 향상시키는 효과를 얻을 수 있다.Accordingly, the present invention can also detect the strength of the low level received signal input to the base station receiver by extending the detection signal strength detection area of the CDMA base station receiver, and use the same to reduce the level of the low level input received signal. It is possible to obtain the effect of improving the base station reception sensitivity by preventing the phenomenon.

Claims (7)

안테나로 수신된 고주파 신호(RF)를 주파수 하향 처리하여 중간주파수 신호(IF)로 변환하는 혼합기(Mixer)와, 상기 중간주파수 신호(IF)를 증폭하여 기저대역 처리부로 출력하는 IF신호 처리부와, 상기 중간주파수 신호(IF)의 세기를 검출하는 RSSI(Receive Signal Strength Indicator) 처리부와, 이 RSSI 처리부에서 출력된 수신신호가 비선형 구간에 포함되는지 판별하여 이에 대한 AGC 제어전압을 출력하는 디지털 디지털신호 처리부로 구성하는 것을 특징으로 하는 기지국 수신기의 수신신호 세기 검출 장치.A mixer (Mixer) for frequency down-processing the high frequency signal (RF) received by the antenna to convert into an intermediate frequency signal (IF), an IF signal processor for amplifying and outputting the intermediate frequency signal (IF) to a baseband processor; RSSI (Receive Signal Strength Indicator) processing unit for detecting the strength of the intermediate frequency signal (IF), and digital digital signal processing unit for determining whether the received signal output from the RSSI processing unit is included in the non-linear period and outputs the AGC control voltage thereto Received signal strength detection apparatus of the base station receiver, characterized in that configured to. 제1항에 있어서, 디지털신호 처리부는 수신신호가 비선형 구간에 포함된 경우 선형 구간의 값으로 변환하여 이에 대한 AGC 제어 전압으로 출력하도록 구성하는 것을 특징으로 하는 기지국 수신기의 수신신호 세기 검출 장치.The apparatus of claim 1, wherein the digital signal processing unit is configured to convert the received signal into a value of the linear section when the received signal is included in the non-linear section and output the AGC control voltage thereto. 제1항 또는 제2항에 있어서, 디지털신호 처리부는 수신신호 세기(RSSI) 검출신호를 디지털 값으로 변환하는 A/D 변환기와, 상기에서 변환된 디지털값을 입력으로 비선형적 구간을 선형적 구간 특성으로 데이터 변환하는 프로세서(processor)와, 상기에서 선형적 구간 특성으로 변환된 데이터를 아날로그 AGC 제어 전압으로 변환하여 IF신호 처리부에 구비된 다수의 전압제어 증폭기(VCA)의 이득을 조절하는 D/A 변환기를 구비하여 구성함을 특징으로 하는 기지국 수신기의 수신신호 세기 검출 장치.The digital signal processor of claim 1 or 2, wherein the digital signal processor comprises: an A / D converter for converting a received signal strength (RSSI) detection signal into a digital value, and a non-linear section based on the converted digital value. A processor for converting data into a characteristic, and converting data converted from the linear section characteristic into an analog AGC control voltage to adjust gains of a plurality of voltage control amplifiers (VCAs) provided in the IF signal processor. An apparatus for detecting received signal strength of a base station receiver, characterized by comprising an A converter. 제3항에 있어서, 프로세서는 A/D 변환기에서의 디지털 값이 소정 레벨의 수신신호의 디지털 값 보다 작은 경우 그 디지털 값을 선형 디지털 값으로 변환하도록 구성함을 특징으로 하는 기지국 수신기의 수신신호 세기 검출 장치.The received signal strength of the base station receiver according to claim 3, wherein the processor is configured to convert the digital value into a linear digital value when the digital value in the A / D converter is smaller than the digital value of the received signal of a predetermined level. Detection device. 제3항에 있어서, 프로세서는 비선형적 구간의 디지털 값을 선형 디지털 값으로 1:1 매핑하기 위한 룩업테이블(Look-Up Table)을 구비하여 구성함을 특징으로 하는 기지국 수신기의 수신신호 세기 검출 장치.4. The apparatus of claim 3, wherein the processor comprises a look-up table for 1: 1 mapping the digital values of the nonlinear intervals to the linear digital values. . 수신신호의 세기를 검출하는 제1 단계와, 상기에서 검출된 수신신호의 세기를 점검하여 비선형 구간의 신호가 수신되었는지 판단하는 제2 단계와, 상기에서 비선형 구간의 신호가 수신되었음을 판단하면 룩업 테이블을 이용하여 비선형 구간의 값을 선형 구간의 값으로 변환하는 제3 단계와, 상기에서 변환된 선형값을 AGC 제어 전압으로 하여 전압제어 증폭기(VCA)의 이득을 조절하는 제4 단계를 수행함을 특징으로 하는 기지국 수신기의 수신신호 세기 검출 방법.A first step of detecting the strength of the received signal; a second step of determining whether a signal of the nonlinear period is received by checking the detected intensity of the received signal; and a lookup table when determining that the signal of the nonlinear period is received. Performing a third step of converting the value of the non-linear section into a value of the linear section using the step and adjusting the gain of the voltage control amplifier (VCA) using the converted linear value as the AGC control voltage. A reception signal strength detection method of a base station receiver. 제6항에 있어서, 룩업 테이블은 비선형 구간의 값과 그에 대응하는 선형 값이 1:1 매핑되도록 구성함을 특징으로 하는 기지국 수신기의 수신신호 세기 검출 방법.7. The method of claim 6, wherein the lookup table is configured such that a value of the nonlinear interval and a linear value corresponding thereto are 1: 1 mapped.
KR10-2001-0071600A 2001-11-17 2001-11-17 Apparatus and method for detecting a receive signal strength of base station receiver KR100438551B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0071600A KR100438551B1 (en) 2001-11-17 2001-11-17 Apparatus and method for detecting a receive signal strength of base station receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0071600A KR100438551B1 (en) 2001-11-17 2001-11-17 Apparatus and method for detecting a receive signal strength of base station receiver

Publications (2)

Publication Number Publication Date
KR20030040927A true KR20030040927A (en) 2003-05-23
KR100438551B1 KR100438551B1 (en) 2004-07-03

Family

ID=29569935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0071600A KR100438551B1 (en) 2001-11-17 2001-11-17 Apparatus and method for detecting a receive signal strength of base station receiver

Country Status (1)

Country Link
KR (1) KR100438551B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853532B1 (en) * 2007-01-25 2008-08-21 충북대학교 산학협력단 Radio receiver using gain control signal to output voltage of rssi
US10054444B2 (en) 2009-05-29 2018-08-21 Qualcomm Incorporated Method and apparatus for accurate acquisition of inertial sensor data

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578235B1 (en) 2004-10-05 2006-05-12 주식회사 팬택 Method for rssi correcting of mobile communication terminal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100240450B1 (en) * 1997-05-21 2000-01-15 서평원 Linear output characteristics control apparatus and method of automatic gain control
KR100251781B1 (en) * 1997-10-10 2000-04-15 윤종용 Apparatus and method for linearizing power amplifier in digital communication system
US5877372A (en) * 1997-11-21 1999-03-02 Arco Chemical Technology, L.P. Isobutylene oligomerization using isooctane diluent
KR100266795B1 (en) * 1997-11-29 2000-09-15 윤종용 Adaptive predistortion apparatus and method for linearizing a power amplifier in wireless communication system
US6246286B1 (en) * 1999-10-26 2001-06-12 Telefonaktiebolaget Lm Ericsson Adaptive linearization of power amplifiers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853532B1 (en) * 2007-01-25 2008-08-21 충북대학교 산학협력단 Radio receiver using gain control signal to output voltage of rssi
US10054444B2 (en) 2009-05-29 2018-08-21 Qualcomm Incorporated Method and apparatus for accurate acquisition of inertial sensor data

Also Published As

Publication number Publication date
KR100438551B1 (en) 2004-07-03

Similar Documents

Publication Publication Date Title
KR100598696B1 (en) Automatic Gain Control Circuit Including Power Detector Circuit
US6532358B1 (en) Overload distortion protection for a wideband receiver
US20090017780A1 (en) Residual carrier and side band processing system and method
KR20150081118A (en) Apparatus and method for calibration of a direct current offset in a direct conversion receiver
JP2010041721A (en) Polar modulation transmission apparatus
US8310304B1 (en) Power amplifier control system with gain calibration
US7212795B2 (en) Automatic gain control and antenna selection method for a radio communication system
JPH0766744A (en) Electric field detecting circuit
KR100438551B1 (en) Apparatus and method for detecting a receive signal strength of base station receiver
US20030006839A1 (en) Extended range power detector and amplifier and method
JP4574687B2 (en) RF receiver
US7738888B2 (en) Apparatus and method for controlling transmission power for mobile terminal
US6628222B2 (en) Image processing apparatus having A/D converter
JP2002094346A (en) Receiver provided with variable gain amplifier, and its control method
US9660679B2 (en) Method, system and apparatus for automatic gain control in direct-conversion receiver
CN114499561A (en) Wireless communication receiver and automatic gain control device and control method thereof
KR20200108262A (en) Apparatus and method for automatic gain control
KR100595839B1 (en) Apparatus and method for compensating rf module gain using measured rf module noise
JP4460678B2 (en) Frequency analyzer
KR20050071251A (en) Method for improving performance using par in transmitter and receiver
JP2003258638A (en) Signal receiver
KR101281634B1 (en) Signal measurement apparatus and control method thereof
US20240030949A1 (en) Method for controlling gain of low noise amplifier and broadcast reception apparatus for performing same
JPH08274558A (en) Agc circuit for mobile communication equipment
JP4197485B2 (en) Radio receiving apparatus and signal strength measuring method

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee