KR20030028536A - Plasma display panel - Google Patents

Abstract

PURPOSE: A plasma display device is provided to enable high luminosity display while keeping down the power consumption. CONSTITUTION: A plasma display device comprises a front glass substrate(201), a rear glass substrate(202), a plurality of row electrode pairs corresponding to display lines, a dielectric layer(204) for covering with the plurality of row electrodes pairs, and a plurality of column electrodes intersecting the plurality of row electrode pairs through discharge space(205) to define a discharge cell corresponding to a pixel at intersection, the discharge space being filled with a discharge gas.

Description

플라즈마 표시패널{PLASMA DISPLAY PANEL}Plasma Display Panel {PLASMA DISPLAY PANEL}

본 발명은 플라즈마 표시장치에 관한 것이다.The present invention relates to a plasma display device.

AC(교류 방전) 유형의 플라즈마 표시 패널이 얇은 자체 방사(self-emitting) 표시 장치로 주목을 받고 있다.AC (AC) type plasma display panels have attracted attention as thin self-emitting display devices.

도1은 그러한 플라즈마 표시 패널을 채택한 표시 장치의 일반적 배열을 나타낸다.1 shows a general arrangement of a display device employing such a plasma display panel.

도1에 나타낸 플라즈마 표시 패널(PDP)(10)은: 평면 표시 화면의 각 "열"로 기능하는 열 전극(D₁-D_m); 및 서로 대향하는 두 개의 유리 기판(도시 안됨)에 각각 형성된 각 "행"으로 기능하는 행 전극(X₁-X_n및 Y₁-Y_n)을 구비하고 있다. 여기서, 행전극(X,Y)은 평면 표시 화면으로 기능하는 상술한 유리 기판위에 교대로 배열된다. 단일 행은 행 전극쌍(X,Y)에 의해 기능한다. 상술한 각 유리기판 사이에, 주로 네온, 크세논 등으로 이루어진 혼합 영족가스로 채워진 방전 공간이 제공된다. 상술한 행 전극쌍과 열 전극의 각 교차부에서, 화소로 기능하는 방전 셀이 형성된다.The plasma display panel (PDP) 10 shown in Fig. 1 includes: column electrodes D ₁ -D _m that function as respective " columns " And row electrodes X ₁ -X _n and Y ₁ -Y _n functioning as "rows" each formed on two glass substrates (not shown) facing each other. Here, the row electrodes X and Y are alternately arranged on the above-mentioned glass substrate which functions as a flat display screen. The single row functions by the row electrode pairs (X, Y). Between each glass substrate mentioned above, the discharge space filled with the mixed noble gas mainly consisting of neon, xenon, etc. is provided. At each intersection of the row electrode pair and the column electrode described above, a discharge cell serving as a pixel is formed.

구동장치(100)는, 다양한 구동 펄스를 PDP(10)의 열 전극(D₁-D_m) 및 행 전극(X₁-X_n및 Y₁-Y_n)으로 인가하여, 입력 영상 신호에 대응하는 다양한 유형의 방전을 PDP(10)의 각 방전 셀에서 일어나게 한다. 따라서, PDP(10)는, 상기 방전에 수반하는 빛 방사 현상(light emitting phenomenon)에 의하여, 상기 영상 신호에 대응하는 화상 표시를 제공한다.The driving device 100 applies various driving pulses to the column electrodes D ₁ -D _m and the row electrodes X ₁ -X _n and Y ₁ -Y _n of the PDP 10 to correspond to the input video signal. Various types of discharges occur in each discharge cell of the PDP 10. Therefore, the PDP 10 provides an image display corresponding to the video signal by a light emitting phenomenon accompanying the discharge.

상기 방식에 의해 플라즈마 표시 패널을 이용하여 화상을 표시하기 위해, 방전은 각 화소에서만 발생되어야 한다. 현재로서, 플라즈마 표시 패널은, 음극선관(CRT)이나 액정 표시보다 전력 소비가 많은 경향이 있다. 한편, 고휘도의 화상 표시가 소망된다.In order to display an image using the plasma display panel by the above manner, discharge must be generated only in each pixel. At present, plasma display panels tend to consume more power than cathode ray tubes (CRTs) and liquid crystal displays. On the other hand, high brightness image display is desired.

본 발명은 상기 문제점을 고려하여 이루어졌고, 그에 따른 본 발명의 목적은 전력 소비를 억제하면서 고휘도 표시(high luminosity display)가 가능한 플라즈마 표시장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and accordingly, an object of the present invention is to provide a plasma display device capable of high luminosity display while suppressing power consumption.

본 발명의 플라즈마 표시장치는, 화소에 대응하는 방전 셀이, 표시 라인에 해당하는 복수의 행 전극쌍과 상술한 행 전극과 교차하도록 배열된 복수의 열 전극의 교차부에서 형성되는 플라즈마 표시 패널을 구비하고 있다. 열 전극과 행 전극 사이에 개재되어 있는 것은 방전 가스와 방전 공간으로서, 방전 공간 안에서 유전체층을 밀봉하며, 상기 유전체층은 상술한 행 전극을 둘러싼다. 상기 플라즈마 표시장치는, 상술한 방전 셀 전체의 상술한 유전체층에 장벽 전하를 형성하는 리셋 방전을 일으키는 일반 리셋 수단을 포함하고 있다. 화소 데이터 기입 수단은, 입력 영상 신호에 대응하는 화소 데이터에 따라 선택적으로 장벽 전하를 소거하는 선택적 소거 방전을 일으킨다. 상술한 장벽 전하는 상술한 방전 셀에 형성된다. 방사 지속 수단은, 200V 정도 또는 그 이상의 전압치를 가지는 지속 펄스를 상술한 행 전극쌍의 각 행 전극에 교대로 인가하여, 상술한 장벽 전하가 남아있는 방전 셀에서만 지속 방전이 반복적으로 일어나게 한다.The plasma display device of the present invention comprises a plasma display panel in which discharge cells corresponding to pixels are formed at intersections of a plurality of row electrode pairs corresponding to display lines with the above-described row electrodes. Equipped. Interposed between the column electrode and the row electrode is a discharge gas and a discharge space, which seals the dielectric layer in the discharge space, and the dielectric layer surrounds the above-described row electrode. The plasma display device includes general reset means for causing reset discharge to form barrier charge in the above-described dielectric layer of the entire discharge cell. The pixel data writing means generates a selective erasure discharge for selectively erasing the barrier charge in accordance with the pixel data corresponding to the input video signal. The above-mentioned barrier charge is formed in the above-mentioned discharge cell. The radiation sustaining means alternately applies a sustain pulse having a voltage value of about 200V or more to each row electrode of the above-mentioned row electrode pairs so that the sustained discharge occurs repeatedly only in the discharge cells in which the above-mentioned barrier charge remains.

도1은 플라즈마 표시장치의 일반적인 배열을 나타내는 개략도이다.1 is a schematic diagram showing a general arrangement of a plasma display device.

도2는 본 발명에 따른 플라즈마 표시장치의 일반적인 배열을 나타내는 개략도이다.2 is a schematic view showing a general arrangement of the plasma display device according to the present invention.

도3은 도2에 나타낸 플라즈마 표시패널의 단면구조 일부를 나타내는 개략도이다.FIG. 3 is a schematic diagram showing a part of the cross-sectional structure of the plasma display panel shown in FIG.

도4는 도2에 나타낸 플라즈마 표시패널의 열 전극(column electrode) 및 행 전극(row electrode)에 가해지는 다양한 구동 펄스의 타이밍를 나타내는 개략도이다.FIG. 4 is a schematic diagram showing timings of various driving pulses applied to column electrodes and row electrodes of the plasma display panel shown in FIG.

도5는 평면도로서, 다른 플라즈마 표시패널을 개략적으로 나타낸다.5 is a plan view schematically showing another plasma display panel.

도6은 도5의 선(V1-V1)에 따라 절개한 플라즈마 표시패널의 단면도이다.FIG. 6 is a cross-sectional view of the plasma display panel cut along the line V1-V1 of FIG. 5.

도7은 도5의 선(V2-V2)에 따라 절개한 플라즈마 표시패널의 단면도이다.FIG. 7 is a cross-sectional view of the plasma display panel cut along the line V2-V2 of FIG. 5.

도8은 도5의 선(W1-W1)에 따라 절개한 플라즈마 표시패널의 단면도이다.FIG. 8 is a cross-sectional view of the plasma display panel cut along the lines W1-W1 of FIG. 5.

도9는 도5의 선(W2-W2)에 따라 절개한 플라즈마 표시패널의 단면도이다.FIG. 9 is a cross-sectional view of the plasma display panel cut along the line W2-W2 of FIG.

도10은 도5의 선(W3-W3)에 따라 절개한 플라즈마 표시패널의 단면도이다.FIG. 10 is a cross-sectional view of the plasma display panel taken along the line W3-W3 of FIG.

도11은 주사펄스(SP)의 펄스전압의 상한치 및 하한치와 주사펄스(SP)의 펄스 폭 사이의 관계를 나타내는 그래프이다.Fig. 11 is a graph showing the relationship between the upper limit value and the lower limit value of the pulse voltage of the scanning pulse SP and the pulse width of the scanning pulse SP.

도12는 도5에 나타낸 플라즈마 표시패널의 다른 배열을 나타내는 개략도이다.FIG. 12 is a schematic diagram showing another arrangement of the plasma display panel shown in FIG.

도13은 도5에 나타낸 플라즈마 표시패널을 구동하기 위해 채택된 방사 구동 포맷(emission drive format)의 예를 나타내는 개략도이다.FIG. 13 is a schematic diagram showing an example of an emission drive format adopted for driving the plasma display panel shown in FIG.

도14는 도13에 나타낸 방사 구동 포맷에 기초하여 도5의 플라즈마 표시패널에 가해지는 다양한 구동펄스를 나타내는 개략도이다.14 is a schematic diagram showing various drive pulses applied to the plasma display panel of FIG. 5 based on the radiation drive format shown in FIG.

도15는 도13 및 도14에 나타낸 구동방법에 의한 방사 구동 패턴(emission drive pattern)을 나타내는 개략도이다.Fig. 15 is a schematic diagram showing an emission drive pattern by the driving method shown in Figs. 13 and 14;

본 발명의 실시예에 대해 도면을 참조하여 설명하겠다.An embodiment of the present invention will be described with reference to the drawings.

도2는 본 발명에 따른 플라즈마 표시장치의 일반적인 배열을 나타내는 개략도이다.2 is a schematic view showing a general arrangement of the plasma display device according to the present invention.

도2에 나타낸 바와 같이, 상기 플라즈마 표시장치는 구동 유닛으로 구성되어 있는데: 이는 다시 A/D 변환기(1); 구동제어회로(2); 메모리(4); 어드레스 구동기(address driver)(6); 제 1 지속 구동기(sustaining driver)(7); 제 2 지속 구동기(8); 및 플라즈마 표시패널(PDP)(20)로 구성되어 있다.As shown in Fig. 2, the plasma display device is constituted by a driving unit, which in turn is an A / D converter 1; Drive control circuit 2; Memory 4; An address driver 6; A first sustaining driver 7; Second continuous driver 8; And a plasma display panel (PDP) 20.

행 전극(X₁-X_n) 및 행 전극(Y₁-Y_n)이 PDP(20) 내부에서 서로 평행하게 교대로형성되어 있다. 서로 인접한 한 쌍의 행 전극(X,Y)이 PDP(20)의 2차원 표시화면의 제 1 행 내지 제 n 행을 구성한다. 또, 2차원 표시화면의 제 1 내지 제 m 열을 구성하는 열 전극(D₁-D_m)은 상기 행 전극(X,Y)과 교차하도록 정렬되어 있다.The row electrodes X _1- X _n and the row electrodes Y _1- Y _n are alternately formed in parallel in the PDP 20. A pair of row electrodes X and Y adjacent to each other constitute the first to nth rows of the two-dimensional display screen of the PDP 20. Further, the column electrodes D ₁ -D _m constituting the first to mth columns of the two-dimensional display screen are arranged to intersect the row electrodes X and Y.

도3은 PDP(20)의 단면구조의 일부를 나타내는 개략도이다.3 is a schematic diagram showing a part of the cross-sectional structure of the PDP 20. As shown in FIG.

도3에 나타낸 바와 같이, 상술한 행 전극(X₁-X_n) 및 행 전극(Y₁-Y_n)은 전방 유리기판(front glass substrate)(201)의 내면(inner surface), 즉, 후방 유리기판(202)과 대향하는 면에 교대로 형성되어 있다. 상기 행 전극(X,Y)은 유전체층(dielectric layer)(204)으로 코팅되어 있고, 그 위에는 산화 마그네슘 등으로 만들어진 보호층(203)이 증착되어 있다. 방전공간(discharge space)(205)이 상기 유전체층(204)과 후방 유리기판(202) 사이에 형성되어 있다.As shown in Fig. 3, the above-described row electrodes X ₁ -X _n and row electrodes Y ₁ -Y _n are formed on the inner surface of the front glass substrate 201, i.e., rearward. The glass substrate 202 is alternately formed on the surface facing the glass substrate 202. The row electrodes X and Y are coated with a dielectric layer 204, and a protective layer 203 made of magnesium oxide or the like is deposited thereon. A discharge space 205 is formed between the dielectric layer 204 and the rear glass substrate 202.

상기 방전공간(205)은 방전가스로서 주로 네온, 크세논 및 다른 적당한 가스로 이루어진 영족가스(noble gas)로 채워져 있다. 상기 혼합 영족가스에 혼합된 크세논 비율은 전체 가스의 10%(체적) 정도 또는 그 이상으로 세팅된다.The discharge space 205 is filled with a noble gas consisting mainly of neon, xenon and other suitable gases as discharge gas. The ratio of xenon mixed in the mixed noble gas is set to about 10% (volume) or more of the total gas.

후방 유리기판(202)의 내면, 즉, 전방 유리기판(201)과 대향하는 면에는, 열 전극(D₁-D_m)이, 상술한 행 전극(X₁-X_n) 및 행 전극(Y₁-Y_n)과 교차하도록 배치되어 있다. 청색광, 녹색광, 및 적색광 방전을 위한 형광층(fluorescent layer)(206)이 열 전극(D₁-D_m)의 벽면(wall surface)을 감싸도록 형성된다. 단일 화소에 대응하는 방전 셀(discharge cell)은 상술한 열 전극(D₁-D_m) 및 행 전극(X,Y)의 교차점에서 형성되는데, 방전 셀은 상술한 유전체층(204), 방전공간(205) 및 형광층(206)을 포함한다.On the inner surface of the rear glass substrate 202, that is, the surface facing the front glass substrate 201, the column electrodes D _1- D _m are the row electrodes X _1- X _n and the row electrodes Y described above. ₁ -Y _n ). A fluorescent layer 206 for blue light, green light, and red light discharge is formed to surround the wall surface of the column electrodes D ₁ -D _m . A discharge cell corresponding to a single pixel is formed at the intersection of the above-described column electrodes D ₁ -D _m and the row electrodes X and Y. The discharge cells are formed of the dielectric layer 204 and the discharge space ( 205 and fluorescent layer 206.

A/D 변환기(1)는: 구동제어회로(2)로부터 공급되는 클럭신호에 따라 입력되는 입력 아날로그 영상신호(input analog video signal)를 샘플링하고; 상기 영상신호를 각 화소와 1대1 대응하는 화소 데이터로 변환하며; 및 상기 화소 데이터를 메모리(4)로 공급한다. 메모리(4)는 계속하여, 구동 제어회로(2)로부터 공급되는 기입신호에 따라, 상술한 화소 데이터를 기입한다. 상기 기입 동작에 의해 PDP(20)의 단일 화면(n행 x m열)에 대응하는 데이터의 기입이 완료되면, 메모리(4)는 상술한 구동제어회로(2)로부터 공급되는 독출신호에 따라 상기 단일 화면에 대한 화소 데이터를 독출하고, 상기 화소 데이터를 어드레스 구동기(6)에 공급한다.The A / D converter 1 is configured to: sample an input analog video signal input in accordance with a clock signal supplied from the drive control circuit 2; Converting the video signal into pixel data corresponding one-to-one with each pixel; And supply the pixel data to the memory 4. The memory 4 subsequently writes the pixel data described above in accordance with the write signal supplied from the drive control circuit 2. When writing of data corresponding to a single screen (n rows xm columns) of the PDP 20 is completed by the writing operation, the memory 4 is operated in accordance with the read signal supplied from the above-described driving control circuit 2. The pixel data for a single screen is read out, and the pixel data is supplied to the address driver 6.

구동제어회로(2)는, PDP(20)에 구동펄스를 인가하기 위한 다양한 타이밍 신호를, 도4에 나타낸 타이밍에 따라, 각 어드레스 구동기(6), 제 1 지속 구동기(7), 및 제 2 지속 구동기(8)로 공급한다.The drive control circuit 2 supplies various timing signals for applying a drive pulse to the PDP 20 in accordance with the timing shown in Fig. 4, for each of the address driver 6, the first sustain driver 7, and the second. It is supplied to the continuous driver 8.

도4에서, 제 1 지속 구동기(7)는, PDP(20)의 각 행 전극(X₁-X_n)에, 부전압 리셋펄스(negative-voltage reset pulse)(RP_x)를 인가한다. 동시에, 제 2 지속 구동기(8)는 PDP(20)의 각 행 전극(Y₁-Y_n)에, 정전압 리셋펄스(positive-voltage reset pulse)(RP_y)를 인가한다(일반 리셋 과정(Rc)).In FIG. 4, the first sustain driver 7 applies a negative-voltage reset pulse RP _x to each row electrode X ₁ -X _n of the PDP 20. At the same time, the second sustain driver 8 applies a positive-voltage reset pulse RP _y to each row electrode Y ₁ -Y _n of the PDP 20 (normal reset process Rc). )).

상술한 일반 리셋 과정(Rc)을 실행함으로써, 리셋 방전이 PDP(20)의 방전 셀 전체에서 일어나고, 그 결과, 소정 크기의 장벽 전하(wall charge)가 각 방전 셀에균일하게 형성된다. 따라서 모든 방전 셀은 방사 셀(emitting cell)로 초기화된다.By performing the above-described general reset process Rc, reset discharge occurs in the entire discharge cells of the PDP 20, and as a result, wall charge of a predetermined size is uniformly formed in each discharge cell. Thus all discharge cells are initialized with emitting cells.

다음으로, 어드레스 구동기(6)는 상술한 메모리(4)로부터 공급되는 화소 데이터의 논리 단계에 대응하는 전압의 화소 데이터 펄스를 생성한다. 예컨대, 상술한 화소 데이터의 논리 단계가 "1"이면, 어드레스 구동기(6)는 고전압 화소 데이터 펄스를 생성한다. 한편, 논리 단계가 "0"이면, 어드레스 구동기(6)는 저전압(예컨대, 0 볼트) 화소 데이터 펄스를 생성한다. 도4에 나타낸 바와 같이, 어드레스 구동기(6)는 상술한 화소 데이터 펄스를 열 전극(D₁-D_m)에 인가한다. 또, 상기 화소 데이터 펄스 세트(DP)의 인가 타이밍에 동기하여, 제 2 지속 구동기(8)는 펄스 전압(V_SP)의 주사 펄스(SP)를 생성하고, 연속적으로 행 전극(Y₁-Y_n)에 인가한다(화소 데이터 기입 과정(Wc)).Next, the address driver 6 generates a pixel data pulse having a voltage corresponding to the logic step of the pixel data supplied from the memory 4 described above. For example, if the above-described logic step of pixel data is " 1 ", the address driver 6 generates a high voltage pixel data pulse. On the other hand, if the logic step is "0", the address driver 6 generates a low voltage (e.g., 0 volt) pixel data pulse. As shown in Fig. 4, the address driver 6 applies the above-mentioned pixel data pulses to the column electrodes D ₁ -D _m . In addition, in synchronization with the application timing of the pixel data pulse set DP, the second sustain driver 8 generates the scan pulse _SP of the pulse voltage V _SP , and continuously rotates the row electrodes Y ₁ -Y. _n ) (pixel data writing process Wc).

상술한 화소 데이터 기입 과정(Wc)을 실행으로써, 방전(선택적 소거 방전)은, 상기 주사 펄스(SP)가 인가되는 "행"과 상기 고전압 화소 데이터 펄스가 인가되는 "열"의 교차점의 방전 셀에서만 발생한다. 그 결과, 상기 선택적 소거 방전이 일어나는 방전 셀만이 장벽 전하를 제거하게 된다. 즉, 이 경우에, 상술한 일반 리셋 과정(Rc)에서 "방사 셀" 단계로 초기화 된 방전 셀은 "비방사 셀(non-emitting cell)" 단계로 천이한다. 한편, 저전압 화소 데이터 펄스(low-voltage pixel data pulse)가 인가되는 "열"에 형성된 방전 셀에서, 방전은 일어나지 않고, 현재 상태가 유지된다. 따라서, 이 경우에, "비방사 셀" 상태의 방전 셀이 그 상태로 유지되고, "방사 셀" 상태의 방전 셀이 그 상태로 유지된다.By performing the above-described pixel data writing process Wc, the discharge (selective erase discharge) is performed at the discharge cell at the intersection of the "row" to which the scan pulse SP is applied and the "column" to which the high voltage pixel data pulse is applied. Only occurs in. As a result, only the discharge cells in which the selective erase discharges occur remove the barrier charge. That is, in this case, the discharge cell initialized to the "radiating cell" step in the general reset process Rc described above transitions to the "non-emitting cell" step. On the other hand, in the discharge cells formed in " columns " to which low-voltage pixel data pulses are applied, no discharge occurs and the current state is maintained. In this case, therefore, the discharge cell in the "non-radiative cell" state is maintained in that state, and the discharge cell in the "radiated cell" state is maintained in that state.

다음으로, 제 1 지속 구동기(7) 및 제 2 지속 구동기(8)는, 도4에 나타낸 바와 같이, 소정 펄스 전압(V_IP)의 지속 펄스(IP_X및 IP_Y)를 각 행 전극(X₁-X_n및 Y₁-Y_n)으로 인가한다(방사 지속 과정(Ic)).Next, as shown in FIG. 4, the first sustain driver 7 and the second sustain driver 8 apply sustain pulses IP _X and IP _Y of the predetermined pulse voltage V _IP to each row electrode X. FIG. ₁ -X _n and Y ₁ -Y _n ) (radiation sustaining process (Ic)).

상기 방사 지속 과정(Ic)을 실행함으로써, 상술한 지속 펄스(IP_X또는 IP_Y)가 방전 셀, 즉, 장벽 전하가 상기 방전 셀 안에 존재하는 방사 셀로 인가될 때마다, 지속 방전이 발생한다. 상기 지속 방전이 발생할 때, 방전 공간(205)내의 혼합 영족가스 중 크세논 가스로부터 발생되는 진공 자외선이 여기되어, 형광층(206)이 빛을 방사하도록 한다.By executing the radiation sustaining process Ic, each time the above-mentioned sustain pulse IP _X or IP _Y is applied to a discharge cell, i.e., a radiation cell existing in the discharge cell, a sustain discharge occurs. When the continuous discharge occurs, vacuum ultraviolet rays generated from xenon gas among the mixed noble gases in the discharge space 205 are excited to cause the fluorescent layer 206 to emit light.

상술한 바와 같이, 방전 공간(205)의 크세논 가스의 비율은 전체 가스의 10% 정도 또는 그 이상이다. 플라즈마 표시 패널은, 상기 크세논 가스에 의해 생성된 진공 자외선에 의해 형광체를 여기함으로써, 빛을 방사하기 때문에, 크세논 가스의 비율이 증가할 때는, 진공 자외선의 양이 증가하고, 방사효율(emission efficiency)도 따라서 증가한다. 그러나, 크세논 가스의 비율이 이와 같이 증가할 때, 열 전극과 행 전극 사이의 선택 방전 및 행 전극(X)과 행 전극(Y) 사이의 지속 방전을 일으키는데 필요한 전압치가 높아진다. 따라서, 높은 방사효율로 방전 셀에서 방전이 일어나도록 하기 위해, 각 방전 셀로 인가되는 전압치도 역시 높아야 한다.As described above, the ratio of xenon gas in the discharge space 205 is about 10% or more of the total gas. Since the plasma display panel emits light by exciting the phosphor by the vacuum ultraviolet rays generated by the xenon gas, when the ratio of the xenon gas increases, the amount of vacuum ultraviolet rays increases, and the emission efficiency Also increases. However, when the ratio of xenon gas increases in this way, the voltage value necessary for causing selective discharge between the column electrode and the row electrode and sustain discharge between the row electrode X and the row electrode Y becomes high. Therefore, in order to cause discharge in the discharge cells with high radiation efficiency, the voltage value applied to each discharge cell must also be high.

만약 본 실시예에서처럼 플라즈마 표시 패널의 방사효율을 높이기 위한 크세논 가스의 비율이 10% 정도 또는 그 이상이라면, 상술한 지속 펄스(IP_X및 IP_Y)의 펄스 전압(V_IP)은 200V 정도 또는 그 이상으로 세팅된다.If the ratio of xenon gas for increasing the radiation efficiency of the plasma display panel is about 10% or more, as in the present embodiment, the pulse voltages V _IP of the sustain pulses IP _X and IP _Y described above are about 200V or the like. It is set as above.

상술한 방사 지속 과정(Ic)을 실행함으로써, 제 2 지속 구동기(8)는 부전압 소거 펄스(EP)(negative-voltage erasure pulse)를 생성하고, 상기 행 전극(Y₁-Y_n)으로 인가한다(소거 과정(E))By executing the above described radiation sustain process Ic, the second sustain driver 8 generates a negative-voltage erasure pulse EP and applies it to the row electrodes Y ₁ -Y _n . (Erase process (E))

상기 소거 과정(E)에 의해, PDP(20) 안에 존재하는 모든 방전 셀에서 소거 방전이 일어나고, 각 방전 셀에 남아있는 장벽 전하는 소멸된다.By the erase process E, erase discharge occurs in all the discharge cells existing in the PDP 20, and the barrier charge remaining in each discharge cell disappears.

따라서, PDP(20) 안의 모든 방전 셀은 소거 방전에 의해 "비방사 셀"로 세팅된다.Therefore, all the discharge cells in the PDP 20 are set to "non-emission cells" by erase discharge.

어드레스 구동기(6), 제 1 지속 구동기(7) 및 제 2 지속 구동기(8)는, 상술한 일반 리셋 과정(Rc), 화소 데이터 기입 과정(Wc), 방사 지속 과정(Ic) 및 소거 과정(E)으로 이루어진 일련의 작동을 반복적으로 실행한다. 그 결과, 방사 횟수에 따라, 상술한 방사 지속 과정(Ic)중에 발생하는 지속 방전을 수반하는, 중간톤 표시 광도(halftone display luminosity)가 얻어진다.The address driver 6, the first sustain driver 7, and the second sustain driver 8 include the above-described general reset process Rc, pixel data write process Wc, radiation sustain process Ic, and erase process ( A series of operations consisting of E) are repeatedly performed. As a result, halftone display luminosity with a sustained discharge occurring during the above-described emission sustaining process Ic is obtained according to the number of radiations.

상술한 실시예에서, PDP(20)의 방전 공간(205)에 밀봉된 방전 가스의 크세논 가스의 비율을 전체 가스의 10%(체적) 정도 또는 그 이상으로 하여 각 방전 셀의 방사 효율을 증가시킴으로써, 고휘도 표시(high-luminosity display)를 얻을 수 있다. 본 실시예에서처럼, 크세논 가스의 비율이 전체 가스의 10%(체적) 정도 또는 그 이상일 때, 지속 펄스의 펄스 전압치는 200V 또는 그 이상이어야 한다. 그러나, 본 발명에서, 이른바 선택적 소거 어드레싱 방법(selective erasure addressingmethod)이 PDP(20)의 화소 데이터를 기입하는 방법으로 채택되는데, 여기서 상기 선택적 소거 어드레싱 방법에서는, 사전에 모든 방전 셀 안에서 장벽 전하가 형성되고(일반 리셋 과정(Rc)), 상기 장벽 전하는 화소 데이터에 따라 선택적으로 소멸된다(화소 데이터 기입 과정(Wc)). 장벽 전하는, 화소 데이터 기입 과정(Wc)중에 상기 장벽 전하를 제거하기 위해 발생되는 선택적 소거 방전에 앞서 방전 셀 안에서 분명히 유지되기 때문에, 상술한 선택적 소거 방전을 일으키기 위해 PDP(20)로 인가되는 상술한 주사 펄스(SP)의 펄스 전압(V_SP)은 지속 펄스(IP)의 펄스 전압(V_IP)보다 더 낮게 될 수 있다. 따라서, 주사 펄스의 펄스 전압치가, 지속 펄스의 전압치가 200V 정도 또는 그 이상이 되는, 높은 방사 효율의 플라즈마 표시 패널을 구동시키기 위해 낮게 세팅될 수 있기 때문에, 일반 목적의 주사 구동기(Ic)가 사용될 수 있다.In the above-described embodiment, the ratio of xenon gas of the discharge gas sealed in the discharge space 205 of the PDP 20 is about 10% (volume) or more of the total gas, thereby increasing the radiation efficiency of each discharge cell. A high-luminosity display can be obtained. As in this embodiment, when the ratio of xenon gas is about 10% (volume) or more of the total gas, the pulse voltage value of the sustain pulse should be 200V or more. However, in the present invention, a so-called selective erasure addressing method is adopted as a method of writing the pixel data of the PDP 20, in which the barrier charge is formed in all discharge cells in advance. (Barrier reset process Rc), and the barrier charge is selectively destroyed in accordance with the pixel data (pixel data write process Wc). Since the barrier charge is clearly maintained in the discharge cell prior to the selective erase discharge generated to remove the barrier charge during the pixel data writing process Wc, the above-described barrier charge is applied to the PDP 20 to cause the above-mentioned selective erase discharge. The pulse voltage V _SP of the scan pulse SP may be lower than the pulse voltage V _IP of the sustain pulse IP. Therefore, the general purpose scan driver Ic can be used because the pulse voltage value of the scan pulse can be set low to drive the plasma display panel of high radiation efficiency in which the voltage value of the sustain pulse is about 200V or more. Can be.

그러나, 만약 방전 공간(205)에서의 크세논 가스의 혼합 비율이 적어도 10%(체적) 정도 또는 그 이상으로 세팅되면, 비록 방전 셀의 방사 효율이 증가한다 하더라도, 방전 개시 전압이 따라서 증가할 것이다. 만약 방전 개시 전압이 증가한다면, 상술한 주사 펄스(SP)가 PDP(20)로 인가되는 지점과 상기 선택적 소거 방전이 일어나는 지점 사이에서 시간 지연(time lag)이 발생할 것이다. 따라서 이 경우에, 선택적 소거 방전이 제대로 일어나게 하기 위해, 각 주사 펄스(SP)는, 도4에 나타낸 펄스 폭에 있어서 길게 되어야 한다. 따라서, 상기 화소 데이터 기입 과정(Wc)에 의해 소비된 시간이 길게 되는 문제가 발생하게 된다.However, if the mixing ratio of xenon gas in the discharge space 205 is set to at least 10% (volume) or more, even if the radiation efficiency of the discharge cell increases, the discharge start voltage will increase accordingly. If the discharge start voltage is increased, a time lag will occur between the point where the above-described scan pulse SP is applied to the PDP 20 and the point at which the selective erase discharge occurs. Therefore, in this case, in order for the selective erasure discharge to occur properly, each scan pulse SP must be long in the pulse width shown in FIG. Thus, a problem arises in that the time consumed by the pixel data writing process Wc becomes long.

따라서, 도3에 나타낸 구조의 PDP(20) 대신에, 도5 내지 도10에 나타낸 구조의 PDP(20')가 도2에 나타낸 플라즈마 표시 장치에 설치되는 PDP로서 채용된다.Therefore, instead of the PDP 20 having the structure shown in Fig. 3, the PDP 20 'having the structure shown in Figs. 5 to 10 is employed as the PDP provided in the plasma display device shown in Fig. 2.

도5는 상기 PDP(20')을 개략적으로 나타내는 평면도이다.5 is a plan view schematically illustrating the PDP 20 '.

도6은 도5의 선(V1-V1)을 따라 절개한 단면도이고, 도7은 도5의 선(V2-V2)을 따라 절개한 단면도이다. 도8은 도5의 선(W1-W1)을 따라 절개한 단면도이고, 도9는 도5의 선(W2-W2)을 따라 절개한 단면도이다. 그리고 도10은 도5의 선(W3-W3)을 따라 절개한 단면도이다.6 is a cross-sectional view taken along the line V1-V1 of FIG. 5, and FIG. 7 is a cross-sectional view taken along the line V2-V2 of FIG. 5. 8 is a cross-sectional view taken along the line W1-W1 of FIG. 5, and FIG. 9 is a cross-sectional view taken along the line W2-W2 of FIG. 10 is a cross-sectional view taken along the line W3-W3 of FIG.

도5 내지 도10에 나타낸 바와 같이, PDP(20')는 표시화면이 되는 전방 유리기판(202)의 후면(rear surface)에, 평행으로 배열되어 상술한 전방 유리기판(202)의 행 방향(도5의 좌-우 방향)을 따라 전개된 복수의 행 전극쌍(X,Y)을 가지고 있다.5 to 10, the PDP 20 'is arranged in parallel to the rear surface of the front glass substrate 202 serving as the display screen, and the row direction of the front glass substrate 202 described above ( It has a plurality of row electrode pairs (X, Y) extending along the left-right direction in FIG.

행 전극(X)은: T자 형으로 된 ITO(인듐-주석 산화물)등의 투명 전도성 막으로 구성된 투명 전극(Xa); 및 전방 유리기판(202)의 행 방향으로 전개되고 투명 전극(Xa)의 좁은 베이스 단부와 연결된 금속 막으로 구성된 버스 전극(Xb)으로 구성되어 있다. 마찬가지로, 행 전극(Y)은, T자 형으로 된 ITO(인듐-주석 산화물)등의 투명 전도성 막으로 구성된 투명 전극(Ya) 및 전방 유리기판(202)의 행 방향으로 전개되고 투명 전극(Ya)의 좁은 베이스 단부와 연결된 금속 막으로 구성된 버스 전극(Yb)으로 구성되어 있다. 행 전극(X,Y)은 전방 유리기판(202)의 열 방향(도5의 상-하 방향)으로 교대로 배열되어 있다. 버스 전극(Xb,Yb)을 따라 평행하게 배열된 상기 투명 전극(Xa,Ya)은 상호간에 행 전극 방향으로 전개되도록 배열된다. 투명전극(Xa,Ya)의 넓은 상부는 소정 폭의 방전 간격(g)을 통해 서로 대향하도록 배열되어 있다. 버스 전극(Xb,Yb)은, 표시면 측의 흑색 전도층(Xb' 또는 Yb') 및 뒷면 측의 주전도층(Xb" 또는 Yb")으로 구성된 2-층 구조를 갖도록 형성된다. 흑색 광선 흡수층(광선 차단층)(30,31)은 전방 유리기판(202)의 뒷면에 각각 형성된다. 광선 흡수층(30)은 버스 전극(Xb)과 버스 전극(Yb) 사이에 형성된다. 광선 흡수층(31)은 분할 벽(35)의 수직 벽(35a)과 대향하는 부분에 형성되어 있다. 전방 유리기판(202)의 뒷면에, 유전체층(11)이 형성되어 행 전극쌍(X,Y)을 둘러싼다. 상기 유전체층(11)의 뒷면에, 패딩 유전체층(11a)이 형성되어 버스 전극(Xb,Yb)과 평행하게 배열된다. 패딩 유전체층(11a)은, 인접하는 버스 전극(Xb,Yb)과 대향하는 위치 및 인접하는 버스 전극(Xb,Yb) 사이의 영역과 대향하는 위치에서, 유전체층(11)의 뒷면 측으로 돌출하도록 형성되어 있다. 산화 마그네슘(MgO)으로 된 보호층(보호 유전체층)(12)은 상술한 유전체층(11) 및 패딩 유전체층(11a)의 뒷면 측에 형성되어 있다.The row electrode X includes: a transparent electrode Xa composed of a transparent conductive film such as T-shaped ITO (indium-tin oxide); And a bus electrode Xb, which extends in the row direction of the front glass substrate 202 and is formed of a metal film connected to the narrow base end of the transparent electrode Xa. Similarly, the row electrode Y is developed in the row direction of the transparent electrode Ya and the front glass substrate 202 formed of a transparent conductive film such as T-shaped ITO (indium-tin oxide) and the transparent electrode Ya It is composed of a bus electrode Yb composed of a metal film connected to a narrow base end. The row electrodes X and Y are alternately arranged in the column direction (up-down direction in FIG. 5) of the front glass substrate 202. The transparent electrodes Xa and Ya, which are arranged in parallel along the bus electrodes Xb and Yb, are arranged so as to be mutually developed in the row electrode direction. The wide upper portions of the transparent electrodes Xa and Ya are arranged to face each other through a discharge interval g of a predetermined width. The bus electrodes Xb and Yb are formed to have a two-layer structure composed of a black conductive layer Xb 'or Yb' on the display surface side and a main conductive layer Xb "or Yb" on the back side. Black light absorbing layers (light blocking layers) 30 and 31 are formed on the rear surface of the front glass substrate 202, respectively. The light absorbing layer 30 is formed between the bus electrode Xb and the bus electrode Yb. The light absorbing layer 31 is formed in a portion facing the vertical wall 35a of the dividing wall 35. On the back side of the front glass substrate 202, a dielectric layer 11 is formed to surround the row electrode pairs (X, Y). On the back side of the dielectric layer 11, a padding dielectric layer 11a is formed and arranged in parallel with the bus electrodes Xb and Yb. The padding dielectric layer 11a is formed so as to protrude toward the back side of the dielectric layer 11 at positions opposing the adjacent bus electrodes Xb and Yb and opposing regions between the adjacent bus electrodes Xb and Yb. have. A protective layer (protective dielectric layer) 12 made of magnesium oxide (MgO) is formed on the back side of the above-described dielectric layer 11 and padding dielectric layer 11a.

전방 유리기판(202)과 평행하게 배치된 후방 유리기판(201)의 표시부 측면에, 열 전극(D)이 소정간격으로 평행하게 배열되는데, 상기 행 전극쌍(X,Y)과 수직방향으로 전개되어 있다. 또, 열 전극(D)을 둘러싸고 있는 흰색 유전체층(14)이 후방 유리기판(201)의 표시부 측면에 형성되어 있다. 분할 벽(35)은 유전체층(14) 위에 형성된다. 각 분할 벽(35)은 수직 벽(35a)에 의해 사다리 형태를 띄고 있는데, 수직 벽은 열 전극(D) 및 횡벽(35b) 사이에서 열 방향으로 전개되어 있고, 여기서, 횡벽은 패딩 유전체층(11a)과 대향하는 위치에서 행 방향으로 전개된다. 사다리 형태의 분할 벽(35)에 의해, 전방 유리기판(202)과 후방 유리기판(201) 사이의 공간이 투명 전극(Xa,Ya)과 대향하는 부분으로 분할되고, 방전 공간(S)이 각 분할된 부분에서 형성된다. 도4와 도7에서 나타낸 바와 같이, 분할 벽(35)의 수직 벽(35a)의 표시부 측면은 보호층(12)과 접촉되어 있지 않고, 그 사이에 간격(r)이 존재한다. 도3과 도6에 나타낸 바와 같이, 횡벽(35b)의 상기 표시부 측면은, 상기 패딩 유전체층(11a)을 둘러싸고 있는 보호층(12)과 직접 접촉되어 있지 않다. 상기 방전 공간(S)을 면하고 있는 각 분할 벽의 수직 벽(35a) 및 횡벽(35b)의 측면과 유전체층(14)의 표면에, 형광층(16)이 형성되어 상기 5개의 면을 모두 둘러싼다. 도8에 나타낸 바와 같이, 형광층(16)은 실제로 적색 형광층(16)(R), 녹색 형광층(16)(G) 및 청색 형광층(16)(B)으로 구성되어 있고, 이것들은 각 방전 공간(S)에서 형성되어 열 방향으로 연속적으로 배열된다.On the side of the display portion of the rear glass substrate 201 disposed in parallel with the front glass substrate 202, the column electrodes D are arranged parallel to each other at predetermined intervals, which are developed in a direction perpendicular to the row electrode pairs X and Y. It is. In addition, a white dielectric layer 14 surrounding the column electrode D is formed on the side of the display portion of the rear glass substrate 201. The dividing wall 35 is formed over the dielectric layer 14. Each dividing wall 35 is shaped like a ladder by a vertical wall 35a, which vertical wall extends in the column direction between the column electrode D and the transverse wall 35b, where the transverse wall is a padding dielectric layer 11a. In the row direction at the position opposite to By the ladder-shaped dividing wall 35, the space between the front glass substrate 202 and the rear glass substrate 201 is divided into portions facing the transparent electrodes Xa and Ya, and the discharge space S is divided into respective portions. It is formed in divided parts. As shown in Figs. 4 and 7, the side surface of the display portion of the vertical wall 35a of the dividing wall 35 is not in contact with the protective layer 12, and there is a gap r therebetween. As shown in Figs. 3 and 6, the side surface of the display portion of the horizontal wall 35b is not in direct contact with the protective layer 12 surrounding the padding dielectric layer 11a. The fluorescent layer 16 is formed on the side of the vertical wall 35a and the transverse wall 35b of each divided wall facing the discharge space S and on the surface of the dielectric layer 14 to surround all five surfaces. All. As shown in Fig. 8, the fluorescent layer 16 is actually composed of a red fluorescent layer 16 (R), a green fluorescent layer 16 (G), and a blue fluorescent layer 16 (B). It is formed in each discharge space S and arranged continuously in a column direction.

방전 공간(S)은, 방전 가스로서, 주로 네온, 크세논 및 다른 적당한 가스로 이루어진 혼합 영족가스로 채워져 있다. 상기 영족가스에 혼합된 크세논 가스의 비율은 전체 가스의 10%(체적) 정도 또는 그 이상으로 세팅된다. 방전 공간(S)을 분할하는 사다리 형태의 분할 벽의 상기 횡벽(35b)은, 표시 라인 사이의 광선 흡수층(30)과 오버랩되는 위치에 존재하는 간격(SL)에 의해, 인접하는 분할 벽(35)의 횡벽(35b)과 분리되어 있다. 즉, 사다리 형태로 형성된 상기 분할 벽(35)은 표시 라인(행)(L) 방향으로 전개되고, 열 방향으로 배열되어 서로 평행하게 된다. 각 횡벽(35b)의 폭은 각 수직 벽(35a)의 폭과 실질적으로 동일하도록 세팅된다. 상술한 바와 같이, 사다리 형태의 분할 벽(35)에 의해 분할된 각 방전 공간(S)은 하나의 방전 셀(C)로 작용한다.The discharge space S is filled with a mixed noble gas mainly composed of neon, xenon and other suitable gases as the discharge gas. The proportion of xenon gas mixed in the noble gas is set at about 10% (volume) or more of the total gas. The horizontal wall 35b of the ladder-shaped partition wall for dividing the discharge space S is adjacent to the partition wall 35 by a gap SL existing at a position overlapping the light absorbing layer 30 between the display lines. It is separated from the horizontal wall 35b of (). That is, the dividing walls 35 formed in a ladder shape are developed in the display line (row) L direction, are arranged in the column direction, and are parallel to each other. The width of each transverse wall 35b is set to be substantially the same as the width of each vertical wall 35a. As described above, each discharge space S divided by the ladder-shaped dividing wall 35 serves as one discharge cell C. As shown in FIG.

도6, 도7 및 도10에 나타낸 바와 같이, PDP(20')는, 각 분할 벽(35)의 횡벽(35b)의 표시부측 표면과 대향하는 보호층(12)의 뒷면 상의 일부에 형성된 자외선 방사층(17)을 더 구비하고 있다. 각 방전 공간(S)과 간격(SL) 사이의 거리는 자외선 방사층(17)과 횡벽(35b)의 표시부 측면과의 접촉에 의해 차폐된다. 상기 자외선 방사층은 분할 벽(35)의 횡벽(35b)의 표시부 측면에 형성될 수 있다.As shown in Figs. 6, 7 and 10, the PDP 20 'is formed of ultraviolet rays formed on a part of the back surface of the protective layer 12 that faces the surface of the display portion side of the transverse wall 35b of each divided wall 35. The radiation layer 17 is further provided. The distance between each discharge space S and the interval SL is shielded by the contact between the ultraviolet radiation layer 17 and the side surface of the display portion of the transverse wall 35b. The ultraviolet radiation layer may be formed on the side of the display portion of the transverse wall 35b of the dividing wall 35.

상술한 자외선 방사층(17)은, 방전동안, 방전 공간(S)의 크세논 가스에 의해 방사되는 147nm 파장의 진공 자외선에 의해 여기된다. 상기 자외선 방사층(17)은 자외선 방사층(17)이 자외선을 방사하도록 하는 인광(phosphorescence)을 나타낸다. 상기 자외선 방사층(17)은 상기 광선을 0.1msec 이상, 바람직하게는, 상기 화소 데이터 기입 과정(Wc)에 요구되는 1msec 이상 방사할 수 있다. 인광을 지닌 자외선 방사 형광 물질은, 예컨대, YF₃:Gd, Pr 등뿐만 아니라 BaSi₂O₂:Pb²⁺(방사 파장: 350nm), SrB₄O₇F:Eu²⁺(방사 파장: 360nm), (Ba,Mg,Zn)₃Si₂O₇:Pb²⁺(방사 파장: 295nm) 및 Ba_XMg_Y(Al₂O₇)₂(방사 파장: 258nm)등의 BAM 재료를 포함한다. 자외선 방사층(17)은, 예컨대, 4.5eV 정도의 낮은 일 함수(low work function)(즉, 제 2 전자 방출 계수가 높은 재료)를 가지는 재료를 포함할 수 있다. 낮은 일 함수를 가지면서도, 절연 성질을 가지고 있는 재료로는 MgO(일 함수: 4.2eV), TiO₂, 알칼리 금속 산화물(예컨대, Cs₂O: 일 함수: 2.3eV), 알칼리 토 금속 산화물(예컨대, CaO, SrO,BaO), 플루오르화물(예컨대, CaF₂, MgF₂) 및 결정결함 또는 불순물을 결정에 도입함으로써 제 2 전자 방출 계수가 증가하는 재료(예컨대, MgO_X, MgO의 조성비가 1:1 로부터 결정결함을 도입하기 위해 변화하게 된다) 등이 있다. 이 경우에, 자외선 방사층(17)에 포함된 낮은 일 함수의 재료로부터 제 2 전자(프라이밍 입자)가 방출되기 때문에, 프라이밍 효과가 더 개선된다.The ultraviolet radiation layer 17 described above is excited by vacuum ultraviolet rays of 147 nm wavelength emitted by the xenon gas in the discharge space S during discharge. The ultraviolet radiation layer 17 exhibits phosphorescence which causes the ultraviolet radiation layer 17 to emit ultraviolet rays. The ultraviolet radiation layer 17 may emit the light beam at 0.1 msec or more, preferably at least 1 msec required for the pixel data writing process Wc. Ultraviolet radiation fluorescent materials with phosphorescence include, for example, BaSi ₂ O ₂ : Pb ²⁺ (radiation wavelength: 350 nm), SrB ₄ O ₇ F: Eu ²⁺ (radiation wavelength: 360 nm) as well as YF ₃ : Gd, Pr, and the like. , (Ba, Mg, Zn) ₃ Si ₂ O ₇ : Pb ²⁺ (emission wavelength: 295 nm) and Ba _X Mg _Y (Al ₂ O ₇ ) ₂ (emission wavelength: 258 nm). The ultraviolet radiation layer 17 may include a material having a low work function (ie, a material having a high second electron emission coefficient), for example, about 4.5 eV. Materials with low work function and insulating properties include MgO (work function: 4.2 eV), TiO ₂ , alkali metal oxides (eg Cs ₂ O: work function: 2.3 eV), alkaline earth metal oxides (eg The composition ratio of materials (e.g., MgO _X , MgO) which increases the second electron emission coefficient by introducing CaO, SrO, BaO), fluoride (e.g., CaF ₂ , MgF ₂ ) and crystal defects or impurities into the crystal is 1: 1. To introduce crystal defects). In this case, since the second electrons (priming particles) are emitted from the low work function material contained in the ultraviolet radiation layer 17, the priming effect is further improved.

상술한 PDP(20')의 구동은 도4에서 설명된 서브 필드법(sub-field method)에 의해 수행된다.The above-mentioned driving of the PDP 20 'is performed by the sub-field method described in FIG.

즉, 각 서브 필드에서, 일반 리셋 과정(Rc), 화소 데이터 기입 과정(Wc) 및 방사 지속 과정(Ic)은 도4에 나타낸 바와 같이 연속적으로 수행된다. 먼저, 일반 리셋 과정(Rc)에서, 리셋 방전이 모든 방전 셀에서 발생하여, 방전 셀안에 장벽 전하를 형성한다. 다음으로, 상기 화소 데이터 기입 과정(Wc)에서, 각 표시 라인에 따른 스캔 펄스(SP)가 연속적으로 인가되어 상기 방전 셀(C)이 선택적으로 소거 방전하도록 한다(선택적 소거 방전). 따라서, 각 방전 셀(C)은 "방사 셀" 상태(장벽 전하가 유전체층(11)에 형성되는 상태) 또는 "비방사 셀" 상태(장벽 전하가 유전체층(11)에 형성되지 않은 상태)로 세팅된다. 다음으로, 상기 방사 지속 과정(Ic)동안에, 각 서브 필드의 가중치(weighing)에 해당하는 수의 지속 펄스(IP)가 모든 행 전극쌍(X,Y)에 교대로 인가된다. 상술한 "방사 셀" 상태의 방전 셀에서, 지속 펄스(IP)가 인가될 때마다 방전이 일어난다. 따라서, 각각의 형광층(16)이 여기되고, 상술한 방전에 수반하는 자외선에 의해 빛이 방사되며, 상기 방사된 빛은 전방유리기판(202)을 통해 전송되어 상기 표시 화면을 만들어낸다.That is, in each subfield, the general reset process Rc, the pixel data write process Wc, and the radiation sustain process Ic are continuously performed as shown in FIG. First, in the normal reset process Rc, reset discharge occurs in all discharge cells, thereby forming barrier charges in the discharge cells. Next, in the pixel data writing process Wc, a scan pulse SP corresponding to each display line is continuously applied to cause the discharge cell C to selectively erase discharge (selective erase discharge). Therefore, each discharge cell C is set to a "radiation cell" state (state where barrier charge is formed in the dielectric layer 11) or "non-radiation cell" state (state where no barrier charge is formed in the dielectric layer 11). do. Next, during the emission sustaining process Ic, the number of sustain pulses IP corresponding to the weighting of each subfield is alternately applied to all the row electrode pairs X and Y. In the above-described discharge cell in the "radiation cell" state, discharge occurs every time the sustain pulse IP is applied. Accordingly, each of the fluorescent layers 16 is excited, and light is emitted by the ultraviolet light accompanying the above-described discharge, and the emitted light is transmitted through the front glass substrate 202 to produce the display screen.

상술한 일반 리셋 과정(Rc)의 리셋 방전 과정중에, 147nm 파장의 진공 자외선이 방전 공간(S)의 크세논으로부터 방사되고, 상술한 자외선 방사층(17)은 상기 진공 자외선에 의해 여기되어 자외선을 방사하도록 된다. 자외선 방사층(17)으로부터 방사된 상기 자외선은 제 2 전자가 보호층(12)으로부터 방사되도록 하고, 화소 데이터 기입 과정(Wc)이 완료되는 기간동안에, 프라이밍 입자가 방전 공간(S)안에 형성되도록 한다. 프라이밍 입자가 방전 공간(S)에 남아있기 때문에, 상술한 선택적 소거 방전은, 화소 데이터 기입 과정(Wc)중에 주사 펄스(SP)의 인가에 응답하여, 즉시 발생하게 된다.During the reset discharge process of the general reset process Rc described above, vacuum ultraviolet rays of 147 nm wavelength are emitted from xenon in the discharge space S, and the above-described ultraviolet radiation layer 17 is excited by the vacuum ultraviolet rays to emit ultraviolet rays. Will be done. The ultraviolet rays emitted from the ultraviolet radiation layer 17 cause the second electrons to be emitted from the protective layer 12, and during the period in which the pixel data writing process Wc is completed, priming particles are formed in the discharge space S. do. Since the priming particles remain in the discharge space S, the above-described selective erasure discharge is generated immediately in response to the application of the scan pulse SP during the pixel data writing process Wc.

따라서, 방전 공간(205)의 크세논 가스 비율이 10%(체적) 정도 또는 그 이상으로 세팅됨으로써 방전 개시 전압이 높게 되더라도, 주사 펄스(SP)의 펄스 폭을 넓힐 필요 없이, 선택적 소거 방전이 제대로 일어날 수 있다. 또, 상기 자외선 방사층(17)에 대하여, 주사 펄스(SP)의 펄스 전압치에 대한 전압 마진이, 주사 펄스(SP)의 펄스 폭이 좁은 경우에도, 상대적으로 크게 될 수 있다.Therefore, even if the discharge start voltage becomes high because the xenon gas ratio of the discharge space 205 is set to about 10% (volume) or more, selective erasure discharge can occur properly without widening the pulse width of the scan pulse SP. Can be. Further, with respect to the ultraviolet radiation layer 17, the voltage margin with respect to the pulse voltage value of the scan pulse SP can be relatively large even when the pulse width of the scan pulse SP is narrow.

도11은 주사펄스(SP)의 펄스전압의 상한치 및 하한치와 주사펄스(SP)의 펄스 폭 사이의 관계를 나타내는 개략도이다.Fig. 11 is a schematic diagram showing the relationship between the upper limit value and the lower limit value of the pulse voltage of the scanning pulse SP and the pulse width of the scanning pulse SP.

상한치는, 방전 공간(S)에 프라이밍 입자가 존재하지 않은 경우에도 선택적 소거 방전이 제대로 일어날 수 있게 하는 주사펄스(SP)의 펄스 전압의 상한치를 나타내는 값이다. 한편, 주사펄스(SP)의 펄스 전압의 하한치는, 프라이밍 입자가 방전 공간(S)에 존재하는 경우에 선택적 소거 방전이 제대로 일어날 수 있게 하는 주사펄스(SP)의 펄스 전압의 하한치를 나타내는 값이다. 즉, 선택적 소거 방전이 제대로 일어나게 하기 위해서는, 주사 펄스(SP)의 펄스 전압치는 상술한 상한치 및 하한치로 정의되는 범위내이어야 한다. 상한치 및 하한치로 정의되는 범위가 넓을수록, 주사 펄스(SP)가 나타내는 펄스전압의 전압 마진이 크게 된다.The upper limit value is a value indicating an upper limit value of the pulse voltage of the scanning pulse SP that allows selective erasure discharge to occur properly even when no priming particles are present in the discharge space S. FIG. On the other hand, the lower limit of the pulse voltage of the scanning pulse SP is a value indicating the lower limit of the pulse voltage of the scanning pulse SP that enables selective erasure discharge to occur properly when the priming particles are present in the discharge space S. . That is, in order for the selective erasure discharge to occur properly, the pulse voltage value of the scan pulse SP should be within the range defined by the above-mentioned upper limit and lower limit. The wider the range defined by the upper limit value and the lower limit value, the larger the voltage margin of the pulse voltage indicated by the scan pulse SP.

도11에서, 주사 펄스(SP)가 나타내는 펄스 전압의 상한치는, 속이 빈 원이나 삼각형이 나타내는 바와 같이, 주사 펄스(SP)의 펄스 폭에 상관없이, 대략 60V 정도이다. 한편, 하한치는, 속이 채워진 원이나 삼각형이 나타내듯이, 주사 펄스(SP)의 펄스 폭이 작아질수록, 증가한다. 그러나, 도11에 나타낸 바와 같이, 자외선 방사층(17)이 제공된 경우의 하한치(속이 채워진 삼각형으로 표시)가 자외선 방사층(17)이 제공되지 않은 경우의 하한치(속이 채워진 원으로 표시)보다 작게 된다. 따라서, 주사 펄스(SP)의 펄스 전압이 나타내는, 상한치와 하한치에 의해 정의되는 범위, 즉, 전압 마진은, 자외선 방사층(17)의 제공에 의해 더 증가하게 된다. 예컨대, 도11에 나타낸 바와 같이, 주사 펄스(SP)의 펄스 폭이 1.5㎲인 경우에, 자외선 방사층(17)이 제공된 경우의 전압 마진(M2)은 자외선 방사층(17)이 제공되지 않은 경우의 전압 마진(M1)보다 크게 된다.In Fig. 11, the upper limit of the pulse voltage indicated by the scan pulse SP is approximately 60 V, regardless of the pulse width of the scan pulse SP, as indicated by the hollow circle or triangle. On the other hand, as the filled circle or triangle shows, the lower limit increases as the pulse width of the scan pulse SP decreases. However, as shown in Fig. 11, the lower limit (indicated by a filled triangle) when the ultraviolet radiation layer 17 is provided is smaller than the lower limit (indicated by a filled circle) when the ultraviolet radiation layer 17 is not provided. do. Therefore, the range defined by the upper limit value and the lower limit value, that is, the voltage margin indicated by the pulse voltage of the scan pulse SP, is further increased by the provision of the ultraviolet radiation layer 17. For example, as shown in Fig. 11, when the pulse width of the scanning pulse SP is 1.5 s, the voltage margin M2 when the ultraviolet radiation layer 17 is provided is not provided with the ultraviolet radiation layer 17. It becomes larger than the voltage margin M1 in the case.

PDP(20')의 경우에, 분할 벽(35)의 횡벽(35b)은 각각 간격(SL)만큼 분리되어 있고, 상기 횡벽(35b)의 폭은 수직 벽(35a)의 폭과 실질적으로 같게 되어 있다. 따라서, 분할 벽(35)을 굽는 중에 일어날 수 있는 전방 유리기판(202) 및 후방 유리기판(201)의 뒤틀림과 분할 벽의 파손 등에 의한 방전 셀 형태의 변형이 방지될 수 있다.In the case of the PDP 20 ', the lateral walls 35b of the dividing wall 35 are each separated by a gap SL, and the width of the lateral walls 35b becomes substantially equal to the width of the vertical wall 35a. have. Therefore, deformation of the discharge cell shape due to distortion of the front glass substrate 202 and the rear glass substrate 201 and breakage of the partition wall, which may occur during the baking of the partition wall 35, can be prevented.

또, 상술한 PDP(20')의 경우에, 방전 공간(S)과 대향하는 부분뿐만 아니라 전방 유리기판(202)의 뒷면 부분은, 빛 흡수층(30,31) 및 흑색 유전체층(Xb',Yb')으로 둘러싸여 있다. 따라서, 표시 화면의 콘트라스트를 개선하기 위해 외부 빛의 반사가 방지된다. 비록 빛 흡수층(30,31)이 상술한 실시예에 제공되었지만, 둘 중 하나만 제공될 수도 있다.In the case of the above-described PDP 20 ', not only the portion facing the discharge space S, but also the rear portion of the front glass substrate 202 includes the light absorbing layers 30 and 31 and the black dielectric layers Xb' and Yb. Surrounded by '). Thus, reflection of external light is prevented to improve the contrast of the display screen. Although light absorbing layers 30 and 31 are provided in the above-described embodiment, only one of them may be provided.

또, 각각 적색 형광층(16)(R), 녹색 형광층(16)(G) 및 청색 형광층(16)(B)에 대응하는 필터층(도시 안됨)이, 각 방전 셀(C)과 일치하여 전방 유리기판(202)의 뒷면에 형성될 수 있다. 빛 흡수층(30,31)은 간격 또는 각 방전 공간(S)과 대향하도록 섬 형태로(in an island-like manner) 형성된 색 필터층의 간격에 대응하는 위치에 형성된다.In addition, filter layers (not shown) corresponding to the red fluorescent layer 16 (R), the green fluorescent layer 16 (G), and the blue fluorescent layer 16 (B) respectively coincide with the respective discharge cells C. FIG. It may be formed on the back of the front glass substrate 202. The light absorbing layers 30 and 31 are formed at positions corresponding to the intervals or the intervals of the color filter layers formed in an island-like manner so as to face the respective discharge spaces S.

또, 상술한 PDP(20')의 경우에, 자외선 방사층(17)이 보호층(12)의 뒷면과 분할 벽(35)의 횡벽(35b)의 표시부 측면 사이에 배치되지만, 도12에 나타낸 바와 같이, 자외선 방사층(17')이 분할 벽(35)의 수직 벽(35a)의 표시부 측면에 형성될 수 있다. 또, 자외선 방사층(17')이, 수직 벽(35a)과 대향하면서, 수직 벽(35a)과 보호층(12) 사이의 각 방전 셀의 방전 공간의 내부와 면하고 있는, 보호층(12)의 뒷면 측에 형성될 수 있다. 이런 배열에 의해, 방전 셀(C)의 방전 공간과 접하고 있는 자외선 방사층(17')의 영역이 증가하고, 생성되는 프라이밍 입자의 수가 따라서 증가한다.In the case of the above-described PDP 20 ', the ultraviolet radiation layer 17 is disposed between the rear surface of the protective layer 12 and the display side surface of the transverse wall 35b of the dividing wall 35, but is shown in FIG. As such, an ultraviolet radiation layer 17 ′ may be formed on the display side of the vertical wall 35a of the dividing wall 35. Moreover, the ultraviolet-ray radiating layer 17 'faces the inside of the discharge space of each discharge cell between the vertical wall 35a and the protective layer 12, facing the vertical wall 35a. It may be formed on the back side of the). By this arrangement, the area of the ultraviolet radiation layer 17 'in contact with the discharge space of the discharge cell C increases, and the number of priming particles generated increases accordingly.

또, 상술한 프라이밍 효과는, 도13 내지 도15에 나타낸 구동법에 따라 PDP(20')를 구동함으로써 증가될 수 있다.Further, the above priming effect can be increased by driving the PDP 20 'in accordance with the driving method shown in Figs.

도13은 PDP(20')를 구동하는 과정의 단일필드 표시기간(single field display period)동안 방사 구동에 대한 포맷을 나타내는 개략도이다. 도14는, 상술한 방사 구동 포맷과 일치하여, PDP(20')의 열 전극(D₁-D_m) 및 행 전극(X₁-X_n및 Y₁-Y_n)에 가해지는 다양한 구동펄스를 인가하는 타이밍을 나타내는 개략도이다.Fig. 13 is a schematic diagram showing a format for radiation driving during a single field display period in the process of driving the PDP 20 '. Fig. 14 shows various drive pulses applied to the column electrodes D ₁ -D _m and the row electrodes X ₁ -X _n and Y ₁ -Y _n of the PDP 20 'in accordance with the above-described radiation drive format. It is a schematic diagram which shows the timing to apply.

도13 및 도14에 나타낸 구동방법으로, 하나의 필드의 표시기간은 14개의 서브 필드(SF1-SF14)로 분할되어, PDP(20')의 구동을 수행한다. 도4에 나타낸 구동에서와 같이, 각 서브 필드에서, 화소 데이터에 따라 방전 셀이 선택적으로 소거 방전을 하도록 하는, 상기 화소 데이터 기입 과정(Wc)이 실행되어 방전 셀안에 남아 있는 장벽 전하를 소멸시키고, 따라서, 상기 방전 셀이 비방사 셀 단계(non-emitting cell state)로 전이하도록 한다. 또, 각 서브 필드에서, 방사 셀 단계에 있는 방전 셀만이 지속적인 방전을 반복적으로 겪게 되는 방사 지속 과정(Ic)이 실행된다. 도13에 나타낸 바와 같이, 각 서브 필드(SF1-SF14)의 방사 지속 과정(Ic)마다 발행하는, 지속 방전을 수반하는 방사 횟수는, 다음과 같이 세팅된다.In the driving method shown in Figs. 13 and 14, the display period of one field is divided into 14 subfields SF1-SF14 to perform driving of the PDP 20 '. As in the driving shown in Fig. 4, in each subfield, the pixel data writing process Wc, which causes the discharge cells to selectively erase discharge in accordance with the pixel data, is executed to dissipate the barrier charge remaining in the discharge cells. Thus, the discharge cell is allowed to transition to a non-emitting cell state. Further, in each subfield, a radiation sustaining process Ic is executed in which only the discharge cells in the radiation cell stage repeatedly undergo continuous discharge. As shown in Fig. 13, the number of radiations with sustained discharge issued for each of the radiation sustaining processes Ic of each subfield SF1-SF14 is set as follows.

SF1 : 1SF1: 1

SF2 : 3SF2: 3

SF3 : 5SF3: 5

SF4 : 8SF4: 8

SF5 : 10SF5: 10

SF6 : 13SF6: 13

SF7 : 16SF7: 16

SF8 : 19SF8: 19

SF9 : 22SF9: 22

SF10 : 25SF10: 25

SF11 : 28SF11: 28

SF12 : 32SF12: 32

SF13 : 35SF13: 35

SF14 : 39SF14: 39

또, 도13 및 도14에 나타낸 구동 방법에서, 모든 방전 셀을 방사 셀 단계로 초기화하기 위해 모든 방전 셀에서 장벽 전하가 형성되는, 일반 리셋 과정(Rc)은 제 1 서브 필드(SF1)에서만 실행된다. 또, 도15의 속이 채워진 원형에 위해 나타낸 바와 같이, 도13 및 도14에서 나타낸 구동방법에서, 방전 셀이 비방사 셀 단계로 전이되도록 하는, 선택적 소거 방전은 상기 서브 필드(SF1-SF14)중 하나의 서브 필드의 화소 데이터 기입 과정(Wc)에서만 발생한다. 일단 비방사 셀 단계로 세팅된 방전 셀은 뒤이은 서브 필드에서 방사 셀 단계로의 전이를 겪지 않는다. 즉, 도15의 속이 빈 원에 의해 나타낸 바와 같이, 도13 및 도14에 나타낸 구동방법에서, 방전 방사는, 제 1 서브 필드(SF1)를 뒤따르는 제 n 서브 필드(n=0 내지 N)의 방사 지속 과정(Ic)중에 연속적으로 일어난다. 따라서, 14개의 서브 필드(SF1-SF14)에서 구동이 수행될 때, 1 필드 표시기간(one field display period)내의 방사 구동 패턴의 수는 도15에 나타낸 바와 같이 15가 될 것이다. 상기 방사 구동 패턴에 기초한 방사 휘도비(emission luminance ratio)는 {0, 1, 4, 9, 17, 27, 40, 56, 75, 97, 122, 151, 182, 217, 256}으로 되고, 따라서 15계조의 중간톤(halftoning at 15 gradations)이 수행될 것이다.In addition, in the driving method shown in Figs. 13 and 14, the general reset process Rc, in which the barrier charge is formed in all the discharge cells in order to initialize all the discharge cells to the radiation cell stage, is executed only in the first subfield SF1. do. Further, as shown for the solid circle in Fig. 15, in the driving method shown in Figs. 13 and 14, the selective erasure discharge, which causes the discharge cell to transition to the non-emission cell stage, is performed in the subfields SF1-SF14. It occurs only in the pixel data writing process Wc of one subfield. The discharge cell, once set to the non-radiating cell stage, does not undergo a transition from the subsequent subfield to the emitting cell stage. That is, as shown by the hollow circle in Fig. 15, in the driving method shown in Figs. 13 and 14, the discharge radiation is the nth subfield (n = 0 to N) following the first subfield SF1. Occurs continuously during the radiation sustaining process (Ic). Therefore, when driving is performed in the 14 subfields SF1-SF14, the number of the radiation driving patterns in one field display period will be 15 as shown in FIG. 15. The emission luminance ratio based on the radiation drive pattern is {0, 1, 4, 9, 17, 27, 40, 56, 75, 97, 122, 151, 182, 217, 256}. Halftoning at 15 gradations will be performed.

즉, 도13 및 도14에 나타낸 구동에서, (N+1)계조의 표시가 N개의 서브 필드에 의해 실현된다.That is, in the driving shown in Figs. 13 and 14, the display of the (N + 1) gradations is realized by the N subfields.

도15에 나타낸 바와 같이, 상기 구동 방법으로, 방사 지속 과정(Ic)의 지속 방전이나 일반 리셋 과정(Rc)의 리셋 방전은, 선택적 소거 방전의 실행 이전에 실행된다. 따라서, 도13 내지 도15에 나타낸 구동방법이 채택될 때, 자외선 방사층(17)에 의한 프라이밍 효과가 더 효과적으로 사용될 수 있다.As shown in Fig. 15, in the above driving method, the sustain discharge in the radiation sustaining process Ic or the reset discharge in the normal reset process Rc is executed before the execution of the selective erase discharge. Therefore, when the driving method shown in Figs. 13 to 15 is adopted, the priming effect by the ultraviolet radiation layer 17 can be used more effectively.

비록 본 실시예의 방전 셀의 방사 효율이, 방전 공간(205)의 크세논 가스 비율을 10%(체적) 내지 또는 그 이상으로 세팅함으로써, 증가되었지만, 그러한 결과는 다른 방법에 의해서도 얻어질 수 있다.Although the radiation efficiency of the discharge cell of the present embodiment was increased by setting the xenon gas ratio of the discharge space 205 to 10% (volume) or more, such a result can be obtained by other methods as well.

예컨대, 방사 효율은, 도3에 나타낸 쌍을 형성하는 행 전극(X,Y) 사이의 표면 방전 간격(g)을 넓히거나, 유전체층(204)의 막 두께(d)를 두껍게 함으로써, 증가될 수 있다.For example, the radiation efficiency can be increased by widening the surface discharge interval g between the row electrodes X and Y forming the pair shown in FIG. 3 or by thickening the film thickness d of the dielectric layer 204. have.

200V 정도 또는 그 이상의 펄스 전압은, 상술한 표면 방전 간격(g)이 100㎛ 정도 또는 그 이상으로 세팅되거나, 유전체층(204)의 막 두께(d)가 30㎛ 정도 또는 그 이상으로 세팅되는 경우에, 상기 지속 펄스가 방전 셀로 인가되는데 필요하게 될 것이다.The pulse voltage of about 200 V or more is set when the above-mentioned surface discharge interval g is set to about 100 μm or more, or when the film thickness d of the dielectric layer 204 is set to about 30 μm or more. It will be necessary for the sustain pulse to be applied to the discharge cell.

본 발명의 플라즈마 표시 장치로, 방사 효율을 증가시킴으로써 고휘도(high luminosity)의 화상 표시가 가능하고, 지속 펄스의 전압을 주사 펄스의 전압보다 낮게 함으로써 전력 소비를 억제할 수 있다.In the plasma display device of the present invention, high luminance image display is possible by increasing the radiation efficiency, and power consumption can be suppressed by making the voltage of the sustain pulse lower than the voltage of the scan pulse.

Claims (4)

전방 기판;Front substrate; 방전 공간을 사이에 두고 상기 전방 기판과 대향하도록 배치된 후방 기판;A rear substrate disposed to face the front substrate with a discharge space therebetween; 행 방향으로 연장하는 병렬 버스 전극쌍 및 상기 병렬 버스 전극쌍으로부터 서로를 향해 행 방향에 수직한 방향으로 연장하는 투명 전극쌍을 포함하고, 상기 전방 기판의 내면에 배치되어 표시 라인을 형성하는, 행 방향으로 연장하는 복수의 행 전극쌍;A row comprising a parallel bus electrode pair extending in a row direction and a transparent electrode pair extending from the parallel bus electrode pair toward each other in a direction perpendicular to the row direction, the row being disposed on an inner surface of the front substrate to form a display line A plurality of row electrode pairs extending in a direction; 상기 복수의 행 전극쌍을 둘러싸는 유전체층;A dielectric layer surrounding the plurality of row electrode pairs; 상기 후방 기판의 내면에 배치되고, 상기 행 전극쌍과 교차하여 각 교차점에 복수의 방전 셀을 형성하도록 배열된, 열 방향으로 연장하는 복수의 열 전극; 및A plurality of column electrodes disposed on an inner surface of the rear substrate and arranged to form a plurality of discharge cells at each intersection crossing the row electrode pairs; And 적어도 10% 이상의 크세논 가스 함량을 갖는 혼합 영족 가스를 함유하고, 상기 방전 공간에 봉입되는 방전 가스를 포함하는, 서로 직교하여 연장하는 행 방향 및 열 방향을 갖는 플라즈마 표시 패널.10. A plasma display panel comprising a mixed noble gas having a xenon gas content of at least 10% and comprising a discharge gas enclosed in the discharge space, having a row direction and a column direction extending perpendicular to each other. 제 1 항에 있어서,The method of claim 1, 열 방향으로 연장하는 복수의 수직벽 및 행 방향으로 연장하는 복수의 횡벽을 갖는 분할벽 구조를 더 포함하고, 상기 복수의 수직벽 및 횡벽은 상기 전방 및 후방 기판 사이에 배치되어, 상기 분할벽 구조가 복수의 방전 셀에 각각 해당하는 복수의 섹션으로 상기 방전 공간을 분할하는, 플라즈마 표시 패널.A partition wall structure having a plurality of vertical walls extending in a column direction and a plurality of horizontal walls extending in a row direction, wherein the plurality of vertical walls and the horizontal walls are disposed between the front and rear substrates, Divides the discharge space into a plurality of sections respectively corresponding to a plurality of discharge cells. 제 1 항에 있어서,The method of claim 1, 상기 버스 전극은 상기 횡벽을 따라 연장하는, 플라즈마 표시 채널.And the bus electrode extends along the lateral wall. 전방 기판;Front substrate; 방전 공간을 사이에 두고 상기 전방 기판과 대향하도록 배치된 후방 기판;A rear substrate disposed to face the front substrate with a discharge space therebetween; 상기 전방 기판의 내면에 배치되어 표시 라인을 형성하는, 행 방향으로 연장하는 복수의 행 전극쌍;A plurality of row electrode pairs extending in a row direction on the inner surface of the front substrate to form a display line; 상기 복수의 행 전극쌍을 둘러싸는 유전체층;A dielectric layer surrounding the plurality of row electrode pairs; 상기 후방 기판의 내면에 배치되고, 상기 행 전극쌍과 교차하여 각 교차점에 복수의 방전 셀을 형성하도록 배열된, 열 방향으로 연장하는 복수의 열 전극;A plurality of column electrodes disposed on an inner surface of the rear substrate and arranged to form a plurality of discharge cells at each intersection crossing the row electrode pairs; 열 방향으로 연장하는 복수의 수직벽 및 행 방향으로 연장하는 복수의 횡벽을 갖는 분할벽 구조로서, 상기 복수의 수직벽 및 횡벽이 상기 전방 및 후방 기판 사이에 배치되어, 상기 분할벽 구조가 복수의 방전 셀에 각각 해당하는 복수의 섹션으로 상기 방전 공간을 분할하는, 분할벽 구조; 및A partition wall structure having a plurality of vertical walls extending in a column direction and a plurality of horizontal walls extending in a row direction, wherein the plurality of vertical walls and the horizontal walls are disposed between the front and rear substrates, so that the partition wall structure includes a plurality of vertical walls. A partition wall structure for dividing the discharge space into a plurality of sections respectively corresponding to discharge cells; And 적어도 10% 이상의 크세논 가스 함량을 갖는 혼합 영족 가스를 함유하고, 상기 방전 공간에 봉입되는 방전 가스를 포함하는, 서로 직교하여 연장하는 행 방향 및 열 방향을 갖는 플라즈마 표시 패널.10. A plasma display panel comprising a mixed noble gas having a xenon gas content of at least 10% and comprising a discharge gas enclosed in the discharge space, having a row direction and a column direction extending perpendicular to each other.