KR20030014359A - 플래시 메모리 독출모드용 워드라인 드라이버 - Google Patents

플래시 메모리 독출모드용 워드라인 드라이버 Download PDF

Info

Publication number
KR20030014359A
KR20030014359A KR1020027011196A KR20027011196A KR20030014359A KR 20030014359 A KR20030014359 A KR 20030014359A KR 1020027011196 A KR1020027011196 A KR 1020027011196A KR 20027011196 A KR20027011196 A KR 20027011196A KR 20030014359 A KR20030014359 A KR 20030014359A
Authority
KR
South Korea
Prior art keywords
voltage
word line
driver circuit
line driver
predetermined
Prior art date
Application number
KR1020027011196A
Other languages
English (en)
Other versions
KR100725649B1 (ko
Inventor
야마다시게카즈
아카오기타카오
빌콜린에스.
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드, 후지쯔 가부시끼가이샤 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20030014359A publication Critical patent/KR20030014359A/ko
Application granted granted Critical
Publication of KR100725649B1 publication Critical patent/KR100725649B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 독출모드 시 소정의 전압을 워드라인 전압으로서 복수의 워드라인(18)에 제공하는 워드라인 전압 조정 방법 및 시스템을 개시한다. 공급전압(Vcc)의 크기보다 낮은 소정의 전압을 공급하기 위해 공급전압(Vcc)이 워드라인 드라이버 회로(16)에 의해 조정되고 온도보상이 이루어진다. 워드라인 드라이버 회로(16)는 독출동작이 개시될 때 활성화 회로(12)에 의해 활성화 된다. 독출동작 동안, 워드라인 드라이버 회로(16)는 워드라인 드라이버 회로(16)에 의해 공급된 처리부하(process load)의 변화뿐만 아니라 공급전압(Vcc)의 변화 동안에 소정의 전압을 유지한다.

Description

플래시 메모리 독출모드용 워드라인 드라이버{WORDLINE DRIVER FOR FLASH MEMORY READ MODE}
플래시 메모리는 계속적인 전원공급 없이도 정보를 저장하고 매우 컴팩트(compact)한 형태로 구성되어 있기 때문에 인기있는 메모리저장장치이다. 플래시 메모리는 전형적으로 실리콘 기판에 복수의 부동게이트 트랜지스터(floating-gate transistor)를 제작함으로써 구성된다. 부동게이트 트랜지스터는 분리된 게이트전극에 전하를 저장할 수 있는데, 이 게이트전극은 부동게이트로 알려져 있으며 얇은 유전층에 의해 제어게이트전극(control-gate electrode)으로부터 분리되어 있다. 일반적으로, 데이터는 부동게이트에 전하를 저장함으로써 비휘활성 메모리에 저장된다.
플래시 메모리장치에서, 전자는 얇은 유전층을 통해 부동게이트전극으로 이동하는데, 이 얇은 유전층은 터널산화물층으로 알려져 있으며 부동게이트전극과 기판 사이에 위치한다. 전자이동은 채널 열전자(channel hot electron:CHE) 주입 또는 포울러-노드하임 터널링(Fowler-Nordheim tunneling)에 의해 수행된다. 이 두 전자이동 메커니즘에서, 전압은 제어게이트전극에 의해 부동게이트전극에 제공된다. 제어게이트전극은 용량적으로(capacitively) 부동게이트전극에 연결되어, 제어게이트전극에 인가된 전압이 부동게이트전극에 제공된다. 어느 종류의 장치에서, 제어게이트전극은 부동게이트전극 위에 놓인 다결정 실리콘게이트전극으로서 얇은 유전층에 의해 분리되어 있다. 다른 종류의 장치에서는, 부동게이트전극이 반도체기판의 도핑영역이다.
플래시메모리는 플래시 트랜지스터의 행(column)과 열(row)로 형성되어 있으며, 각 트랜지스터를 제어게이트, 드레인 및 소스를 포함한 셀(cell)이라고 한다. 워드라인 디코더는 메모리장치의 각 섹터의 트랜지스터 열에 동작전압을 제공하며 섹터의 각 트랜지스터의 제어게이트와 연결되어 있다. 비트라인 디코더는 트랜지스터 행에 동작전압을 제공하며 각 행의 트랜지스터의 드레인에 연결되어 있다. 일반적으로, 트랜지스터의 소스는 공통 소스라인에 연결되어 소스라인 컨트롤러에 의해 제어된다.
셀은 제어게이트에 소정의 제 1전압을 인가하고, 드레인에 소정의 제 2전압을 인가하고 소스를 접지함으로써 프로그램 된다. 이것은 채널 열전자가 드레인 공핍영역에서 부동게이트로 주입되도록 한다. 셀은 플래시 메모리장치에서 여러 방법으로 소거될 수 있다. 어느 한 장치에서, 소정의 전압을 소스에 인가하고, 제어게이트를 접지하고 드레인이 부동되도록 함으로써 셀을 소거할 수 있다. 이것은 프로그램 동안 부동게이트에 주입된 전자가 포울러-노드하임 터널링에 의해 부동게이트에서 얇은 터널산화물층을 통해 소스까지 제거되도록 한다.
셀은 독출동작(read operation) 시 워드라인을 통해 소정의 제 1전압을 제어게이트에 인가하고, 드레인이 접속되어 있는 비트라인에 소정의 제 2전압을 인가하고, 소스를 접지한 다음 비트라인 전류를 감지함으로써 읽는다. 셀이 프로그램 되고 임계전압이 상대적으로 높으면, 비트라인 전류는 0 또는 상대적으로 낮게 될 것이다. 셀이 프로그램 되지 않거나 소거되면, 임계전압은 상대적으로 높으며 제어게이트의 전압은 채널을 인핸스(enhance) 하고 비트라인 전류는 상대적으로 높을 것이다.
워드라인에 인가되는 전압이 소정의 전압범위에 있지 않을 때 독출동작 시 알려져 있는 문제가 발생한다. 워드라인에 인가되는 전압이 너무 높으면, 워드라인 상의 셀은 물리적 손상을 입거나 셀의 임계전압의 변동이 있을 수 있다. 또한, 너무 높은 전압을 인가하는 것은 셀 내의 데이터 보존 실패를 야기한다. 워드라인의 높은 전압은 또한 워드라인의 셀의 내구성에 영향을 줄 수 있다. 워드라인의 전압이 너무 낮으면, 워드라인 상의 셀을 적절히 읽기에 불충분한 비트라인 전류가 전개(develop)될 수 있다.
독출동작 시 워드라인에 전압을 공급하는 현재 알려진 방법은 플래시 메모리용 전원공급장치의 전압(Vcc)를 사용하는 것이다. 플래시 메모리 기술이 발전되고 소형화기술(예를 들어, 0.25 마이크론)이 개발되면서, 독출동작 시 워드라인에 공급되는, 허용될 수 있는 전압의 크기가 감소하고 있다. 플래시 메모리를 동작시키는데 필요한 공급전압(Vcc)은 상기한 바와 같이 높은 워드라인 전압과 관련한 문제에 직면함이 없이는 더이상 워드라인에 직접 인가될 수 없다.
독출동작을 수행하는데 필요한 워드라인 전압을 인가할 때 플래시 메모리의 동작온도의 변화 때문에 다른 문제가 발생한다. 플래시 메모리의 동작온도가 변하면, 독출동작 시 워드라인의 전압도 변한다. 기술의 발전에 의해, 독출동작을 수행하는데 워드라인에 요구되는 전압범위가 좁아지고 있다. 독출모드 시 워드라인의 전압을 제공하는 현재의 알려진 방법은 플래시 메모리가 독출동작 시 액세스될 때 고속능력을 제공하지 못하므로, 이 메모리 장치의 액세스시간이 느려지게 된다.
결국, 마이크로칩의 소형화로 인하여, 독출동작 시 공급전압(Vcc)보다 작은 온도보상된(temperature-compensated) 소정의 출력전압을 제공하는 워드라인 전압 조정방법이 필요하다.
본 발명은 일반적으로 비휘발성 메모리 장치에 관한 것으로서, 특히 플래시 EEPROM(Electrically Erasable Programmable Read-Only Memory) 장치에서 워드라인 전압을 조정(regulation)하는 방법 및 시스템에 관한 것이다.
도 1은 본 발명의 바람직한 실시예를 결합한 플래시 메모리의 일부분에 대한 블록도를 나타낸다.
도 2는 본 발명의 활성화 회로의 회로도이다.
도 3은 본 발명의 워드라인 드라이버 회로의 회로도이다.
본 발명은 플래시 메모리의 소형화에 의해 발생된 문제점을 극복할 수 있는 플래시 메모리 내의 워드라인 전압을 조정하는 방법 및 시스템을 개시하고 있다. 바람직한 플래시 메모리는 독출동작 시 복수의 워드라인에 인가될 수 있는 소정의 온도보상된 워드라인 전압을 제공하기 위해 공급전압(Vcc)을 조정하는 워드라인 드라이버 회로를 포함한다. 워드라인 드라이버 회로는 공급전압(Vcc) 접속부의 전압의 크기를 플래시 메모리에서 독출동작을 수행하는데 허용될 수 있는 레벨로 감소시킬 수 있다.
본 발명은 플래시 메모리가 독출모드에 있을 때 소정의 독출전압을 제공하는 방법을 개시하고 있다. 본 발명의 바람직한 실시예에서, 스테이트머신에 의해 수신된 제어신호에 따라서 복수의 제어신호가 활성화 회로에 의해 발생된다. 이 제어신호는 워드라인 드라이버 회로로 보내지고, 워드라인 드라이버 회로는 제어신호에 따라 공급전압 접속부를 이용하여 소정의 독출전압을 발생시킨다. 바람직한 실시예에서, 워드라인 드라이버 회로는 공급전압 접속부 상에 나타나는 전압의 크기로부터 그 전압레벨을 감소시킨다. 전압레벨의 감소 후에, 독출동작 동안 소정의 독출전압이 플래시 메모리장치의 적어도 하나의 워드라인에 공급된다.
바람직한 실시예에서, 워드라인 드라이버 회로는 일련의 저항들 및 전류미러를 이용하여 소정의 독출전압을 발생시킨다. 워드라인 드라이버 회로는 공급전압 접속부의 상기 전압레벨에서의 변화에 맞추어 소정의 독출전압을 허용레벨로 유지한다. 바람직한 실시예에서, 공급전압 접속부의 전압레벨이 4.5-5.5V 사이에서 동작할 때 소정의 독출전압은 약 3.7-4.5V 사이에서 유지된다. 워드라인 드라이버 회로는 활성화 회로가 스테이트머신에 의해 활성화되면 10ns 내에 공급전압 접속부의 전압을 소정의 독출전압으로 조정한다.
본 발명의 다른 실시예는 독출모드에서 동작하는 메모리장치의 공급전압을 조정하는 방법을 개시하고 있다. 이 실시예에서, 공급전압은 플래시 메모리장치 내의 워드라인 드라이버 회로에 공급된다. 워드라인 드라이버 회로는 메모리장치가 독출모드에 있을 때 활성화 회로에 의해 활성화 된다. 일단 활성화 되면, 공급전압은 워드라인 드라이버 회로에 의해 소정의 독출전압으로 조정된다. 소정의 독출전압이 소정의 레벨로 조정된 후, 소정의 독출전압은 플래시 메모리장치의 적어도 하나의 워드라인에 공급된다.
본 발명의 다른 실시예는 플래시 메모리장치의 독출모드 시 사용하는 워드라인 전압조정 시스템을 개시하고 있다. 전압조정 시스템은 스테이트머신에 전기적으로 연결된 활성화 회로를 포함한다. 스테이트머신은 복수의 제어신호에 의해 활성화 회로를 제어하며, 복수의 제어라인을 사용하여 활성화 회로에 연결된다. 워드라인 드라이버 회로는 활성화 회로에 전기적으로 연결된다. 워드라인 드라이버 회로는 상기 활성화 회로로부터의 신호에 따라 공급전압 접속부의 전압을 소정의 독출전압으로 조정한다. 적어도 하나의 워드라인이 전기적으로 워드라인 드라이버 회로와 연결되고, 워드라인 드라이버 회로는 독출모드 시 소정의 독출전압을 적어도 하나의 워드라인에 제공한다.
본 발명의 실시예는 독출모드 시 신속히 그리고 정확하게 소정의 독출전압을 플래시 메모리장치의 워드라인에 제공하는 방법 및 시스템을 개시하고 있다. 본 발명은 0.25μm 트랜지스터 크기와 같은 트랜지스터 크기의 감소에 따라 발생되는 문제 및 메모리 셀을 구성하는 이러한 트랜지스터가 메모리 셀에 저장된 데이터를 교란할 수 있는 전압레벨에 노출되는 것을 극복한다. 본 발명은 10ns의 활성화 시간 내에 플래시 메모리장치의 워드라인에 감소된 소정의 독출전압을 제공함으로써 메모리셀에 저장된 데이터의 교란을 방지하게 되는 워드라인 드라이버 회로를 개시하고 있다. 따라서, 본 발명은 플래시 메모리장치의 독출모드 동안 워드라인에 높은 전압레벨을 인가함으로써 발생되는 문제를 해결할 수 있다.
본 발명의 이러한 또는 다른 특징 및 이점은 첨부된 도면과 함께 본 발명의 바람직한 실시예에 대한 다음의 설명으로부터 명백해질 것이다.
본 발명의 실시예가 특정한 구성을 참조하여 개시되고 있으나, 이러한 구성대하여 청구범위 내에서 여러 변경 및 수정이 가해질 수 있다는 것은 당업자라면 누구나 알 수 있을 것이다. 본 발명은 임의의 메모리장치와 사용될 수 있다. 그러나, 본 발명의 바람직한 실시예는 플래시 메모리를 위해 설계되어 있다. 모든 전기적 파라미터는 일례로서 주어진 것이며 다른 전기적 파라미터를 사용하는 여러 메모리장치와 사용하기 위해 변경될 수 있다. 예를 들어, 바람직한 실시예에서는 공급전압(Vcc)이 5.0V이나, 3.3V, 1.8V 또는 다른 전압일 수 있다. 다른 공급전압이 선택되면, 이런 공급전압을 수용하기 위해 공지된 바와 같이 여러 동작레벨이 수정될 것이다. 또한, 당업자라면 알고 있는 바와 같이, 공급전압(Vcc)은 동작시 부하 및 여러 다른 동작 파라미터에 기인하여 전압범위 사이에서 변한다.
도 1은 본 발명의 실시예를 구체화한 플래시 메모리(10)의 일부분이다. 플래시 메모리(10)는 워드라인 활성화 회로(12), 공급전압(Vcc) 접속부(14), 워드라인드라이버 회로(16) 및 복수의 워드라인(18)을 포함하고 있다. 본 발명의 바람직한 실시예에서, 워드라인 활성화 회로(12)는 전기적으로 워드라인 드라이버 회로(16)와 연결되어 있다. 또한 공급전압(Vcc) 접속부(14)도 워드라인 드라이버 회로(16)와 연결되어, 독출동작 시 워드라인(18)에 인가되는 전기에너지를 워드라인 드라이버 회로(16)에 공급한다. 워드라인 드라이버 회로(16)는 플래시 메모리(10)에서 전기적으로 워드라인(18)과 연결된다. 전술한 바와 같이, 워드라인 드라이버 회로(16)는 플래시 메모리(10)에서의 독출동작 시 각각의 워드라인(18)에 인가되는 소정의 독출전압을 발생시키는데 사용된다.
본 발명의 바람직한 실시예에서, 워드라인 활성화 회로(12)는 플래시 메모리(10)에 의해 독출동작이 수행되고 있을 때 스테이트머신(도시하지 않음)으로부터 제어신호를 수신한다. 공지된 바와 같이, 스테이트머신은 수신한 명령어 집합에 따라 플래시 메모리(10)의 전체동작을 제어하는데 사용된다. 바람직한 실시예에서, 스테이트머신은 플래시 메모리(10)에서 독출동작이 일어날 때 워드라인 활성화 회로(12)로 보내지는 소정의 제어신호를 발생시키는 것을 이해할 필요가 있다.
워드라인 활성화 회로(12)가 스테이트머신으로부터 제어신호를 수신하면, 워드라인 활성화 회로(12)는 워드라인 드라이버 회로(16)에 보내지는 소정의 전기신호를 발생시킨다. 본 발명의 바람직한 실시예에서, 워드라인 드라이버 회로(16)는 전기적으로 공급전압(Vcc) 접속부(14)와 연결되어 있으며, 공급전압(Vcc) 접속부(14)의 전압크기는 4.5V-5.5V이다. 전술한 바와 같이, 당업자라면 누구나 동작 시 공급전압(Vcc) 접속부(14)의 전압레벨이 여러 다른 동작 파라미터뿐만 아니라 부하상태에 기인하여 변한다는 것을 알고 있을 것이다.
동작 동안, 워드라인 드라이버 회로(16)는 공급전압(Vcc)을 소정의 독출임계전압레벨(바람직한 실시예에서 3.7V-4.5V)로 감소시킨다. 전술한 바와 같이, 워드라인 드라이버 회로(16)는 플래시 메모리(10)에서 전기적으로 각각의 워드라인(18)과 연결되어 있다. 특히, 독출전압 출력라인(VPXG)(20)이 전기적으로 워드라인 드라이버 회로(16)의 출력을 워드라인(18)에 연결시키는데 사용된다. 워드라인 드라이버 회로(16)의 독출전압 출력라인(VPXG)(20)에서 발생되는 소정의 독출임계전압레벨은 공급전압(Vcc) 접속부(14)의 전압크기보다 작은 전압을 나타낸다. 독출전압 출력라인(VPXG)(20)에서 얻을 수 있는 독출임계전압의 크기는 플래시 메모리가 독출동작을 수행할 때 코어셀에 손상을 주지 않고 워드라인(18)에 인가되는데 적절한 전압이다.
본 발명의 바람직한 실시예에서, 워드라인(18)의 전압레벨은 공급전압(Vcc) 접속부(14)에서 얻을 수 있는 공급전압(Vcc)이 변하는 동안 워드라인 드라이버 회로(16)에 의해 최적의 전압동작레벨로 유지된다. 일단 워드라인 드라이버 회로(16)에 의해 조정되면, 워드라인 드라이버 회로(16)에 의해 발생된 소정의 독출임계전압은 독출전압 출력라인(VPXG)(20)을 지나 플래시 메모리(10)의 각 워드라인(18)으로 간다. 당업자라면 독출전압 출력라인(VPXG)(20)으로부터 나온 소정의 독출임계전압을 워드라인(18)으로 보내는데 디코더가 사용된다는 것을 알 수 있을 것이다. 본 발명의 목적을 위해, 워드라인 드라이버 회로(16)의 독출전압 출력라인(VPXG)(20)에 발생된 소정의 독출임계전압이 독출동작 시 워드라인(18)으로 보내진다는 것을 이해하는 것으로 충분하다.
도 2는 플래시 메모리(10)의 실시예에서 사용된 워드라인 활성화 회로(12)의개략회로도를 나타낸다. 워드라인 활성화 회로(12)는 도 2에서 도시된 바와 같이 상호 전기적으로 연결되어 있는, NAND 게이트(24), 복수의 인버터(26-36), 복수의 p-채널 트랜지스터(38-40), n-채널 트랜지스터(42), 접지접속부(46), 복수의 NOR 게이트(48-50)를 포함한다. 바람직한 플래시 메모리(10)가 독출동작을 할 때, 워드라인 활성화 회로(12)는 스테이트머신으로부터 소정의 출력신호를 수신한다. 당업자에게 공지된 바와 같이, 스테이트머신은 여러 논리회로를 사용하여 플래시 메모리장치의 전체동작을 제어하는데, 상기 논리회로들은 본 발명의 범위를 벗어난 것이다.
워드라인 활성화 회로(12)는 스테이트머신에 의해 발생된 소정의 제어신호를 펌프 인에이블 라인(pump enable line)(ENVPP)(52), 소스오프라인(source off line)(VPXG2OFFB)(54), CAM 인에이블 라인(PDRI)(56), 어드레스 변화 검출기 라인(ATD)(58) 및 READ 라인(60)에서 수신한다. 도 2를 참조하면, 어드레스 변화 검출기 라인(ATD)(58) 및 READ 라인(60)은 NAND 게이트(24)에 전기적으로 연결되어 있다. CAM 인에이블 라인(PDRI)(56)은 인버터(26)에 연결되고, 펌프 인에이블 라인(ENVPP)(52)은 인버터(30)에 연결된다. 소스오프라인(VPXG2OFFB)(54)은 NOR 게이트(48)에 연결된다. 트랜지스터(38, 40)는 공급전압(Vcc) 접속부(14)에 연결된다. 당업자라면 알 수 있는 바와 같이, 워드라인 활성화 회로(12)로 보내지는 소정의 출력신호는 제 1발생온라인(generate on line)(GENON)(62) 및 제 2발생온라인(GENONB)(64)에서 발생되는 논리상태를 결정한다. 여기서, 제 1발생온라인(GENON)(62) 및 제 2발생온라인(GENONB)(64)은 워드라인 드라이버 회로(16)에전기적으로 연결된 워드라인 활성화 회로(12)의 출력라인들을 나타낸다.
플래시 메모리(10)의 동작 시, 워드라인 활성화 회로(12)는 제 1발생온라인(GENON)(62) 및 제 2발생온라인(GENONB)(64)에 전기신호를 제공함으로써 워드라인 드라이버 회로(16)를 활성화 시킨다. 제 1발생온라인(GENON)(62) 및 제 2발생온라인(GENONB)(64)은 워드라인 드라이버 회로(16)에 연결된다. 제 1발생온라인(GENON)(62) 및 제 2발생온라인(GENONB)(64)에 제공된 전기신호는 NOR 게이트(50)로부터 제공된다. NOR 게이트(50)의 출력이 도통을 중단할 때(논리 "0"), 제 1발생온라인(GENON)(62)은 도통을 시작하고(논리 "1") 제 2발생온라인(GENONB)(64)은 도통을 중단하여(논리 "0"), 워드라인 드라이버 회로(16)를 활성화 시킨다.
마찬가지로, NOR 게이트(50)의 출력이 도통을 시작할 때(논리 "1"), 제 1발생온라인(GENON)(62)은 도통을 중단하고(논리 "0") 제 2발생온라인(GENONB)(64)은 도통을 시작하여(논리 "1"), 워드라인 드라이버 회로(16)를 비활성화 시킨다.
도 3은 플래시 메모리(10)에서 사용되는 워드라인 드라이버 회로(16)의 회로도이다. 바람직한 워드라인 드라이버 회로(16)는 도 3에서 도시된 바와 같이 상호 연결되어 있는, 복수의 p-채널 트랜지스터(70-80), 복수의 n-채널 트랜지스터(82-86), 저임계 n-채널 트랜지스터(88), 복수의 저임계 n-채널 트랜지스터(90-92), 복수의 저항들(94) 및 NOR 게이트(96)를 포함한다. 도시된 바와 같이, p-채널 트랜지스터(70, 72, 74, 76) 및 저임계 n-채널 트랜지스터(92)가 공급전압(Vcc) 접속부(14)에 연결되어 있다. 또한, 선택저항(94) 및 n-채널 트랜지스터(82, 84, 86)가 접지 접속부(46)와 연결되어 있다. 또한, 도시된 바와 같이, 복수의저항들(94)이 직렬로 연결되고 트랜지스터(78, 88, 90)는 소정의 저항들(94) 사이에서 연결되어 있다. 당업자라면 저항들(94)이 각 단계에서 공급전압(Vcc) 접속부(14)의 전압레벨을 감소시키는 전압분배기를 구성한다는 것을 알 수 있을 것이다.
바람직한 실시예에서, 저항들(94)은 비율적으로 p-채널 저항으로 되어 있다. p-채널 트랜지스터는 동작 시 상호 처리변화(process variation)를 제거하여, 플래시 메모리(10)의 동작온도가 저항들(94)에서의 전압강하에 영향을 주지 않는다. 소형의 플래시 메모리(10), 특히 0.25μm 트랜지스터크기 기술을 이용하여 설계된 플래시 메모리를 위해, 독출동작 시 워드라인(18)에 인가된 전압은 공급전압(Vcc) 접속부(14)에 의해 공급된 전압의 크기보다 작다. 또한, 워드라인(18)에 인가된 전압레벨은 공급전압(Vcc) 접속부(14)의 전압레벨에서의 변화에 맞출 필요가 있다. 따라서, 일련의 저항들(94)은 공급전압(Vcc) 접속부(14)의 전압을 허용레벨로 감소시키는 빠른 방법을 제공한다.
일련의 저항들(94)은 여러 동작 파라미터가 변할 때 독출모드 시 동작상태의 변화를 보상하고 워드라인(18)에 공급되는 전압레벨을 변화시킨다. 바람직한 실시예에서, 워드라인 드라이버 회로(16)는 공급전압(Vcc) 접속부(14)의 전압을 원래 전압레벨의 82%로 감소시켜서, 공급전압(Vcc) 접속부(14)에서 전압크기가 약 4.5V-5.5V에서 변할 때, 워드라인 드라이버 회로(16)의 전압레벨출력이 3.7V-4.5V에서 변할 것이다. 당업자라면 저항들(94)의 저항값 및 개수가 변할 수 있으며 전압감소의 비율이 저항값 및 개수의 변화에 따라 변한다는 것을 알 수 있을 것이다.
동작 동안, 워드라인 드라이버 회로(16)가 활성화 회로(12)에 의해 활성화 될 때, 제 2발생온라인(GENONB)(64)은 도통을 중단하여(논리 "0"), 트랜지스터(70)에 에너지를 공급한다. 트랜지스터(70)는 공급전압(Vcc) 접속부(14)에서 공급된 전압이 저항들(94)을 통해 흐를 수 있는 전류경로를 만든다. 저항들(94)은 제 1전압노드(VV1)(100)에서 소정의 독출임계전압을 생성하고 유지할 수 있도록 구성된다. 상기한 바와 같이, 제 1전압노드(VV1)(100)의 전압크기는 일련의 저항들(94)의 저항구성 및 공급전압(Vcc) 접속부(14)에서의 전압변화에 기초하여 공급전압(Vcc)의 비를 나타낸다. 동작 동안, 제 1전압노드(VV1)(100)의 전압은 저임계 n-채널 트랜지스터(88)의 활성화를 제어한다. 저임계 n-채널 트랜지스터(88)는 제 1전압노드(VV1)(100)에서 저항들(94)에 연결된다. 한 편, 저임계 n-채널 트랜지스터(88)는 p-채널 트랜지스터(74, 76) 및 n-채널 트랜지스터(82, 84)의 동작을 제어한다. p-채널 트랜지스터(74, 76) 및 n-채널 트랜지스터(82, 84)는 소정의 입력신호에 따라 저임계 트랜지스터(90) 및 p-채널 트랜지스터(78)를 위한 전류경로를 형성할 수 있는 두 개의 스위칭회로(101)를 구성한다.
전술한 바와 같이, 워드라인 드라이버 회로(16)가 활성화 회로(12)에 의해 활성화 될 때, 제 1발생온라인(GENON)(62)은 도통을 시작하여(논리 "1"), 트랜지스터(72)에 에너지를 공급하지 않는다. 이것에 의해 p-채널 트랜지스터(74, 76)는 에너지를 공급받아 저임계 n-채널 트랜지스터(90) 및 n-채널 트랜지스터(82, 84)로의 전류경로를 형성한다. 전류미러(102)는 도 3에서 도시된 바와 같이, 저임계 n-채널 트랜지스터(90, 92) 및 p-채널 트랜지스터(78, 80)의 연결에 의해 형성된다. p-채널 트랜지스터(70, 72, 74, 76) 및 저임계 n-채널 트랜지스터(92)는 또한 전원공급(Vcc) 접속부(14)에 연결되어 있다. 전류미러(102)는 동작 시 독출전압출력라인(VPXG)(20) 상의 워드라인(18)에 공급되는 소정의 독출임계전압을 산출하는데 사용된다. 당업자라면 누구나 알고 있는 바와 같이, 전류미러(102)는 제 1전압노드(VV1)(100) 상에 발생된 전압을 독출전압출력라인(VPXG)(20)(이것은 워드라인(18)과 연결되어 있다)에 반사시킨다. 전류미러(102)의 동작특성에 기인하여, 독출전압출력라인(VPXG)(20) 상에서 반사되는 전압의 크기는 제 1전압노드(VV1)(100)에서 얻는 전압보다 조금 낮다.
도 3을 참조하면, NOR 게이트(96)는 인버터(98)를 통해 제 2전압노드(VV2)(104)에, 소스오프라인(VPXG2OFFB)(54) 및 n-채널 트랜지스터(86)에 연결되어 있다. NOR 게이트(96)는 소스오프라인(VPXG2OFFB)(54) 및 제 2전압노드(VV2)(104)에 의해 제어된다. 동작 동안, NOR 게이트(96)의 출력은 n-채널 트랜지스터(86)를 활성화 시켜서 저임계 n-채널 트랜지스터(92) 및 p-채널 트랜지스터(80)를 위한 전류경로를 만든다. 도 3에서 도시된 바와 같이, 제 2전압노드(VV2)(104)는 저임계 n-채널 트랜지스터(90, 92)의 게이트 사이에 위치한다. 전술한 바와 같이, 소스오프라인(VPXG2OFFB)(54)은 스테이트머신에 의해 제어되고 NOR 게이트(96)에 대한 제어신호로서 사용된다.
따라서, 워드라인 드라이버 회로(16)는 칩이 독출모드에 들어갈 때 10ns 이내로 워드라인(18)을 공급전압(Vcc)의 약 82%의 전압레벨로 충전하는 고속버퍼로서 동작한다. 이것은 워드라인(18)의 코어셀에 저장된 데이터를 교란시키거나 충전이득을 통해 데이터유지실패를 일으키는 높은 전압으로부터 코어셀을 보호한다. 상기한 바와 같이, 0.25μm 처리기술에 의한 셀크기의 감소로 인하여 독출모드 시 워드라인(18)에 인가되는 전압레벨이 감소될 필요가 있다. 본 발명은 워드라인(18)의 코어셀을 읽는데 필요한 전압이 워드라인(18)에 인가되기 전에 고속의 워드라인 드라이버(16)를 사용하여 공급전압(Vcc)의 레벨을 감소시키는 방법 및 시스템을 개시하고 있다.
본 발명은 현재 가장 잘 알려진 동작 및 실시예를 갖고 설명하였으나, 당업자에게 다른 실시예도 명백할 것이며 이것은 모든 균등물을 포함하여 본 발명의 범위 및 기술적 사상을 정의하도록 한 다음의 청구항에 포함된다.

Claims (10)

  1. 메모리장치가 독출모드에 있을 때 소정의 독출전압을 공급하는 방법에 있어서,
    활성화 회로(12)에 의해 복수의 제어신호를 발생시키는 단계와,
    상기 제어신호를 워드라인 드라이버 회로(16)로 보내는 단계와,
    상기 제어신호에 따라 상기 워드라인 드라이버 회로(16)에 의해 소정의 독출전압을 발생시키는 단계와,
    상기 워드라인 드라이버 회로(16)에 의해, 상기 소정의 독출전압을 공급전원 접속부(14)에 나타나는 전압크기로부터 소정의 전압레벨로 감소시키는 단계와,
    상기 소정의 독출전압을 적어도 하나의 워드라인(18)에 공급하는 단계를 포함하여 이루어진 것을 특징으로 하는 방법.
  2. 제 1항에 있어서,
    상기 워드라인 드라이버 회로(16)는 일련의 저항들(94) 및 전류미러(102)를 이용하여 상기 소정의 독출전압을 발생시키는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서,
    상기 워드라인 드라이버 회로(16)는 상기 소정의 독출전압을 상기 메모리장치의 동작온도의 변화에 기초하여 조정하는 것을 특징으로 하는 방법.
  4. 제 1항에 있어서,
    상기 워드라인 드라이버 회로(16)는 상기 공급전압 접속부(14)의 전압레벨의 변화에 맞추어 상기 소정의 독출전압을 유지하는 것을 특징으로 하는 방법.
  5. 독출모드에서 동작하는 메모리장치의 공급전압을 조정하는 방법에 있어서,
    상기 공급전압을 상기 메모리장치 내의 워드라인 드라이버 회로(16)에 공급하는 단계와,
    상기 메모리장치가 독출모드에 있을 때 상기 워드라인 드라이버 회로를 활성화 회로(12)에 의해 활성화 시키는 단계와,
    상기 워드라인 드라이버 회로(16)에 의해 상기 공급전압을 소정의 독출전압으로 조정하는 단계와,
    상기 소정의 독출전압을 상기 메모리장치 내의 적어도 하나의 워드라인(18)에 공급하는 단계를 포함하여 이루어진 것을 특징으로 하는 방법.
  6. 제 5항에 있어서,
    상기 워드라인 드라이버 회로(16)는 상기 공급전압을 소정의 전압레벨로 감소시켜 상기 소정의 독출전압을 생성하는 것을 특징으로 하는 방법.
  7. 제 5항에 있어서,
    상기 워드라인 드라이버 회로(16)는 일련의 저항들(94) 및 전류미러(102)를 이용하여 상기 공급전압을 감소시키는 것을 특징으로 하는 방법.
  8. 플래시 메모리장치의 독출모드 시 사용되는 워드라인 전압조정 시스템에 있어서,
    스테이트머신에 전기적으로 연결되어 상기 스테이트머신에 의해 제어되는 활성화 회로(12)와,
    상기 활성화 회로(12)에 전기적으로 연결된 워드라인 드라이버 회로(16)와,
    상기 워드라인 드라이버 회로(16)에 전기적으로 연결된 적어도 하나의 워드라인(18)을 포함하여,
    상기 워드라인 드라이버 회로(16)는 상기 활성화 회로(12)로부터의 신호에 따라 공급전압 접속부(14)의 전압을 소정의 독출전압으로 조정하고, 상기 소정의 독출전압은 독출모드 시 적어도 하나의 워드라인(18)에 인가되는 것을 특징으로 하는 워드라인 전압조정 시스템
  9. 제 8항에 있어서,
    상기 워드라인 드라이버 회로(16)는 상기 공급전압 접속부(14)의 전압을 감소시킴으로써 상기 공급전압 접속부(14)의 전압을 조정하는 것을 특징으로 하는 워드라인 전압조정 시스템.
  10. 제 8항에 있어서,
    상기 워드라인 드라이버 회로(16)는 일련의 저항들(94) 및 전류미러(102)를 포함하는 것을 특징으로 하는 워드라인 전압조정 시스템.
KR1020027011196A 2000-02-25 2001-02-07 플래시 메모리 판독 모드용 워드라인 드라이버 KR100725649B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US18487300P 2000-02-25 2000-02-25
US60/184,873 2000-02-25
US09/680,344 US6400638B1 (en) 2000-02-25 2000-10-05 Wordline driver for flash memory read mode
US09/680,344 2000-10-05
PCT/US2001/004039 WO2001063618A1 (en) 2000-02-25 2001-02-07 Wordline driver for flash memory read mode

Publications (2)

Publication Number Publication Date
KR20030014359A true KR20030014359A (ko) 2003-02-17
KR100725649B1 KR100725649B1 (ko) 2007-06-08

Family

ID=26880553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011196A KR100725649B1 (ko) 2000-02-25 2001-02-07 플래시 메모리 판독 모드용 워드라인 드라이버

Country Status (9)

Country Link
US (1) US6400638B1 (ko)
EP (1) EP1258007B1 (ko)
JP (1) JP2003524279A (ko)
KR (1) KR100725649B1 (ko)
CN (1) CN1229809C (ko)
AT (1) ATE252762T1 (ko)
DE (1) DE60101047T2 (ko)
TW (1) TW495754B (ko)
WO (1) WO2001063618A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842996B1 (ko) * 2006-02-06 2008-07-01 주식회사 하이닉스반도체 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법
KR100908527B1 (ko) * 2007-04-25 2009-07-20 주식회사 하이닉스반도체 불휘발성 메모리 장치의 독출 전압 발생장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464256B1 (ko) 2008-06-13 2014-11-25 삼성전자주식회사 온도 센서를 포함하는 메모리 시스템
US6944057B1 (en) * 2003-05-06 2005-09-13 Fasl Llc Method to obtain temperature independent program threshold voltage distribution using temperature dependent voltage reference
KR100963855B1 (ko) * 2003-07-30 2010-06-16 샌디스크 아이엘 엘티디 불휘발성 메모리 디바이스에서 프로그래밍 데이터의 신뢰성및 성능을 최적화하는 방법 및 시스템
US7957189B2 (en) * 2004-07-26 2011-06-07 Sandisk Il Ltd. Drift compensation in a flash memory
US7817469B2 (en) * 2004-07-26 2010-10-19 Sandisk Il Ltd. Drift compensation in a flash memory
US7518930B2 (en) 2006-04-21 2009-04-14 Sandisk Corporation Method for generating and adjusting selected word line voltage
CN100464423C (zh) * 2006-07-13 2009-02-25 旺宏电子股份有限公司 内存元件及其制造方法与操作方法
US7447085B2 (en) * 2006-08-15 2008-11-04 Micron Technology, Inc. Multilevel driver
US7609559B2 (en) * 2007-01-12 2009-10-27 Micron Technology, Inc. Word line drivers having a low pass filter circuit in non-volatile memory device
WO2008133682A1 (en) * 2007-04-26 2008-11-06 Sandisk Corporation Method and device for generating and adjusting selected word line voltage
US7768856B2 (en) * 2007-10-30 2010-08-03 Spansion Llc Control of temperature slope for band gap reference voltage in a memory device
US7764547B2 (en) 2007-12-20 2010-07-27 Sandisk Corporation Regulation of source potential to combat cell source IR drop
US7701761B2 (en) * 2007-12-20 2010-04-20 Sandisk Corporation Read, verify word line reference voltage to track source level
KR101434400B1 (ko) * 2008-07-09 2014-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
US9177663B2 (en) 2013-07-18 2015-11-03 Sandisk Technologies Inc. Dynamic regulation of memory array source line
US9368224B2 (en) 2014-02-07 2016-06-14 SanDisk Technologies, Inc. Self-adjusting regulation current for memory array source line
KR20170111649A (ko) * 2016-03-29 2017-10-12 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN109785875B (zh) * 2018-12-27 2020-09-04 西安紫光国芯半导体有限公司 一种带温度补偿的快闪存储器读取电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434498A (en) 1992-12-14 1995-07-18 United Memories, Inc. Fuse programmable voltage converter with a secondary tuning path
JPH06338193A (ja) * 1993-05-28 1994-12-06 Hitachi Ltd 不揮発性半導体記憶装置
JPH0982097A (ja) 1995-07-10 1997-03-28 Hitachi Ltd 半導体不揮発性記憶装置およびそれを用いたコンピュータシステム
JP3114611B2 (ja) * 1996-03-28 2000-12-04 日本電気株式会社 半導体記憶装置
US5917757A (en) 1996-08-01 1999-06-29 Aplus Flash Technology, Inc. Flash memory with high speed erasing structure using thin oxide semiconductor devices
US5790453A (en) 1996-10-24 1998-08-04 Micron Quantum Devices, Inc. Apparatus and method for reading state of multistate non-volatile memory cells
JP3887064B2 (ja) * 1997-05-15 2007-02-28 株式会社東芝 不揮発性半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842996B1 (ko) * 2006-02-06 2008-07-01 주식회사 하이닉스반도체 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법
US7443733B2 (en) 2006-02-06 2008-10-28 Hynix Semiconductor Inc. Word line voltage generator and flash memory device including the same, and method of generating word line voltage thereof
KR100908527B1 (ko) * 2007-04-25 2009-07-20 주식회사 하이닉스반도체 불휘발성 메모리 장치의 독출 전압 발생장치

Also Published As

Publication number Publication date
EP1258007A1 (en) 2002-11-20
ATE252762T1 (de) 2003-11-15
CN1229809C (zh) 2005-11-30
TW495754B (en) 2002-07-21
DE60101047D1 (de) 2003-11-27
WO2001063618A1 (en) 2001-08-30
JP2003524279A (ja) 2003-08-12
DE60101047T2 (de) 2004-07-08
EP1258007B1 (en) 2003-10-22
CN1404611A (zh) 2003-03-19
KR100725649B1 (ko) 2007-06-08
US6400638B1 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
KR100725649B1 (ko) 플래시 메모리 판독 모드용 워드라인 드라이버
US6768682B2 (en) Nonvolatile semiconductor memory and method for controlling programming voltage of nonvolatile semiconductor memory
US20160372205A1 (en) Sense amplifier design for ramp sensing
KR20030030824A (ko) 소스 전위를 제어하여 프로그램 동작을 최적화한 불휘발성메모리
US7940117B2 (en) Voltage generation circuit and flash memory device including the same
JP3615009B2 (ja) 半導体記憶装置
JP3318929B2 (ja) 不揮発性半導体装置
US6222771B1 (en) Unified program method and circuitry in flash EEPROM
KR100928735B1 (ko) 메모리 디바이스에서 소프트 프로그램 검증을 위한 방법및 장치
EP1226586B1 (en) Flash memory wordline tracking across whole chip
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
KR100658215B1 (ko) 부스트된 워드라인 전압의 공정 변화를 최소화하기 위하여워드라인 부스터를 트리밍하는 방법 및 시스템
KR100505705B1 (ko) 플래쉬 메모리 셀의 안정적인 프로그래밍을 위한 프로그램전압 발생 회로 및 그 프로그래밍 방법
US6292399B1 (en) Method and low-power circuits used to generate accurate drain voltage for flash memory core cells in read mode
US6535425B2 (en) Nonvolatile semiconductor memory device
US6292406B1 (en) Method and low-power circuits used to generate accurate boosted wordline voltage for flash memory core cells in read mode
US11139022B1 (en) Source line voltage control for NAND memory
US6324108B1 (en) Application of external voltage during array VT testing
US6349061B1 (en) Non-volatile semiconductor memory
WO2006046300A1 (ja) 半導体装置及び半導体装置の制御方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140514

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee