KR20030014229A

KR20030014229A - Feed forward amplifier

Info

Publication number: KR20030014229A
Application number: KR1020027015442A
Authority: KR
Inventors: 겐이찌 호리구찌; 오까무라아뚜시; 나까야마마사또시; 이께다유끼오
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2001-04-20
Filing date: 2001-07-17
Publication date: 2003-02-15
Also published as: CN1437794A; KR100456252B1; CN1255941C; JP2002319829A; WO2002087078A1; JP3720276B2

Abstract

주 증폭기 출력 경로(5)에 있어서의 Vs(신호)+Vd(왜곡)는 전력 합성기(27)에 의해 보조 증폭기(26)로부터의 출력 G(W)·W·Vd와 합성되고, 방향성 결합기(33)로부터 적응 필터로서의 제어 회로(39)에 오차 신호 Ve(=Vs+(1+G(W)·W)·Vd)가 입력된다. 또한, 보조 증폭기(26)의 출력 G(W)·W·Vd를 방향성 결합기(24)로부터 추출하고, 제산기(38)에 의해 제어 회로(39)로부터 출력되는 설정값 W로 제산하고, G(W)·Vd가 제어 회로(39)의 참조 신호로서 입력되는 것이다.Vs (signal) + Vd (distortion) in the main amplifier output path 5 is combined with the outputs G (W) .W.Vd from the auxiliary amplifier 26 by the power synthesizer 27, and the directional coupler ( The error signal Ve (= Vs + (1 + G (W) · W) · Vd) is input from the 33 to the control circuit 39 as the adaptive filter. Further, the outputs G (W) · W · Vd of the auxiliary amplifier 26 are extracted from the directional coupler 24, divided by the set value W output from the control circuit 39 by the divider 38, and G is obtained. (W) · Vd is input as a reference signal of the control circuit 39.

Description

피드포워드 증폭기{FEED FORWARD AMPLIFIER}Feed Forward Amplifier {FEED FORWARD AMPLIFIER}

도 1은 예를 들면 미국 특허 4,394,624호에 개시된 피드포워드 증폭기를 참조하여 작성한, 종래의 피드포워드 증폭기의 구성을 도시하는 블록도이다. 도 1에서, 1은 왜곡 검출 회로, 2는 왜곡 제거 회로, 3은 메인 증폭기 신호 경로, 4는 선형 신호 경로, 5는 메인 증폭기 출력 경로, 6은 왜곡 주입 경로이고, 이 피드포워드 증폭기는 기본적으로 두 개의 루프 및 이들을 제어하는 회로로 구성되어 있다. 첫번째 루프인 왜곡 검출 회로(1)는 메인 증폭기 신호 경로(3)와 선형 신호 경로(4)로 구성되고, 두번째 루프인 왜곡 제거 회로(2)는 메인 증폭기 출력 경로(5)와 왜곡 주입 경로(6)로 구성되어 있다.1 is a block diagram showing the configuration of a conventional feedforward amplifier, for example, made with reference to the feedforward amplifier disclosed in US Pat. No. 4,394,624. In Fig. 1, 1 is a distortion detection circuit, 2 is a distortion cancellation circuit, 3 is a main amplifier signal path, 4 is a linear signal path, 5 is a main amplifier output path, 6 is a distortion injection path, and this feedforward amplifier is basically It consists of two loops and the circuits that control them. The first loop, the distortion detection circuit 1, consists of a main amplifier signal path 3 and a linear signal path 4, and the second loop, the distortion cancellation circuit 2, comprises a main amplifier output path 5 and a distortion injection path ( It consists of 6).

또한, 도 1에서, 11은 전력 분배기, 12는 벡터 조정기, 13은 메인 증폭기, 14는 방향성 결합기, 20은 전력 분배기, 21은 전력 합성기, 23은 방향성 결합기, 24는 방향성 결합기, 25는 벡터 조정기, 26은 보조 증폭기, 27은 전력 합성기이며, 31은 입력 단자, 32는 출력 단자, 33은 방향성 결합기, 35는 대역 차단 필터, 36은 제어 회로, 37은 제어 회로이다.1, 11 is a power divider, 12 is a vector regulator, 13 is a main amplifier, 14 is a directional coupler, 20 is a power divider, 21 is a power synthesizer, 23 is a directional coupler, 24 is a directional coupler, and 25 is a vector regulator. 26 is an auxiliary amplifier, 27 is a power synthesizer, 31 is an input terminal, 32 is an output terminal, 33 is a directional coupler, 35 is a band cut filter, 36 is a control circuit and 37 is a control circuit.

도 2는 도 1에서의 제어 회로(36, 37)의 내부 구성을 도시하는 블록도로서, 41은 복소 공액기, 42는 승산기, 43은 적분기, 44는 설정값 갱신기이고, 45는 복소 공액기(41), 승산기(42), 적분기(43)로 구성되는 상관기이다.FIG. 2 is a block diagram showing the internal configuration of the control circuits 36 and 37 in FIG. 1, wherein 41 is a complex conjugate, 42 is a multiplier, 43 is an integrator, 44 is a set value updater, and 45 is a complex conjugate. It is a correlator comprised of the group 41, the multiplier 42, and the integrator 43.

다음으로, 동작에 대하여 설명한다.Next, the operation will be described.

우선, 왜곡 검출 회로(1)의 동작에 대하여 설명한다. 입력 단자(31)에 입력된 입력 신호는 전력 분배기(11)에 의해 메인 증폭기 신호 경로(3) 및 선형 신호 경로(4)로 분배된다. 메인 증폭기 신호 경로(3)의 입력 신호는 벡터 조정기(12)에 의해 진폭과 위상이 조정되고, 메인 증폭기(13)에 의해 증폭되어 전력 분배기(20)에 입력된다. 선형 신호 경로(4)의 입력 신호는 방향성 결합기(14)를 통해 전력 합성기(21)에 입력되고, 전력 분배기(20)에 의해 분배된 메인 증폭기(13)로부터의 신호와 전력 합성된다. 전력 합성기(21)로부터 왜곡 주입 경로(6)에의 출력은 입력 신호의 신호 성분이 삭감되어, 메인 증폭기(13)로부터 발생하는 왜곡 성분이 된다. 즉, 잔류 신호 성분을 포함하는 왜곡 성분이 왜곡 주입 경로(6)에 입력된다.First, the operation of the distortion detection circuit 1 will be described. The input signal input to the input terminal 31 is distributed by the power divider 11 into the main amplifier signal path 3 and the linear signal path 4. The input signal of the main amplifier signal path 3 is amplitude and phase adjusted by the vector adjuster 12, amplified by the main amplifier 13 and input to the power divider 20. The input signal of the linear signal path 4 is input to the power synthesizer 21 via the directional coupler 14 and is power synthesized with the signal from the main amplifier 13 distributed by the power divider 20. The output from the power synthesizer 21 to the distortion injection path 6 becomes a distortion component generated from the main amplifier 13 by reducing the signal component of the input signal. That is, the distortion component including the residual signal component is input to the distortion injection path 6.

왜곡 검출 회로(1)에 있어서의 방향성 결합기(14)로부터 추출된 입력 신호의 신호 성분(여기서는 V_1A(t)로 함)은 제어 회로(36)에 입력된다. 또한, 왜곡 제거 회로(2)에 있어서의 방향성 결합기(23)로부터 추출된 잔류 신호 성분을 포함하는 왜곡 성분(여기서는 V_1B(t)로 함)은 제어 회로(36)에 입력된다.The signal component (herein, referred to as V _1A (t)) of the input signal extracted from the directional coupler 14 in the distortion detection circuit 1 is input to the control circuit 36. In addition, a distortion component (herein, referred to as V _1B (t)) including the residual signal component extracted from the directional coupler 23 in the distortion elimination circuit 2 is input to the control circuit 36.

제어 회로(36)는 신호 성분 V_1A(t)와 잔류 신호 성분을 포함하는 왜곡 성분 V_1B(t)과의 상관을 구하여, 왜곡 성분 V_1B(t)에 포함되는 잔류 신호 성분을 산출하고, 산출된 잔류 신호 성분에 기초하여, 전력 합성기(21)로부터 왜곡 주입 경로(6)로 출력되는 왜곡 성분 V_1B(t)에 포함되는 잔류 신호 성분이 최소가 되도록 설정값 W(t)를 벡터 조정기(12)에 출력한다.The control circuit 36 obtains a correlation between the signal component V _1A (t) and the distortion component V _1B (t) including the residual signal component, and calculates a residual signal component included in the distortion component V _1B (t), On the basis of the calculated residual signal component, the vector adjuster sets the set value W (t) so that the residual signal component included in the distortion component V _1B (t) output from the power synthesizer 21 to the distortion injection path 6 is minimized. Output to (12).

벡터 조정기(12)는 제어 회로(36)로부터의 설정값 W(t)에 기초하여, 전력 분배기(11)로부터의 입력 신호의 진폭과 위상을 조정함으로써, 전력 합성기(21)로부터 왜곡 주입 경로(6)에 출력되는 왜곡 성분에 포함되는 잔류 신호 성분을 삭감한다.The vector regulator 12 adjusts the amplitude and phase of the input signal from the power divider 11 based on the set value W (t) from the control circuit 36, thereby distorting the distortion injection path from the power synthesizer 21 ( The residual signal component included in the distortion component output to 6) is reduced.

다음으로, 왜곡 제거 회로(2)의 동작에 대하여 설명한다. 왜곡 주입 경로(6)에 입력된 잔류 신호 성분을 포함하는 왜곡 성분은 방향성 결합기(23, 24)를 통해 벡터 조정기(25)에 의해 진폭과 위상이 조정되고, 보조 증폭기(26)에 의해 증폭되어, 전력 합성기(27)에 의해 메인 증폭기 출력 경로(5)에 있어서의 전력 분배기(20)로부터 출력된 왜곡 성분을 포함하는 신호 성분과 전력 합성된다. 전력 합성기(27)에서는 메인 증폭기(13)에 의해 발생하는 왜곡 성분이 삭감되고, 잔류 왜곡 성분을 포함하는 신호 성분에 의한 출력 신호가 방향성 결합기(33)로부터 출력된다.Next, the operation of the distortion elimination circuit 2 will be described. The distortion component including the residual signal component input to the distortion injection path 6 is adjusted in amplitude and phase by the vector adjuster 25 through the directional couplers 23 and 24, and amplified by the auxiliary amplifier 26. The power synthesizer 27 combines power with a signal component including a distortion component output from the power divider 20 in the main amplifier output path 5. In the power combiner 27, the distortion component generated by the main amplifier 13 is reduced, and the output signal by the signal component including the residual distortion component is output from the directional coupler 33.

왜곡 제거 회로(2)에 있어서의 방향성 결합기(24)로부터 추출된 잔류 신호 성분을 포함하는 왜곡 성분은 대역 차단 필터(35)에 의해 잔류 신호 성분이 차단되고, 왜곡 성분(여기서는 V_2A(t)로 함)이 제어 회로(37)에 입력된다. 또한, 방향성 결합기(33)로부터 추출된 출력 신호인 잔류 왜곡 성분을 포함하는 신호 성분(여기서는 V_2B(t)로 함)이 제어 회로(37)에 입력된다.As for the distortion component including the residual signal component extracted from the directional coupler 24 in the distortion elimination circuit 2, the residual signal component is cut off by the band cut filter 35, and the distortion component (here, V _2A (t)). Is input to the control circuit 37. In addition, a signal component (herein, referred to as V _2B (t)) including a residual distortion component that is an output signal extracted from the directional coupler 33 is input to the control circuit 37.

제어 회로(37)는 왜곡 성분 V_2A(t)와 잔류 왜곡 성분을 포함하는 신호 성분 V_2B(t)와의 상관을 구하여, 신호 성분 V_2B(t)에 포함되는 잔류 왜곡 성분을 산출하고, 산출된 잔류 왜곡 성분에 기초하여, 전력 합성기(27)로부터 출력되는 신호 성분 V_2B(t)에 포함되는 잔류 왜곡 성분이 최소가 되도록 설정값 W(t)를 벡터 조정기(25)에 출력한다.The control circuit 37 obtains a correlation between the distortion component V _2A (t) and the signal component V _2B (t) including the residual distortion component, calculates and calculates a residual distortion component included in the signal component V _2B (t). Based on the residual distortion component thus obtained, the set value W (t) is output to the vector adjuster 25 so that the residual distortion component included in the signal component V _2B (t) output from the power synthesizer 27 is minimized.

벡터 조정기(25)는 제어 회로(37)로부터의 설정값 W(t)에 기초하여, 방향성 결합기(24)로부터의 잔류 신호 성분을 포함하는 왜곡 성분의 진폭과 위상을 조정함으로써, 전력 합성기(27)로부터 출력되는 신호 성분에 포함되는 잔류 왜곡 성분을 삭감한다.The vector adjuster 25 adjusts the amplitude and phase of the distortion component including the residual signal component from the directional coupler 24 based on the set value W (t) from the control circuit 37 to thereby power the synthesizer 27. The residual distortion component included in the signal component outputted from the?) Is reduced.

이와 같이 왜곡 추출 회로(1)의 제어 및 왜곡 제거 회로(2)의 제어를 항상 또는 간헐적으로 실행하고, 제어 회로(36, 37)로부터 출력되는 설정값 W(t)를 반복하여 갱신해 감으로써, 메인 증폭기(13)로부터 발생하는 왜곡 성분이 제거되어, 선형성이 양호한 피드포워드 증폭기를 실현할 수 있다.In this way, the control of the distortion extraction circuit 1 and the control of the distortion elimination circuit 2 are always or intermittently executed, and the set values W (t) output from the control circuits 36 and 37 are repeatedly updated. The distortion component generated from the main amplifier 13 is removed, so that a feedforward amplifier with good linearity can be realized.

다음으로, 도 2에 도시한 제어 회로(36)의 동작에 대하여 설명한다. 도 1의 방향성 결합기(14)로부터 추출된 입력 신호의 신호 성분 V_1A(t)는 복소 공액기(41)에 입력된다. 복소 공액기(41)는 신호 성분 V_1A(t)의 진폭(복소수에 있어서의 실수 부분)을 바꾸지 않고, 위상(복소수에 있어서의 허수 부분)을 반전시켜, 신호 성분V_1A(t)의 복소 공액 V_1A(t)^*를 승산기(42)로 출력한다.Next, the operation of the control circuit 36 shown in FIG. 2 will be described. The signal component V _1A (t) of the input signal extracted from the directional coupler 14 of FIG. 1 is input to the complex conjugate 41. The complex of the complex conjugator 41 is the signal component V _1A (t) the amplitude without changing the (real part of the complex number), the phase reversal the (imaginary part of the complex number), the signal component V _1A (t) of The conjugate V _1A (t) ^* is output to the multiplier 42.

승산기(42)는 복소 공액기(41)로부터의 복소 공액 V_1A(t)^*와, 도 1의 방향성 결합기(23)로부터 추출된 잔류 신호 성분을 포함하는 왜곡 성분 V_1B(t)를 승산하고, 승산 결과 V_1A(t)^*·V_1B(t)를 산출하고, 적분기(43)에 의해 승산 결과 V_1A(t)^*·V_1B(t)의 시간 평균을 구함으로써, 승산 결과의 평균값 <V_1A(t)^*·V_1B(t)>을 왜곡 성분 V_1B(t)에 포함되는 잔류 신호 성분으로서 출력한다. 설정값 갱신기(44)는 승산 결과의 평균값 <V_1A(t)^*·V_1B(t)>에 기초하여, 벡터 조정기(12)에 공급하는 설정값 W(t)를 갱신한다.The multiplier 42 multiplies the complex conjugate V _1A (t) ^* from the complex conjugate 41 by the distortion component V _1B (t) including the residual signal component extracted from the directional coupler 23 of FIG. The average value of the multiplication result is calculated by calculating the multiplication result V _1A (t) ^* V _1B (t) and calculating the time average of the multiplication result V _1A (t) ^* V _1B (t) by the integrator 43. <V _1A (t) ^* V _1B (t)> is output as a residual signal component included in the distortion component V _1B (t). The set value updater 44 updates the set value W (t) supplied to the vector adjuster 12 based on the average value <V _1A (t) ^* V _1B (t)> of the multiplication result.

다음으로, 도 2에 도시한 제어 회로(37)의 동작에 대하여 설명한다. 도 1의 방향성 결합기(24)로부터 대역 차단 필터(35)를 통해 추출된 왜곡 성분 V_2A(t)는 복소 공액기(41)에 입력된다. 복소 공액기(41)는 왜곡 성분 V_2A(t)의 진폭(복소수에 있어서의 실수 부분)을 바꾸지 않고, 위상(복소수에 있어서의 허수 부분)을 반전시켜, 왜곡 성분 V_2A(t)의 복소 공액 V_2A(t)^*를 승산기(42)로 출력한다.Next, the operation of the control circuit 37 shown in FIG. 2 will be described. The distortion component V _2A (t) extracted from the directional coupler 24 of FIG. 1 through the band cut filter 35 is input to the complex conjugate 41. The complex of the complex conjugator 41 are distortion components V _2A (t) the amplitude without changing the (real part of the complex), followed by reversed phase (imaginary part of the complex number), the distortion components V _2A (t) of The conjugate V _2A (t) ^* is output to the multiplier 42.

승산기(42)는 복소 공액기(41)로부터의 복소 공액 V_2A(t)^*와, 도 1의 방향성결합기(33)로부터 추출된 잔류 왜곡 성분을 포함하는 신호 성분 V_2B(t)를 승산하고, 승산 결과 V_2A(t)^*·V_2B(t)를 산출하고, 적분기(43)에 의해 승산 결과 V_2A(t)^*·V_2B(t)의 시간 평균을 구함으로써, 승산 결과의 평균값 <V_2A(t)^*·V_2B(t)>를 신호 성분 V_2B(t)에 포함되는 잔류 왜곡 성분으로서 출력한다. 설정값 갱신기(44)는 승산 결과의 평균값 <V_2A(t)^*·V_2B(t)>에 기초하여, 벡터 조정기(25)에 공급하는 설정값 W(t)를 갱신한다.The multiplier 42 multiplies the complex conjugate V _2A (t) ^* from the complex conjugate 41 by the signal component V _2B (t) including the residual distortion component extracted from the directional coupler 33 of FIG. The average value of the multiplication result is calculated by calculating the multiplication result V _2A (t) ^* V _2B (t) and calculating the time average of the multiplication result V _2A (t) ^* V _2B (t) by the integrator 43. <V _2A (t) ^* V _2B (t)> is output as a residual distortion component included in the signal component V _2B (t). The set value updater 44 updates the set value W (t) supplied to the vector adjuster 25 based on the average value <V _2A (t) ^* V _2B (t)> of the multiplication result.

도 3은 제어 회로(36, 37)가 출력하는 설정값 W(t)의 수속 특성을 도시하는 도면으로, 설정값 W(t)가 초기값 Wo으로부터 반복적으로 갱신되어 수속값 Wm에 수속하는 모습을 도시하고 있다. 도 3A에 도시한 바와 같이 수속 특성(101)은 수속값 Wm에 수속할 때까지 시간이 걸리고 있지만, 각 설정값 W(t)는 안정되어 있다. 또한, 수속 특성(102)은 수속값 Wm에 수속하기까지의 시간이 빠르지만, 각 설정값 W(t)는 크게 변화하여 안정성이 저하되어 있다. 또한, 안정성이 저하되면, 도 3B의 수속 특성(103)에 나타낸 바와 같이 설정값 W(t)는 수속값 Wm에 수속하지 않고 발산하는 경우가 있다.3 shows the convergence characteristics of the set value W (t) outputted by the control circuits 36 and 37. The set value W (t) is repeatedly updated from the initial value Wo and converged to the convergence value Wm. It is shown. As shown in Fig. 3A, the convergence characteristic 101 takes time until convergence to the convergence value Wm, but each set value W (t) is stable. In addition, although the convergence characteristic 102 has a quick time until convergence to the convergence value Wm, each set value W (t) changes large and stability is reduced. Moreover, when stability falls, as shown to the convergence characteristic 103 of FIG. 3B, the setting value W (t) may diverge, without converging to the convergence value Wm.

이러한 왜곡 추출 회로(1) 및 왜곡 제거 회로(2)의 제어 과정에서, 제어의 수속성과 안정성을 확보하는 것은 중요하다. 도 2에 도시한 제어 회로(36, 37)는, 소위 적응 필터의 알고리즘에 의해, 벡터 조정기(12, 25)의 설정값 W(t)를 구하는것으로, 이하에, 적응 필터의 알고리즘과 설정값 W(t)의 수속성에 대하여 설명한다.In the control process of the distortion extraction circuit 1 and the distortion removal circuit 2, it is important to ensure control convergence and stability. The control circuits 36 and 37 shown in FIG. 2 obtain the set values W (t) of the vector adjusters 12 and 25 by the so-called adaptive filter algorithm. The algorithm and set values of the adaptive filter will be described below. The convergence property of W (t) is demonstrated.

도 4는 왜곡 제거 회로(2)의 동작 원리를 설명하는 도면이다. 도 4에서, Vs는 입력 신호의 신호 성분이고, Vd는 메인 증폭기(13)에 의해 발생하는 왜곡 성분으로 제어 회로(37)(적응 필터)의 참조 신호이다. G는 보조 증폭기(26)의 통과 이득 및 통과 위상, W는 벡터 조정기(25)에 공급하는 설정값이고, Ve는 방향성 결합기(33)로부터의 잔류 왜곡 성분을 포함하는 신호 성분으로 제어 회로(37)(적응 필터)의 오차 신호이다. 도 4에서는 간략화하기 위해서, 왜곡 주입 경로(6)로 출력되는 잔류 신호 성분은 0으로 하고 있다.4 is a view for explaining the principle of operation of the distortion elimination circuit 2. In Fig. 4, Vs is a signal component of the input signal, and Vd is a distortion component generated by the main amplifier 13 and is a reference signal of the control circuit 37 (adaptive filter). G is a pass gain and a pass phase of the auxiliary amplifier 26, W is a set value supplied to the vector adjuster 25, Ve is a signal component including the residual distortion component from the directional coupler 33, the control circuit 37 Error signal. In FIG. 4, for the sake of simplicity, the residual signal component outputted to the distortion injection path 6 is set to zero.

도 4에 도시한 바와 같이 메인 증폭기 출력 경로(5)에 있어서의 Vs+Vd는 전력 합성기(27)에 의해 보조 증폭기(26)로부터의 출력 G·W·Vd와 합성되고, 방향성 결합기(33)로부터 제어 회로(37)에 다음의 수학식 1로 나타내는 오차 신호 Ve가 입력된다.As shown in FIG. 4, Vs + Vd in the main amplifier output path 5 is combined with the outputs G · W · Vd from the auxiliary amplifier 26 by the power synthesizer 27, and the directional coupler 33 is used. The error signal Ve represented by the following equation (1) is input to the control circuit 37 from the.

또한, 방향성 결합기(24)로부터의 참조 신호 Vd가 제어 회로(37)에 입력된다.The reference signal Vd from the directional coupler 24 is also input to the control circuit 37.

여기서는 오차 신호 Ve를 최소로 하기 위해서 오차 신호 Ve의 전력을 최소로 하는 것을 생각하고, 오차 신호 Ve의 오차 신호 전력 Pe는 다음의 수학식 2로 표현된다.In this case, in order to minimize the error signal Ve, the power of the error signal Ve is minimized. The error signal power Pe of the error signal Ve is expressed by the following expression (2).

단, 상기 수학식 2에서는 Vs와 Vd는 상관이 없으므로,However, in Equation 2, since Vs and Vd have no correlation,

로 하고 있다.I am doing it.

일반적으로 적응 필터의 알고리즘에 의해, 갱신 횟수 t에서의 설정값을 W(t)로 하면, 갱신 횟수 t+1에 있어서의 설정값 W(t+1)는 다음의 수학식 4로 표현된다.In general, when the set value at the update number t is W (t) by the algorithm of the adaptive filter, the set value W (t + 1) at the update number t + 1 is expressed by the following expression (4).

상기 수학식 4에서, μ는 수정 계수, ∂Pe(W)/∂W(n)는 오차 신호 전력 Pe(W)를 설정값 W(n)로 편미분한 것으로, 오차 신호 전력 Pe(W)의 함수에 있어서의 기울기를 나타내고 있다.In Equation 4, μ is a correction coefficient, ∂Pe (W) / ∂W (n) is a partial derivative of the error signal power Pe (W) by the set value W (n), and the error signal power Pe (W) The slope in the function is shown.

도 5는 오차 신호 전력 Pe(W)의 함수를 도시하는 도면으로, 도 5에서, Re[W]는 설정값 W의 실수축, Im[W]은 설정값 W의 허수축, 111은 오차 신호 전력 Pe(W)의 함수에 있어서의 기울기, 112는 오차 신호 전력 Pe(W)의 최소점이다. 적응 필터의 알고리즘은, 임의의 시점의 설정값 W의 변화에 대한 오차 신호 전력 Pe(W)의 기울기(변화량)(111)을 구하여, 기울기(111)가 최소가 되도록 제어하는, 즉 오차 신호 전력 Pe(W)의 최소점(112)을 구하는 것이다. 여기서, 오차 신호 전력 Pe(W)의 기울기는 진폭 성분과 위상 성분을 포함하고 있다.5 is a diagram showing a function of the error signal power Pe (W), in which Re [W] is a real axis of the set value W, Im [W] is an imaginary axis of the set value W, and 111 is an error signal. The slope as a function of the power Pe (W), 112 is the minimum point of the error signal power Pe (W). The algorithm of the adaptive filter obtains the slope (variation amount) 111 of the error signal power Pe (W) with respect to the change of the set value W at an arbitrary time point, and controls the slope 111 to be minimum, that is, the error signal power. The minimum point 112 of Pe (W) is obtained. Here, the slope of the error signal power Pe (W) includes an amplitude component and a phase component.

상기 수학식 2를 상기 수학식 4에 대입하면, 다음의 수학식 5가 얻어진다.Substituting Equation 2 into Equation 4, the following Equation 5 is obtained.

상기 수학식 5는 제어 회로(37)에, 참조 신호로서 Vd를 입력하고, 오차 신호로서 Ve를 입력한 경우, 2μ·G^*를 소정의 임계값보다 작은 값으로 설정하면 설정값 W(t+1)는 수속하는 것을 의미하고 있다. 선형의 보조 증폭기(26)에서는 상기 수학식 5에서의 2μ·G^*를 소정의 임계값보다 작은 값으로 설정하면 설정값 W(t+1)는 수속한다.In the equation (5), when Vd is input to the control circuit 37 as a reference signal and Ve is input as an error signal, the set value W (t +) is set when 2 mu G ^* is set to a value smaller than a predetermined threshold value. 1) means to complete the procedure. In the linear auxiliary amplifier 26, when 2 mu G ^* in Equation 5 is set to a value smaller than a predetermined threshold value, the set value W (t + 1) converges.

상기 수학식 5에서, 보조 증폭기(26G)는 선형인 것을 전제로 하고 있지만, 비선형의 보조 증폭기(26)에서는 통과 이득 및 통과 위상은 설정값 W에 의해 변화하기 때문에 G(W)가 되고, 갱신 횟수 t+1에 있어서의 설정값 W(t+1)는 다음의 수학식 6으로 표현된다.In the above Equation 5, the auxiliary amplifier 26G is assumed to be linear, but in the nonlinear auxiliary amplifier 26, since the pass gain and the pass phase are changed by the set value W, it becomes G (W) and is updated. The set value W (t + 1) in the number t + 1 is expressed by the following expression (6).

상기 수학식 6은 제어 회로(37)에, 참조 신호로서 Vd를 입력하고, 오차 신호로서 Ve를 입력한 경우에, 비선형의 보조 증폭기(26)를 사용한 왜곡 제거 회로(2)에 있어서의 벡터 조정기(25)에 공급하는 설정값 W(t+1)를 수속시키기 위해서는 2μ·G^*(W)를 소정의 임계값보다 작은 값으로 설정할 필요가 있다. 그러나, G(W)는 시간이 경과함에 따라 변화하기 때문에, 여러가지의 값을 갖는 2μ·G^*(W)를 사전 설정하는 것은 현실적이지 않다.Equation (6) is a vector adjuster in the distortion elimination circuit (2) using the nonlinear auxiliary amplifier (26) when Vd is input to the control circuit 37 as a reference signal and Ve is input as an error signal. In order to converge the set value W (t + 1) supplied to (25), it is necessary to set 2 mu G ^* (W) to a value smaller than a predetermined threshold value. However, since G (W) changes with time, it is not practical to preset 2μG ^* (W) having various values.

도 4는 왜곡 제거 회로(2)에 대하여 설명하고 있지만, 왜곡 검출 회로(1)의 메인 증폭기(13)에 대해서도 마찬가지이고, 비선형의 메인 증폭기(13)의 경우에는 설정값 W(t+1)를 수속시키기 위해서는 2μ·G^*(W)를 소정의 임계값보다 작은 값으로 설정할 필요가 있으며, 여러가지의 값을 갖는 2μ·G^*(W)를 사전 설정하는 것은, 역시 현실적이지 않다.Although FIG. 4 has described the distortion removal circuit 2, it is the same also about the main amplifier 13 of the distortion detection circuit 1, and in the case of the nonlinear main amplifier 13, the set value W (t + 1). It is necessary to set 2μG ^* (W) to a value smaller than a predetermined threshold in order to converge the procedure, and it is also not practical to preset 2μG ^* (W) having various values.

종래의 피드포워드 증폭기는, 이상과 같이 구성되어 있으므로, 왜곡 검출 회로(1) 및 왜곡 제거 회로(2)의 제어에 있어서, 메인 증폭기(13) 및 보조 증폭기(26)가 비선형인 경우에는 벡터 조정기(12, 25)의 설정값 W의 수속성이 열화하는 과제가 있었다.Since the conventional feedforward amplifier is comprised as mentioned above, in the control of the distortion detection circuit 1 and the distortion removal circuit 2, when the main amplifier 13 and the auxiliary amplifier 26 are nonlinear, a vector adjuster There was a problem that the convergence of the set value W of (12, 25) deteriorated.

본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 왜곡 검출 회로(1) 및 왜곡 제거 회로(2)의 제어에 있어서, 메인 증폭기(13) 및 보조 증폭기(26)가 비선형인 경우라도, 벡터 조정기(12, 25)의 설정값 W를 확실하게 수속시킬 수 있는 피드포워드 증폭기를 얻는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and even when the main amplifier 13 and the auxiliary amplifier 26 are nonlinear in the control of the distortion detection circuit 1 and the distortion removal circuit 2, It is an object to obtain a feedforward amplifier capable of reliably converging the set value W of the vector regulators 12 and 25.

〈발명의 개시〉<Start of invention>

본 발명에 따른 피드포워드 증폭기는, 메인 증폭기의 출력으로부터 추출한신호 성분을 벡터 조정기의 설정값에 의해 제산하고, 그 제산 결과와 왜곡 검출 회로에 의해 검출된 잔류 신호 성분을 포함하는 왜곡 성분에 기초하여 왜곡 성분에 포함되는 잔류 신호 성분을 산출하고, 벡터 조정기의 다음의 설정값을 제어하는 제어 회로를 포함한 것이다.The feedforward amplifier according to the present invention divides the signal component extracted from the output of the main amplifier by the set value of the vector adjuster, and based on the distortion component including the division result and the residual signal component detected by the distortion detection circuit. And a control circuit for calculating the residual signal component included in the distortion component and controlling the next set value of the vector adjuster.

이에 의해, 메인 증폭기가 비선형인 경우라도, 제어 회로가 출력하는 벡터 조정기의 설정값을 확실하게 수속시킬 수 있는 효과가 있다.Thereby, even if the main amplifier is nonlinear, there is an effect that it is possible to reliably converge the set value of the vector regulator which the control circuit outputs.

본 발명에 따른 피드포워드 증폭기는, 보조 증폭기의 출력으로부터 추출한 왜곡 성분을 벡터 조정기의 설정값에 의해 제산하고, 그 제산 결과와 왜곡 제거 회로로부터 출력된 잔류 왜곡 성분을 포함하는 신호 성분에 기초하여 신호 성분에 포함되는 잔류 왜곡 성분을 산출하고, 벡터 조정기의 다음의 설정값을 제어하는 제어 회로를 포함한 것이다.The feedforward amplifier according to the present invention divides the distortion component extracted from the output of the auxiliary amplifier by the set value of the vector adjuster, and based on the signal component including the division result and the residual distortion component output from the distortion elimination circuit. The control circuit which calculates the residual distortion component contained in a component, and controls the next setting value of a vector adjuster is included.

이에 의해, 보조 증폭기가 비선형인 경우라도, 제어 회로가 출력하는 벡터 조정기의 설정값을 확실하게 수속시킬 수 있는 효과가 있다.Thereby, even if the auxiliary amplifier is nonlinear, there is an effect that it is possible to reliably converge the set value of the vector regulator that the control circuit outputs.

본 발명에 따른 피드포워드 증폭기는, 메인 증폭기의 출력으로부터 추출한 입력 신호와 파일럿 신호를 합성한 소망파 성분을 벡터 조정기의 설정값에 의해 제산하고, 그 제산 결과와 왜곡 검출 회로에 의해 검출된 잔류 소망파 성분을 포함하는 왜곡 성분에 기초하여 왜곡 성분에 포함되는 잔류 소망파 성분을 산출하고, 벡터 조정기의 다음의 설정값을 제어하는 제어 회로를 포함한 것이다.The feedforward amplifier according to the present invention divides the desired wave component obtained by combining the input signal extracted from the output of the main amplifier and the pilot signal by the set value of the vector adjuster, and the residual desired detected by the division result and the distortion detection circuit. The control circuit which calculates the residual desired wave component contained in a distortion component based on the distortion component containing a wave component, and controls the next setting value of a vector adjuster is included.

이에 의해, 메인 증폭기가 비선형인 경우라도, 제어 회로가 출력하는 벡터 조정기의 설정값을 확실하게 수속시킬 수 있을 뿐만 아니라, 왜곡 검출 동작을 정확하게 행할 수 있는 효과가 있다.As a result, even when the main amplifier is non-linear, it is possible to reliably converge the set value of the vector regulator outputted from the control circuit and to perform the distortion detection operation accurately.

본 발명에 따른 피드포워드 증폭기는, 보조 증폭기의 출력으로부터 추출한 메인 증폭기의 왜곡 성분과 파일럿 신호 성분에 의한 불요파 성분을 벡터 조정기의 설정값에 의해 제산하고, 그 제산 결과와 왜곡 제거 회로로부터 출력된 잔류 불요파 성분을 포함하는 신호 성분에 기초하여 신호 성분에 포함되는 잔류 불요파 성분을 산출하고, 벡터 조정기의 다음의 설정값을 제어하는 제어 회로를 포함한 것이다.The feedforward amplifier according to the present invention divides the distortion component of the main amplifier extracted from the output of the auxiliary amplifier and the unwanted component by the pilot signal component by the set value of the vector adjuster, and outputs the result of division and the distortion elimination circuit. And a control circuit for calculating the residual unwanted wave component included in the signal component based on the signal component including the residual unwanted wave component and controlling the next set value of the vector adjuster.

이에 의해, 보조 증폭기가 비선형인 경우라도, 제어 회로가 출력하는 벡터 조정기의 설정값을 확실하게 수속시킬 수 있을 뿐만 아니라, 왜곡 검출 동작을 정확하게 행할 수 있는 효과가 있다.Thereby, even when the auxiliary amplifier is nonlinear, it is possible to reliably converge the set value of the vector regulator outputted from the control circuit, and also to perform the distortion detection operation accurately.

본 발명에 따른 피드포워드 증폭기는, 메인 증폭기의 출력으로부터 추출한 신호 성분과, 왜곡 검출 회로에 의해 검출된 잔류 신호 성분을 포함하는 왜곡 성분을 입력하고, 입력된 신호 성분을 디지털화하고, 입력된 잔류 신호 성분을 포함하는 왜곡 성분을 디지털화함과 함께, 디지털화된 신호 성분을 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과와 디지털화된 잔류 신호 성분을 포함하는 왜곡 성분과의 상관을 구하여 왜곡 성분에 포함되는 잔류 신호 성분을 산출하고, 산출된 잔류 신호 성분에 왜곡 검출 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 벡터 조정기에 공급하는 제어 회로를 포함한 것이다.The feedforward amplifier according to the present invention inputs a distortion component including a signal component extracted from the output of the main amplifier and a residual signal component detected by the distortion detection circuit, digitizes the input signal component, and inputs the residual signal inputted. By digitizing the distortion component including the component, dividing the digitized signal component by the digitized set value for supplying the vector adjuster and correlating the result of the division with the distortion component including the digitized residual signal component. Calculates a residual signal component included in the distortion component, multiplies the calculated residual signal component by a correction factor in consideration of the convergence and stability of the control of the distortion detection circuit, and updates the digitized set value for supplying to the vector adjuster, It includes a control circuit that analogizes the updated set value and supplies it to the vector regulator. .

본 발명에 따른 피드포워드 증폭기는, 제어 회로가 제산 결과의 복소 공액과 디지털화된 잔류 신호 성분을 포함하는 왜곡 성분을 승산하고, 그 승산 결과를 시간적으로 평균하여 왜곡 성분에 포함되는 잔류 신호 성분을 산출하는 것이다.In the feedforward amplifier according to the present invention, a control circuit multiplies a distortion component including a complex conjugate of a division result and a digitized residual signal component, and averages the multiplication result in time to calculate a residual signal component included in the distortion component. It is.

이에 의해, 왜곡 검출 회로의 제어계의 안정성을 높일 수 있는 효과가 있다.This has the effect of improving the stability of the control system of the distortion detection circuit.

본 발명에 따른 피드포워드 증폭기는, 메인 증폭기의 출력으로부터 추출한 신호 성분과, 왜곡 검출 회로에 의해 검출된 잔류 신호 성분을 포함하는 왜곡 성분을 입력하고, 입력된 신호 성분을 디지털화하고, 입력된 잔류 신호 성분을 포함하는 왜곡 성분을 디지털화함과 함께, 디지털화된 신호 성분을 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과의 복소 공액과 디지털화된 잔류 신호 성분을 포함하는 왜곡 성분을 승산하여, 왜곡 성분에 포함되는 잔류 신호 성분을 산출하고, 산출된 잔류 신호 성분에 왜곡 검출 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 벡터 조정기에 공급하는 제어 회로를 포함한 것이다.The feedforward amplifier according to the present invention inputs a distortion component including a signal component extracted from the output of the main amplifier and a residual signal component detected by the distortion detection circuit, digitizes the input signal component, and inputs the residual signal inputted. Digitize the distortion component including the component, divide by the digitized set value for supplying the digitized signal component to the vector adjuster, and divide the distortion component including the complex conjugate of the division result and the digitized residual signal component. Multiplying to calculate the residual signal component included in the distortion component, multiplying the calculated residual signal component by a correction coefficient in consideration of the convergence and stability of the control of the distortion detection circuit, and updating the digitized set value for supplying to the vector adjuster. And a control circuit for analogizing the updated set value and supplying it to the vector regulator. will be.

이에 의해, 제어 회로의 계산량을 적게 하여 처리 속도를 높일 수 있어, 왜곡 검출 회로의 제어계의 응답성을 빠르게 할 수 있는 효과가 있다.As a result, the processing speed can be increased by reducing the calculation amount of the control circuit, and the response of the control system of the distortion detection circuit can be improved.

본 발명에 따른 피드포워드 증폭기는, 제어 회로가 제산 결과의 복소 공액과 디지털화된 잔류 신호 성분을 포함하는 왜곡 성분을 승산하고, 그 승산 결과를 상기 제산 결과의 순시 전력으로 규격화하여 왜곡 성분에 포함되는 잔류 신호 성분을 산출하는 것이다.In the feedforward amplifier according to the present invention, the control circuit multiplies a distortion component including a complex conjugate of the division result and a digitized residual signal component, normalizes the multiplication result by the instantaneous power of the division result to be included in the distortion component. The residual signal component is calculated.

이에 의해, 입력 신호의 신호 성분의 크기에 의존하지 않고 제어를 행할 수 있으므로, 안정성을 보다 향상시킬 수 있는 효과가 있다.Thereby, since control can be performed regardless of the magnitude | size of the signal component of an input signal, there exists an effect which can improve stability more.

본 발명에 따른 피드포워드 증폭기는, 보조 증폭기의 출력으로부터 추출한 왜곡 성분과, 왜곡 제거 회로로부터 출력된 잔류 왜곡 성분을 포함하는 신호 성분을 입력하고, 입력된 왜곡 성분을 디지털화하고, 입력된 잔류 왜곡 성분을 포함하는 신호 성분을 디지털화함과 함께, 디지털화된 왜곡 성분을 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과와 디지털화된 잔류 왜곡 성분을 포함하는 신호 성분과의 상관을 구하여 신호 성분에 포함되는 잔류 왜곡 성분을 산출하고, 산출된 잔류 왜곡 성분에 왜곡 제거 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 상기 벡터 조정기에 공급하는 제어 회로를 포함한 것이다.The feedforward amplifier according to the present invention inputs a signal component including a distortion component extracted from the output of the auxiliary amplifier and a residual distortion component output from the distortion elimination circuit, digitizes the input distortion component, and inputs the residual residual component. By digitizing the signal component including the digitized signal, dividing the digitized distortion component by the digitized set value for supplying the vector adjuster, and obtaining the correlation between the division result and the signal component including the digitized residual distortion component. The residual distortion component included in the signal component is calculated, and the calculated residual distortion component is multiplied by a correction coefficient in consideration of the convergence and stability of the control of the distortion elimination circuit to update the digitized set value for supplying to the vector adjuster. A control circuit for analogizing the set value and supplying it to the vector regulator. A.

본 발명에 따른 피드포워드 증폭기는, 제어 회로가 제산 결과의 복소 공액과 디지털화된 잔류 왜곡 성분을 포함하는 신호 성분을 승산하고, 그 승산 결과를 시간적으로 평균하여 신호 성분에 포함되는 잔류 왜곡 성분을 산출하는 것이다.In the feedforward amplifier according to the present invention, a control circuit multiplies a signal component including a complex conjugate of the division result and a digitized residual distortion component, and averages the multiplication result in time to calculate a residual distortion component included in the signal component. It is.

이에 의해, 왜곡 제거 회로의 제어계의 안정성을 높일 수 있는 효과가 있다.Thereby, there exists an effect which can improve the stability of the control system of a distortion removal circuit.

본 발명에 따른 피드포워드 증폭기는, 보조 증폭기의 출력으로부터 추출한 왜곡 성분과, 왜곡 제거 회로로부터 출력된 잔류 왜곡 성분을 포함하는 신호 성분을 입력하고, 입력된 왜곡 성분을 디지털화하고, 입력된 잔류 왜곡 성분을 포함하는 신호 성분을 디지털화함과 함께, 디지털화된 왜곡 성분을 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과의 복소 공액과 디지털화된 잔류 왜곡 성분을 포함하는 신호 성분을 승산하여, 신호 성분에 포함되는 잔류 왜곡 성분을 산출하고, 산출한 잔류 왜곡 성분에 왜곡 제거 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 벡터 조정기에 공급하는 제어 회로를 포함한 것이다.The feedforward amplifier according to the present invention inputs a signal component including a distortion component extracted from the output of the auxiliary amplifier and a residual distortion component output from the distortion elimination circuit, digitizes the input distortion component, and inputs the residual residual component. And digitizing the signal component including the digitized signal, and dividing the digitized distortion component by a digitized set value for supplying the vector adjuster, and multiplying the complex component of the division result by the signal component including the digitized residual distortion component. Calculates a residual distortion component included in the signal component, multiplies the calculated residual distortion component by a correction coefficient in consideration of the convergence and stability of the control of the distortion elimination circuit, and updates the digitized set value for supplying to the vector adjuster. And a control circuit that analogizes the updated setpoint and feeds it to the vector regulator. will be.

이에 의해, 제어 회로에서의 계산량을 적게 하여 처리 속도를 높일 수 있어, 왜곡 제거 회로의 제어계의 응답성을 빠르게 할 수 있는 효과가 있다.As a result, the processing speed can be increased by reducing the amount of calculation in the control circuit, thereby improving the response of the control system of the distortion elimination circuit.

본 발명에 따른 피드포워드 증폭기는, 제어 회로가 제산 결과의 복소 공액과 디지털화된 잔류 왜곡 성분을 포함하는 신호 성분을 승산하고, 그 승산 결과를 상기 제산 결과의 순시 전력으로 규격화하여 신호 성분에 포함되는 잔류 왜곡 성분을 산출하는 것이다.In the feedforward amplifier according to the present invention, a control circuit multiplies a signal component including a complex conjugate of the division result and a digitized residual distortion component, and normalizes the multiplication result to the instantaneous power of the division result to be included in the signal component. The residual distortion component is calculated.

이에 의해, 메인 증폭기의 왜곡 성분의 크기에 의존하지 않고 제어를 행할 수 있어, 안정성을 보다 향상시킬 수 있는 효과가 있다.Thereby, control can be performed irrespective of the magnitude | size of the distortion component of a main amplifier, and there exists an effect which can improve stability more.

본 발명에 따른 피드포워드 증폭기는, 메인 증폭기의 출력으로부터 추출한 입력 신호와 파일럿 신호를 합성한 소망파 성분과, 왜곡 검출 회로에 의해 검출된잔류 소망파 성분을 포함하는 왜곡 성분을 입력하고, 입력된 소망파 성분을 디지털화하고, 입력된 잔류 소망파 성분을 포함하는 왜곡 성분을 디지털화함과 함께, 디지털화된 소망파 성분을 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과와 디지털화된 잔류 소망파 성분을 포함하는 왜곡 성분과의 상관을 구하여 왜곡 성분에 포함되는 잔류 소망파 성분을 산출하고, 산출된 잔류 소망파 성분에 왜곡 검출 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 벡터 조정기에 공급하는 제어 회로를 포함한 것이다.The feedforward amplifier according to the present invention inputs a distortion component including a small-wave component that synthesizes an input signal and a pilot signal extracted from an output of a main amplifier, and a residual small-wave component detected by a distortion detection circuit, Digitize the small-wave component, digitize the distortion component including the input residual small-wave component, divide by the digitized set value for supplying the digitized small-wave component to the vector adjuster, and divide the result with the digitization The correlation is obtained by calculating the correlation with the distortion component including the residual residual wave component, and the residual residual wave component included in the distortion component is multiplied, and the calculated residual coefficient is multiplied by a correction factor considering the convergence and stability of the control of the distortion detection circuit. To update the digitized setpoint for supply to the vector adjuster and to analogize the updated setpoint. It contains a control circuit for supplying the vector adjuster.

이에 의해, 메인 증폭기가 비선형인 경우라도, 제어 회로가 출력하는 벡터 조정기의 설정값을 확실하게 수속시킬 수 있을뿐만 아니라, 왜곡 검출 동작을 정확하게 행할 수 있는 효과가 있다.As a result, even when the main amplifier is nonlinear, it is possible to reliably converge the set value of the vector regulator outputted from the control circuit, and also to perform the distortion detection operation accurately.

본 발명에 따른 피드포워드 증폭기는, 제어 회로가 제산 결과의 복소 공액과 디지털화된 잔류 소망파 성분을 포함하는 왜곡 성분을 승산하고, 그 승산 결과를 시간적으로 평균하여 왜곡 성분에 포함되는 잔류 소망파 성분을 산출하는 것이다.In the feedforward amplifier according to the present invention, the control circuit multiplies the distortion component including the complex conjugate of the division result and the digitized residual small wave component, and averages the multiplication result in time to include the residual small wave component included in the distortion component. To calculate.

본 발명에 따른 피드포워드 증폭기는, 메인 증폭기의 출력으로부터 추출한 입력 신호와 파일럿 신호를 합성한 소망파 성분과, 왜곡 검출 회로에 의해 검출된 잔류 소망파 성분을 포함하는 왜곡 성분을 입력하고, 입력된 소망파 성분을 디지털화하고, 입력된 잔류 소망파 성분을 포함하는 왜곡 성분을 디지털화함과 함께, 디지털화된 소망파 성분을 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해제산하고, 그 제산 결과의 복소 공액과 디지털화된 잔류 소망파 성분을 포함하는 왜곡 성분을 승산하여, 왜곡 성분에 포함되는 잔류 소망파 성분을 산출하고, 산출된 잔류 소망파 성분에 왜곡 검출 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 벡터 조정기에 공급하는 제어 회로를 포함한 것이다.The feedforward amplifier according to the present invention inputs a distortion component including an input signal extracted from the output of the main amplifier and a pilot signal synthesized with a pilot signal, and a residual microwave component detected by the distortion detection circuit. Digitize the small-wave component, digitize the distortion component including the input residual small-wave component, divide by the digitized set value for supplying the digitized small-wave component to the vector adjuster, and complex the result of division. A correction factor considering the convergence and stability of the control of the distortion detection circuit is calculated by multiplying the distortion component including the conjugated and digitized residual small-wave component, and calculating the residual small-wave component included in the distortion component. Multiply by to update the digitized setpoint for supply to the vector adjuster, and Chemistry and is including a control circuit for supplying the vector adjuster.

본 발명에 따른 피드포워드 증폭기는, 제어 회로가 제산 결과의 복소 공액과 디지털화된 잔류 소망파 성분을 포함하는 왜곡 성분을 승산하고, 그 승산 결과를 제산 결과의 순시 전력으로 규격화하여 왜곡 성분에 포함되는 잔류 소망파 성분을 산출하는 것이다.In the feedforward amplifier according to the present invention, the control circuit multiplies the distortion component including the complex conjugate of the division result and the digitized residual small wave component, and normalizes the multiplication result to the instantaneous power of the division result to be included in the distortion component. The residual small wave component is calculated.

이에 의해, 입력 신호의 신호 성분의 크기에 의존하지 않고 제어를 행할 수 있어, 안정성을 보다 향상시킬 수 있는 효과가 있다.Thereby, control can be performed regardless of the magnitude | size of the signal component of an input signal, and there exists an effect which can improve stability more.

본 발명에 따른 피드포워드 증폭기는, 보조 증폭기의 출력으로부터 추출한 메인 증폭기의 왜곡 성분과 파일럿 신호 성분에 의한 불요파 성분과, 왜곡 제거 회로로부터 출력된 잔류 불요파 성분을 포함하는 신호 성분을 입력하고, 입력된 불요파 성분을 디지털화하고, 입력된 잔류 불요파 성분을 포함하는 신호 성분을 디지털화함과 함께, 디지털화된 불요파 성분을 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과와 디지털화된 잔류 불요파 성분을 포함하는신호 성분과의 상관을 구하여 신호 성분에 포함되는 잔류 불요파 성분을 산출하고, 산출된 잔류 불요파 성분에 왜곡 제거 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 벡터 조정기에 공급하는 제어 회로를 포함한 것이다.The feedforward amplifier according to the present invention inputs a signal component including the distortion component of the main amplifier extracted from the output of the auxiliary amplifier, the unwanted component by the pilot signal component, and the residual unwanted component output from the distortion removing circuit, Digitize the input wave component, digitize the signal component including the input residual wave component, and divide by the digitized set value for supplying the digitized wave component to the vector adjuster, and the division result A correlation coefficient with a signal component including a digitized residual wave component and a digitized residual wave component to calculate a residual wave component included in the signal component, and a correction coefficient considering the convergence and stability of the control of the distortion elimination circuit. Multiply by to update the digitized setpoint for supplying to the vector adjuster, It includes a control circuit that analogizes and supplies it to the vector regulator.

이에 의해, 보조 증폭기가 비선형인 경우라도, 제어 회로가 출력하는 벡터 조정기의 설정값을 확실하게 수속시킬 수 있을뿐만 아니라, 왜곡 검출 동작을 정확하게 행할 수 있는 효과가 있다.As a result, even when the auxiliary amplifier is nonlinear, it is possible to reliably converge the set value of the vector regulator outputted from the control circuit and to perform the distortion detection operation accurately.

본 발명에 따른 피드포워드 증폭기는, 제어 회로가 제산 결과의 복소 공액과 디지털화된 잔류 불요파 성분을 포함하는 신호 성분을 승산하고, 그 승산 결과를 시간적으로 평균하여 신호 성분에 포함되는 잔류 불요파 성분을 산출하는 것이다.In the feedforward amplifier according to the present invention, the control circuit multiplies a signal component including a complex conjugate of the division result and a digitized residual unwanted component, and averages the result of the multiplication in time to include the residual unwanted component included in the signal component. To calculate.

본 발명에 따른 피드포워드 증폭기는, 보조 증폭기의 출력으로부터 추출한 메인 증폭기의 왜곡 성분과 파일럿 신호 성분에 의한 불요파 성분과, 왜곡 제거 회로로부터 출력된 잔류 불요파 성분을 포함하는 신호 성분을 입력하고, 입력된 불요파 성분을 디지털화하고, 입력된 잔류 불요파 성분을 포함하는 신호 성분을 디지털화함과 함께, 디지털화된 불요파 성분을 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과의 복소 공액과 디지털화된 잔류 불요파 성분을 포함하는 신호 성분을 승산하여, 신호 성분에 포함되는 잔류 불요파 성분을 산출하고, 산출된 잔류 불요파 성분에 왜곡 제거 회로의 제어의 수속성과 안정성을고려한 수정 계수를 승산하여, 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 벡터 조정기에 공급하는 제어 회로를 포함한 것이다.The feedforward amplifier according to the present invention inputs a signal component including the distortion component of the main amplifier extracted from the output of the auxiliary amplifier, the unwanted component by the pilot signal component, and the residual unwanted component output from the distortion removing circuit, Digitize the input wave component, digitize the signal component including the input residual wave component, and divide by the digitized set value for supplying the digitized wave component to the vector adjuster, and the division result Multiplying a signal component including a complex conjugate of the signal and a digitized residual wave component to calculate a residual wave component included in the signal component, and considering the convergence and stability of the control of the distortion elimination circuit to the calculated residual wave component Multiply the correction coefficients to update the digitized setpoint for supply to the vector adjuster, To the analog setpoint screen it will include a control circuit for supplying the vector adjuster.

본 발명에 따른 피드포워드 증폭기는, 제어 회로가 제산 결과의 복소 공액과 디지털화된 잔류 불요파 성분을 포함하는 신호 성분을 승산하고, 그 승산 결과를 제산 결과의 순시 전력으로 규격화하여 신호 성분에 포함되는 잔류 불요파 성분을 산출하는 것이다.In a feedforward amplifier according to the present invention, a control circuit multiplies a signal component including a complex conjugate of the division result and a digitized residual unwanted wave component, and normalizes the multiplication result to the instantaneous power of the division result to be included in the signal component. It calculates residual clutter.

본 발명은 위성 통신, 지상 마이크로파 통신, 이동체 통신에 사용하는 피드포워드 증폭기에 관한 것이다.The present invention relates to a feedforward amplifier for use in satellite communications, terrestrial microwave communications, and mobile communications.

도 1은 종래의 피드포워드 증폭기의 구성을 도시하는 블록도.1 is a block diagram showing the configuration of a conventional feedforward amplifier.

도 2는 종래의 피드포워드 증폭기의 제어 회로의 내부 구성을 도시하는 블록도.2 is a block diagram showing an internal configuration of a control circuit of a conventional feedforward amplifier.

도 3은 종래의 피드포워드 증폭기의 제어 회로가 출력하는 설정값의 수속 특성을 나타내는 도면.3 is a diagram showing convergence characteristics of a set value output by a control circuit of a conventional feedforward amplifier.

도 4는 종래의 피드포워드 증폭기의 왜곡 제거 회로의 동작 원리를 설명하는 도면.4 is a view for explaining the principle of operation of the distortion cancellation circuit of a conventional feedforward amplifier.

도 5는 종래의 피드포워드 증폭기에 있어서의 오차 신호 전력의 함수를 나타내는 도면.5 shows a function of error signal power in a conventional feedforward amplifier.

도 6은 본 발명의 제1 실시예에 따른 피드포워드 증폭기의 왜곡 제거 회로의 동작 원리를 설명하는 도면.6 is a view for explaining the principle of operation of the distortion elimination circuit of the feedforward amplifier according to the first embodiment of the present invention;

도 7은 본 발명의 제1 실시예에 따른 피드포워드 증폭기의 구성을 도시하는 블록도.Fig. 7 is a block diagram showing the construction of a feed forward amplifier according to the first embodiment of the present invention.

도 8은 본 발명의 제1 실시예에 따른 피드포워드 증폭기의 제어 회로의 내부 구성을 도시하는 블록도.Fig. 8 is a block diagram showing an internal configuration of a control circuit of the feed forward amplifier according to the first embodiment of the present invention.

도 9는 본 발명의 제1 실시예에 따른 피드포워드 증폭기의 제어 회로가 출력하는 설정값의 수속 특성을 나타내는 도면.9 is a diagram showing the convergence characteristic of a set value output by the control circuit of the feedforward amplifier according to the first embodiment of the present invention.

도 10은 본 발명의 제2 실시예에 따른 피드포워드 증폭기의 제어 회로의 내부 구성을 도시하는 블록도.Fig. 10 is a block diagram showing an internal configuration of a control circuit of the feed forward amplifier according to the second embodiment of the present invention.

도 11은 본 발명의 제3 실시예에 따른 피드포워드 증폭기의 제어 회로의 내부 구성을 도시하는 블록도.Fig. 11 is a block diagram showing an internal configuration of a control circuit of the feed forward amplifier according to the third embodiment of the present invention.

도 12는 본 발명의 제4 실시예에 따른 피드포워드 증폭기의 구성을 도시하는 블록도.12 is a block diagram showing a configuration of a feed forward amplifier according to a fourth embodiment of the present invention.

도 13은 본 발명의 제5 실시예에 따른 피드포워드 증폭기의 구성을 도시하는 블록도.Fig. 13 is a block diagram showing the construction of a feed forward amplifier according to a fifth embodiment of the present invention.

〈발명을 실시하기 위한 최량의 형태〉<The best form to perform invention>

이하, 본 발명을 보다 상세히 설명하기 위해서, 본 발명을 실시하기 위한 최량의 형태에 대하여, 첨부한 도면에 따라, 이것을 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, in order to demonstrate this invention in detail, the best form for implementing this invention is demonstrated according to attached drawing.

〈제1 실시예〉<First Embodiment>

도 6은 본 발명의 제1 실시예에 따른 피드포워드 증폭기의 왜곡 제거 회로(2)의 동작 원리를 도시하는 도면으로, 도 6에서, 38은 제산기, 39는 적응 필터로서의 제어 회로, G(W)는 보조 증폭기(26)의 통과 이득 및 통과 위상이고, 그 밖의 Vs, Vd, W, Ve는 종래의 도 4에 도시하는 것과 동일하다. 여기서는 보조 증폭기(26)는 비선형의 증폭기인 것을 상정하고 있다.FIG. 6 is a view showing an operation principle of the distortion elimination circuit 2 of the feedforward amplifier according to the first embodiment of the present invention. In FIG. 6, 38 is a divider, 39 is a control circuit as an adaptive filter, G ( W) is the pass gain and pass phase of the auxiliary amplifier 26, and the other Vs, Vd, W, and Ve are the same as those shown in the conventional FIG. It is assumed here that the auxiliary amplifier 26 is a nonlinear amplifier.

도 6에 도시한 바와 같이 메인 증폭기 출력 경로(5)에 있어서의 Vs+Vd는 전력 합성기(27)에 의해 보조 증폭기(26)로부터의 출력 G(W)·W·Vd와 합성되고, 방향성 결합기(33)로부터 제어 회로(39)에 다음의 수학식 7로 표현되는 오차 신호 Ve가 입력된다.As shown in FIG. 6, Vs + Vd in the main amplifier output path 5 is synthesized by the power synthesizer 27 with the outputs G (W) · W · Vd from the auxiliary amplifier 26 and the directional coupler. The error signal Ve represented by the following expression (7) is input to the control circuit 39 from (33).

또한, 방향성 결합기(24)로부터의 출력 G(W)·W·Vd는 제산기(38)에 의해 제어 회로(39)로부터 출력되는 설정값 W로 제산되고, G(W)·Vd가 제어 회로(39)의 참조 신호로서 입력된다.The outputs G (W) · W · Vd from the directional coupler 24 are divided by the set value W output from the control circuit 39 by the divider 38, and G (W) · Vd is the control circuit. It is input as the reference signal of (39).

여기서, 오차 신호 Ve의 오차 신호 전력 Pe는, 다음의 수학식 8로 표현된다.Here, the error signal power Pe of the error signal Ve is expressed by the following expression (8).

단, 수학식 8에서도 Vs와 Vd는 상관이 없으므로, 상기 수학식 3을 조건으로하고 있다.However, in Equation 8, Vs and Vd are not correlated, and the above Equation 3 is used.

상기 수학식 8을 상기 수학식 4에 대입하면,Substituting Equation 8 into Equation 4,

단, 상기 수학식 9에서, 통과 이득 및 통과 위상의 변화가 작다고 하고,However, in Equation 9, it is assumed that the change of the pass gain and the pass phase is small.

로 하고 있다.I am doing it.

상기 수학식 9는 상기 수학식 6과 동일하지만, 제어 회로(39)의 참조 신호를 G(W)·Vd로 하고, 오차 신호를 Ve로 한 경우에, 보조 증폭기(26)의 통과 이득 및 통과 위상 G(W)가 시간의 경과와 함께 변화하고, 상기 수학식 8에서의 오차 신호 전력 Pe의 함수가 변화해도, 변화한 오차 신호 전력 Pe의 함수에 있어서의 도 5에 도시하는 기울기(111)로부터 최소점(112)을 구하면 되는 것을 의미하고 있다. 즉, 종래의 도 4에 도시한 제어 회로(37)의 참조 신호 Vd 대신에, 참조 신호를 G(W)·Vd로 하면 되는 것을 의미하고 있다. 그리고, 제어 회로(39)의 참조 신호를 G(W)·Vd로 하기 위해서는, 도 6에 도시한 바와 같이 방향성 결합기(24)로부터 보조 증폭기(26)의 출력 G(W)·W·Vd를 추출하여, 제산기(38)에 의해 제어 회로(39)의 출력 W로 제산하면 된다.Equation (9) is the same as that in Equation (6), but when the reference signal of the control circuit 39 is G (W) · Vd and the error signal is Ve, the pass gain and the pass of the auxiliary amplifier 26 are Even if the phase G (W) changes with the passage of time and the function of the error signal power Pe in Equation 8 changes, the slope 111 shown in FIG. 5 in the function of the changed error signal power Pe is shown. This means that the minimum point 112 can be obtained from. That is, it is meant that the reference signal should be G (W) · Vd instead of the reference signal Vd of the conventional control circuit 37 shown in FIG. In order to set the reference signal of the control circuit 39 to G (W) · Vd, as shown in FIG. 6, the output G (W) · W · Vd of the auxiliary amplifier 26 is supplied from the directional coupler 24. The extraction may be performed by dividing the output W of the control circuit 39 by the divider 38.

도 6은 왜곡 제거 회로(2)의 동작 원리를 설명하는 도면이지만, 왜곡 검출회로(1)에 대해서도 마찬가지이고, 메인 증폭기(13)의 출력 G(W)·W·Vs를 추출하여, 제산기에 의해 제어 회로의 출력 W로 제산하여, 적응 필터로서의 제어 회로의 참조 신호를 G(W)·Vs로 하는 회로 구성으로 하면 된다.6 is a view for explaining the principle of operation of the distortion elimination circuit 2, but the same applies to the distortion detection circuit 1, and the output G (W), W, Vs of the main amplifier 13 is extracted to divide the divider. By dividing by the output W of a control circuit, it is good also as a circuit structure which makes the reference signal of a control circuit as an adaptive filter into G (W) * Vs.

도 7은 본 발명의 제1 실시예에 따른 피드포워드 증폭기의 구성을 도시하는 블록도이다. 도 7에서, 22는 방향성 결합기, 34, 35는 대역 차단 필터, 51, 52는 제어 회로이고, 그 밖의 구성은 왜곡 제거 회로(2)에 있어서의 방향성 결합기(24)를 보조 증폭기(26)의 출력측으로 이동한 것 이외는 종래의 도 1에 도시하는 구성과 동등하다.7 is a block diagram showing the configuration of a feedforward amplifier according to the first embodiment of the present invention. In Fig. 7, 22 is a directional coupler, 34 and 35 are band cut filters, 51 and 52 are control circuits, and the other configuration is that the directional coupler 24 in the distortion elimination circuit 2 is connected to the auxiliary amplifier 26. Except having moved to the output side, it is equivalent to the structure shown in FIG.

또한, 도 8은 제어 회로(51, 53)의 내부 구성을 도시하는 블록도로서, 도 8에서, 61은 AD 변환기, 62는 제산기, 63은 복소 공액기, 64는 AD 변환기, 65는 승산기, 66은 적분기, 67은 수정 계수 설정기, 68은 승산기, 69는 설정값 갱신기, 70은 DA 변환기이고, 71은 복소 공액기(63), 승산기(65), 적분기(66)로 구성되는 상관기이다.8 is a block diagram showing the internal configuration of the control circuits 51 and 53. In FIG. 8, 61 is an AD converter, 62 is a divider, 63 is a complex conjugate, 64 is an AD converter, and 65 is a multiplier. , 66 is an integrator, 67 is a correction factor setter, 68 is a multiplier, 69 is a set value updater, 70 is a DA converter, 71 is a complex conjugate 63, a multiplier 65 and an integrator 66 Correlator.

우선, 왜곡 검출 회로(1)의 동작에 대하여 설명한다. 도 7에서, 메인 증폭기(13)로부터 출력된 왜곡 성분을 포함하는 신호 성분은 전력 분배기(20)에 의해 전력 분배되고, 방향성 결합기(22)에 의해 추출되어, 대역 차단 필터(34)에 의해 왜곡 성분이 차단되어, 신호 성분(여기서는 V_1A(t)로 함)이 제어 회로(51)에 입력된다. 또한, 종래와 마찬가지로 방향성 결합기(23)로부터 추출된 잔류 신호 성분을포함하는 왜곡 성분(여기서는 V_1B(t)로 함)이 제어 회로(51)에 입력된다.First, the operation of the distortion detection circuit 1 will be described. In FIG. 7, the signal component including the distortion component output from the main amplifier 13 is power distributed by the power divider 20, extracted by the directional coupler 22, and distorted by the band cut filter 34. The component is cut off, and a signal component (here, referred to as V _1A (t)) is input to the control circuit 51. In addition, as in the prior art, a distortion component (herein, referred to as V _1B (t)) including the residual signal component extracted from the directional coupler 23 is input to the control circuit 51.

제어 회로(51)는 신호 성분 V_1A(t)와 잔류 신호 성분을 포함하는 왜곡 성분 V_1B(t)를 입력하여, 왜곡 성분 V_1B(t)에 포함되는 잔류 신호 성분을 산출하고, 산출된 잔류 신호 성분에 기초하여, 전력 합성기(21)로부터 왜곡 주입 경로(6)로 출력되는 왜곡 성분 V_1B(t)에 포함되는 잔류 신호 성분이 최소가 되도록 설정값 W(t)를 벡터 조정기(12)에 출력한다.The control circuit 51 inputs the distortion component V _1B (t) containing the signal component V _1A (t) and the residual signal component, calculates a residual signal component contained in the distortion component V _1B (t), and calculates Based on the residual signal component, the set value W (t) is adjusted so that the residual signal component included in the distortion component V _1B (t) output from the power synthesizer 21 to the distortion injection path 6 is minimized. )

벡터 조정기(12)는 제어 회로(51)로부터의 설정값 W(t)에 기초하여, 전력 분배기(11)로부터의 입력 신호의 진폭과 위상을 조정함으로써, 전력 합성기(21)로부터 왜곡 주입 경로(6)에 출력되는 왜곡 성분에 포함되는 잔류 신호 성분을 삭감한다.The vector adjuster 12 adjusts the amplitude and phase of the input signal from the power divider 11 based on the set value W (t) from the control circuit 51, thereby distorting the distortion injection path from the power synthesizer 21 ( The residual signal component included in the distortion component output to 6) is reduced.

다음으로, 도 8에 도시한 제어 회로(51)의 동작에 대하여 설명한다. 도 7의 방향성 결합기(22)로부터 추출되어 대역 차단 필터(34)를 통과한 신호 성분 V_1A(t)는 도 8의 AD 변환기(61)에 의해 디지털로 변환되고, 제산기(62)에 의해 설정값 갱신기(69)로부터 출력된 설정값 W(t)로 제산되어, V_1A(t)/W(t)가 복소 공액기(63)에 입력된다. 복소 공액기(63)는 신호 성분 V_1A(t)/W(t)의 진폭(복소수에 있어서의 실수 부분)을 바꾸지 않고, 위상(복소수에 있어서의 허수 부분)을 반전시켜, V_1A(t)/W(t)의 복소 공액(V_1A(t)/W(t))^*을 승산기(65)에 출력한다.Next, the operation of the control circuit 51 shown in FIG. 8 will be described. The signal component V _1A (t) extracted from the directional coupler 22 of FIG. 7 and passed through the band cut filter 34 is digitally converted by the AD converter 61 of FIG. 8, by the divider 62. Divided by the set value W (t) output from the set value updater 69, V _1A (t) / W (t) is input to the complex conjugate 63. The complex conjugate 63 inverts the phase (imaginary part in the complex number) without changing the amplitude (real part in the complex number) of the signal component V _1A (t) / W (t), thereby inverting V _1A (t The complex conjugate V _1A (t) / W (t) ^* of) / W (t) is output to the multiplier 65.

승산기(65)는 복소 공액기(63)로부터의 복소 공액(V_1A(t)/W(t))^*과, AD 변환기(64)에 의해 디지털 신호로 변환된 잔류 신호 성분을 포함하는 왜곡 성분 V_1B(t)를 승산하고, 승산 결과(V_1A(t)/W(t))^*·V_1B(t)를 산출하고, 적분기(66)에 의해 승산 결과(V_1A(t)/W(t))^*·V_1B(t)의 시간 평균을 구함으로써, 승산 결과의 평균값 <(V_1A(t)/W(t))^*·V_1B(t)>을 왜곡 성분 V_1B(t)에 포함되는 잔류 신호 성분으로서 출력한다. 이 적분기(66)에 의해 승산 결과 (V_1A(t)/W(t))^*·V_1B(t)의 시간 평균을 구함으로써, 왜곡 검출 회로(1)의 제어계의 안정성을 높일 수 있다.The multiplier 65 is a distortion component including a complex conjugate V _1A (t) / W (t) ^* from the complex conjugate 63 and a residual signal component converted into a digital signal by the AD converter 64. Multiply V _1B (t), multiply result (V _1A (t) / W (t)) ^* V _1B (t), and multiply result (V _1A (t) / W by integrator 66) (t)) ^* By calculating the time average of V _1B (t), the mean value <(V _1A (t) / W (t)) ^* V _1B (t)> of the multiplication result is obtained by distorting the component V _1B (t Output as a residual signal component included in the By calculating the time average of the multiplication result (V _1A (t) / W (t)) ^* V _1B (t) by the integrator 66, the stability of the control system of the distortion detection circuit 1 can be improved.

수정 계수 설정기(67)에는 메인 증폭기(13)의 통과 특성에 따라, 즉 메인 증폭기(13)의 통과 이득이나 통과 위상에 따라, 왜곡 검출 회로(1)의 제어의 수속성과 안정성을 고려한 수정 계수 μ가 사전에 설정되어 있다. 여기서, 예를 들면 수정 계수 μ와 통과 이득 α의 곱 A(=μ×α)에 의해 제어의 수속성과 안정성이 결정된다. 곱 A가 크면, 수속 속도가 빨라져 수속성이 양호하게 되지만 안정성이 나쁘게 되고, 곱 A가 작으면, 수속 속도는 늦어져 수속성이 저하하지만 안정성이 양호하게 된다.The correction coefficient setter 67 has a correction coefficient in consideration of the convergence and stability of the control of the distortion detection circuit 1 according to the pass characteristic of the main amplifier 13, that is, according to the pass gain or pass phase of the main amplifier 13. μ is set in advance. Here, for example, the convergence and stability of the control are determined by the product A (= mu x α) of the correction coefficient mu and the pass gain α. If the product A is large, the convergence speed is high and the convergence is good, but the stability is poor. If the product A is small, the convergence speed is slowed and the convergence is lowered, but the stability is good.

도 9는 제어 회로(51)가 출력하는 설정값 W(t)의 수속 특성을 도시하는 도면으로, 수정 계수 μ를 파라미터로 하였을 때의 제어 회로(51)의 설정값 W(t)를 반복하여 갱신한 경우를 도시하고 있다. 여기서는 통과 이득 α를 일정하게 하고 있다. 도 9A에 도시한 바와 같이, 수정 계수 μ가 큰 경우에는 초기값 Wo로부터 수속값 Wm에의 수속 속도가 빨라 수속성은 양호하지만 안정성이 나쁘고, 도 9B, C에 도시한 바와 같이 수정 계수 μ가 작아짐에 따라 수속 속도가 느려 수속성이 저하하지만 안정성이 양호하게 된다. 따라서, 제어의 수속성과 안정성을 고려하여 상기 곱 A를 결정하고, 메인 증폭기(13)의 통과 이득 α에 대응한 수정 계수 μ를 설정하면 된다.FIG. 9 is a diagram showing the convergence characteristics of the set value W (t) output by the control circuit 51. The set value W (t) of the control circuit 51 when the correction coefficient μ is used as a parameter is repeated. The case of update is shown. Here, the passing gain α is made constant. As shown in Fig. 9A, when the correction coefficient mu is large, the convergence speed from the initial value Wo to the convergence value Wm is good, the convergence is good but the stability is poor, and as shown in Figs. 9B and C, the correction coefficient mu becomes small. As a result, the convergence speed is slow and the convergence is lowered, but the stability is good. Therefore, the product A may be determined in consideration of the convergence and stability of the control, and the correction coefficient mu corresponding to the pass gain α of the main amplifier 13 may be set.

승산기(68)는 적분기(66)로부터 출력되는 잔류 신호 성분 <(V_1A(t)/W(t))^*·V_1B(t)>에, 수정 계수 설정기(67)에 설정되어 있는 수정 계수 μ를 승산하고, 메인 증폭기(13)의 통과 특성에 따라 왜곡 검출 회로(1)의 제어의 수속성과 안정성을 고려한 승산 결과인 설정값 변화량 ΔW를 다음의 수학식 11에 의해 구하여 설정값 갱신기(69)에 출력한다.The multiplier 68 is a correction set in the correction coefficient setter 67 in the residual signal component <(V _1A (t) / W (t)) ^* V _1B (t)> output from the integrator 66. The set value change amount ΔW, which is a multiplication result in consideration of the convergence and stability of the control of the distortion detection circuit 1 according to the passage characteristic of the main amplifier 13, is calculated by the following equation (11) Output to (69).

설정값 갱신기(69)는 벡터 조정기(12)의 갱신 횟수 t에서의 설정값 W(t)에, 승산기(68)가 구한 설정값 변화량 ΔW를 가산한 결과를, 갱신 횟수 t+1에 있어서의 설정값 W(t+1)로서 다음의 수학식 12에 의해 구한다.The set value updater 69 adds the result of adding the set value change amount? W obtained by the multiplier 68 to the set value W (t) at the update number t of the vector adjuster 12 at the update number t + 1. The set value W (t + 1) is calculated by the following equation (12).

즉, 설정값 갱신기(69)는 설정값 변화량 ΔW가 최소가 되도록 설정값 W(t+1)를 DA 변환기(70)에 출력한다.That is, the set value updater 69 outputs the set value W (t + 1) to the DA converter 70 so that the set value change amount ΔW is minimum.

DA 변환기(70)는 설정값 갱신기(69)가 출력한 설정값 W(t+1)를 아날로그 신호로 변환하여 벡터 조정기(12)에 출력한다.The DA converter 70 converts the set value W (t + 1) output by the set value updater 69 into an analog signal and outputs it to the vector adjuster 12.

다음으로, 왜곡 제거 회로(2)의 동작에 대하여 설명한다. 도 7에서, 보조 증폭기(26)로부터 출력된 잔류 신호 성분을 포함하는 왜곡 성분은 방향성 결합기(24)에 의해 추출되어, 대역 차단 필터(35)에 의해 잔류 신호 성분이 차단되고, 왜곡 성분(여기서는 V_2A(t)로 함)이 제어 회로(52)에 입력된다. 또한, 종래와 마찬가지로 방향성 결합기(33)로부터 추출된 잔류 왜곡 성분을 포함하는 신호 성분(여기서는 V_2B(t)로 함)이 제어 회로(52)에 입력된다.Next, the operation of the distortion elimination circuit 2 will be described. In FIG. 7, the distortion component including the residual signal component output from the auxiliary amplifier 26 is extracted by the directional coupler 24 so that the residual signal component is cut off by the band cut filter 35, and the distortion component (here V _2A (t)) is input to the control circuit 52. In addition, as in the prior art, a signal component (herein, referred to as V _2B (t)) including the residual distortion component extracted from the directional coupler 33 is input to the control circuit 52.

제어 회로(52)는 왜곡 성분 V_2A(t)와 잔류 왜곡 성분을 포함하는 신호 성분 V_2B(t)를 입력하여, 신호 성분 V_2B(t)에 포함되는 잔류 왜곡 성분을 산출하고, 산출된 잔류 왜곡 성분에 기초하여, 전력 합성기(27)로부터 출력되는 신호 성분 V_2B(t)에 포함되는 잔류 왜곡 성분이 최소가 되도록 설정값 W(t)를 벡터 조정기(25)로 출력한다.The control circuit 52 calculates a remaining distortion component contained in the distortion component V _2A (t) and by inputting the signal component V _2B (t) containing the remaining distortion components, the signal component V _2B (t), and calculates Based on the residual distortion component, the set value W (t) is output to the vector adjuster 25 so that the residual distortion component included in the signal component V _2B (t) output from the power synthesizer 27 is minimized.

벡터 조정기(25)는 제어 회로(52)로부터의 설정값 W(t)에 기초하여, 방향성결합기(23)로부터의 잔류 신호 성분을 포함하는 왜곡 성분의 진폭과 위상을 조정함으로써, 전력 합성기(27)로부터 출력되는 신호 성분에 포함되는 잔류 왜곡 성분을 삭감한다.The vector adjuster 25 adjusts the amplitude and phase of the distortion component including the residual signal component from the directional coupler 23 based on the set value W (t) from the control circuit 52, thereby providing a power synthesizer 27 The residual distortion component included in the signal component outputted from the?) Is reduced.

다음으로, 도 8에 도시하는 제어 회로(52)의 동작에 대하여 설명한다. 도 7의 방향성 결합기(24)로부터 추출되어 대역 차단 필터(35)를 통과한 왜곡 성분 V_2A(t)는 도 8의 AD 변환기(61)에 의해 디지털로 변환되고, 제산기(62)에 의해 설정값 갱신기(69)로부터 출력된 설정값 W(t)로 제산되어, V_2A(t)/W(t)가 복소 공액기(63)에 입력된다. 복소 공액기(63)는 왜곡 성분 V_2A(t)/W(t)의 진폭(복소수에 있어서의 실수 부분)을 바꾸지 않고, 위상(복소수에 있어서의 허수 부분)을 반전시켜, V_2A(t)/W(t)의 복소 공액(V_2A(t)/W (t))^*를 승산기(65)로 출력한다.Next, the operation of the control circuit 52 shown in FIG. 8 will be described. The distortion component V _2A (t) extracted from the directional coupler 24 of FIG. 7 and passed through the band cut filter 35 is digitally converted by the AD converter 61 of FIG. 8, by the divider 62. is divided by the set value updater (69) W (t) outputted from the set _{value, V 2A (t) / W} (t) is input to a complex conjugator 63. The complex conjugate 63 inverts the phase (imaginary part in the complex number) without changing the amplitude (real part in the complex number) of the distortion component V _2A (t) / W (t), thereby increasing V _2A (t The complex conjugate V _2A (t) / W (t) ^* of () / W (t) is output to the multiplier 65.

승산기(65)는 복소 공액기(63)로부터의 복소 공액(V_2A(t)/W(t))^*과, AD 변환기(64)에 의해 디지털 신호로 변환된 잔류 왜곡 성분을 포함하는 신호 성분 V_2B(t)를 승산하고, 승산 결과(V_2A(t)/W(t))^*·V_2B(t)를 산출하고, 적분기(66)에 의해 승산 결과(V_2A(t)/W(t))^*·V_2B(t)의 시간 평균을 구함으로써, 승산 결과의 평균값 <(V_2A(t)/W(t))^*·V_2B(t)>를 신호 성분 V_2B(t)에 포함되는 잔류 왜곡 성분으로서 출력한다. 이 적분기(66)에 의해 승산 결과 (V_2A(t)/W(t))^*·V_2B(t)의 시간 평균을 구함으로써, 왜곡 제거 회로(2)의 제어계의 안정성을 높일 수 있다.Multiplier 65 is a signal component comprising a complex conjugate V _2A (t) / W (t) ^* from complex conjugate 63 and a residual distortion component converted into digital signal by AD converter 64. Multiply V _2B (t), multiply result (V _2A (t) / W (t)) ^* V _2B (t), and multiply result (V _2A (t) / W by integrator 66) (t)) ^* By calculating the time average of V _2B (t), the mean value <(V _2A (t) / W (t)) ^* V _2B (t)> of the multiplication result is converted into the signal component V _2B (t It outputs as a residual distortion component contained in). The stability of the control system of the distortion elimination circuit 2 can be improved by obtaining the time average of the multiplication result (V _2A (t) / W (t)) ^* V _2B (t) by the integrator 66.

수정 계수 설정기(67)에는 보조 증폭기(26)의 통과 특성에 따라, 즉 보조 증폭기(26)의 통과 이득이나 통과 위상에 따라, 왜곡 제거 회로(2)의 제어의 수속성과 안정성을 고려한 수정 계수 μ가 사전에 설정되어 있다.The correction coefficient setter 67 has a correction coefficient in consideration of the convergence and stability of the control of the distortion elimination circuit 2 according to the pass characteristic of the auxiliary amplifier 26, that is, according to the pass gain or pass phase of the auxiliary amplifier 26. μ is set in advance.

승산기(68)는 적분기(66)로부터 출력되는 잔류 왜곡 성분 <V_2A(t)/W(t))^*·V_2B(t)>에, 수정 계수 설정기(67)에 설정되어 있는 수정 계수 μ를 승산하고, 보조 증폭기(26)의 통과 특성에 따라 왜곡 제거 회로(2) 제어의 수속성과 안정성을 고려한 승산 결과인 설정값 변화량 ΔW를, 다음의 수학식 13에 의해 구하여 설정값 갱신기(69)에 출력한다.The multiplier 68 is a correction coefficient set in the correction coefficient setter 67 to the residual distortion component <V _2A (t) / W (t)) ^* V _2B (t)> output from the integrator 66. The multiplied by mu and the set value change amount ΔW which is a multiplication result in consideration of the convergence and stability of the control of the distortion elimination circuit 2 according to the pass characteristic of the auxiliary amplifier 26 is obtained by the following equation (13), and the set value updater ( Output to 69).

설정값 갱신기(69)는 벡터 조정기(25)의 갱신 횟수 t에서의 설정값 W(t)에, 승산기(68)가 구한 설정값 변화량 ΔW를 가산한 결과를 갱신 횟수 t+1에 있어서의 설정값 W(t+1)로서 다음의 수학식 14에 의해 구한다.The set value updater 69 adds the result of adding the set value change amount ΔW obtained by the multiplier 68 to the set value W (t) at the update number t of the vector adjuster 25 in the update number t + 1. The set value W (t + 1) is obtained by the following equation (14).

DA 변환기(70)는 설정값 갱신기(69)가 출력한 설정값 W(t+1)를 아날로그 신호로 변환하여 벡터 조정기(25)에 출력한다.The DA converter 70 converts the set value W (t + 1) output by the set value updater 69 into an analog signal and outputs it to the vector adjuster 25.

이상과 같이 제1 실시예에 따르면, 제어 회로(51)가 메인 증폭기(13)의 출력으로부터 추출한 신호 성분 V_1A(t)를 디지털화하여, 벡터 조정기(12)의 갱신 횟수 t에서의 설정값 W(t)로 제산하고, 전력 합성기(21)의 출력으로부터 추출한 잔류 신호 성분을 포함하는 왜곡 성분 V_1B(t)를 디지털화하여, 제산 결과와의 상관을 구하여 왜곡 성분 V_1B(t)에 포함되는 잔류 신호 성분을 산출하고, 왜곡 검출 회로(1)의 제어의 수속성과 안정성을 고려한 수정 계수 μ를 승산하여, 설정값 W(t)를 갱신함으로써, 메인 증폭기(13)가 비선형인 경우라도, 제어 회로(51)가 출력하는 벡터 조정기(12)의 설정값 W를 확실하게 수속시킬 수 있다는 효과가 얻어진다.As described above, according to the first embodiment, the control circuit 51 digitizes the signal component V _1A (t) extracted from the output of the main amplifier 13 to set the value W at the update number t of the vector regulator 12. Divided by (t), the distortion component V _1B (t) including the residual signal component extracted from the output of the power synthesizer 21 is digitized, and the correlation with the division result is obtained to be included in the distortion component V _1B (t). Even if the main amplifier 13 is nonlinear, the residual signal component is calculated, multiplied by the correction coefficient mu in consideration of the convergence and stability of the control of the distortion detection circuit 1, and the set value W (t) is updated. The effect that the setting value W of the vector regulator 12 which the circuit 51 outputs can be converged reliably is acquired.

또한, 제1 실시예에 따르면, 제어 회로(52)가 보조 증폭기(26)의 출력으로부터 추출한 왜곡 성분 V_2A(t)를 디지털화하여, 벡터 조정기(25)의 갱신 횟수 t에서의 설정값 W(t)로 제산하고, 전력 합성기(27)의 출력으로부터 추출한 잔류 왜곡 성분을 포함하는 신호 성분 V_2B(t)를 디지털화하여, 제산 결과와의 상관을 구하여 신호 성분 V_2B(t)에 포함되는 잔류 왜곡 성분을 산출하고, 왜곡 제거 회로(2)의 제어의 수속성과 안정성을 고려한 수정 계수 μ를 승산하여, 설정값 W(t)를 갱신함으로써,보조 증폭기(26)가 비선형의 경우라도, 제어 회로(52)가 출력하는 벡터 조정기(25)의 설정값 W를 확실하게 수속시킬 수 있는 효과가 얻어진다.Further, according to the first embodiment, the control circuit 52 digitizes the distortion component V _2A (t) extracted from the output of the auxiliary amplifier 26, so that the set value W (in the update number t of the vector adjuster 25) dividing by t), digitizing the signal component V _2B (t) including the residual distortion component extracted from the output of the power synthesizer 27, obtaining a correlation with the division result, and remaining in the signal component V _2B (t). By calculating the distortion component, multiplying the correction coefficient mu in consideration of the convergence and stability of the control of the distortion elimination circuit 2 and updating the set value W (t), even when the auxiliary amplifier 26 is nonlinear, the control circuit The effect which can reliably converge the setting value W of the vector adjuster 25 which the 52 outputs is acquired.

〈제2 실시예〉<2nd Example>

도 10은 본 발명의 제2 실시예에 따른 피드포워드 증폭기의 제어 회로(51, 52)의 구성을 도시하는 블록도로서, 제1 실시예의 도 8로부터 적분기(66)를 삭제한 것이다. 또한, 제2 실시예에 따른 피드포워드 증폭기의 전체의 구성은, 제1 실시예에 있어서의 도 7의 구성과 동일하다.Fig. 10 is a block diagram showing the configuration of the control circuits 51 and 52 of the feedforward amplifier according to the second embodiment of the present invention, in which the integrator 66 is omitted from Fig. 8 of the first embodiment. In addition, the whole structure of the feedforward amplifier which concerns on 2nd Example is the same as that of FIG. 7 in 1st Example.

제어 회로(51)에 있어서, 승산기(65)는 제1 실시예와 마찬가지로 복소 공액기(63)로부터의 복소 공액(V_lA(t)/W(t))^*과, AD 변환기(64)에 의해 디지털 신호로 변환된 잔류 신호 성분을 포함하는 왜곡 성분 V_1B(t)를 승산하고, 승산 결과 (V_lA(t)/W(t))^*·V_1B(t)를 산출하고, 승산 결과 (V_lA(t)/W(t))^*·V_1B(t)를 왜곡 성분 V_1B(t)에 포함되는 잔류 신호 성분으로서 출력한다.In the control circuit 51, the multiplier 65 is connected to the complex conjugate V _lA (t) / W (t) ^* from the complex conjugate 63 and the AD converter 64 in the same manner as in the first embodiment. Multiplying the distortion component V _1B (t) including the residual signal component converted into a digital signal by the result of the multiplication, and calculating the multiplication result (V _lA (t) / W (t)) ^* V _1B (t) (V ₁ (t) / W (t)) ^* V _1B (t) is output as a residual signal component included in the distortion component V _1B (t).

승산기(68)는 승산기(65)로부터 출력되는 잔류 신호 성분(V_lA(t)/W(t))^*·V_1B(t)에, 수정 계수 설정기(67)에 설정되어 있는 수정 계수 μ를 승산하고, 메인 증폭기(13)의 특성에 따라 왜곡 검출 회로(1)의 제어의 수속성과 안정성을 고려한 승산 결과인 설정값 변화량 ΔW를 다음의 수학식 15에 의해 구하여 설정값 갱신기(69)에 출력한다.The multiplier 68 is a correction coefficient mu set in the correction coefficient setter 67 to the residual signal components V _1A (t) / W (t) ^* V _1B (t) output from the multiplier 65. Multiplied by the following equation, and the set value change amount ΔW, which is a multiplication result in consideration of the convergence and stability of the control of the distortion detection circuit 1, is obtained by the following equation (15). Output to

설정값 갱신기(69)는 벡터 조정기(12)의 갱신 횟수 t에서의 설정값 W(t)에, 승산기(68)가 구한 설정값 변화량 ΔW를 가산한 결과를, 갱신 횟수 t+1에 있어서의 설정값 W(t+1)로서 다음의 수학식 16에 의해 구한다.The set value updater 69 adds the result of adding the set value change amount? W obtained by the multiplier 68 to the set value W (t) at the update number t of the vector adjuster 12 at the update number t + 1. The set value W (t + 1) is calculated by the following equation (16).

이와 같이 승산기(65)의 출력을 제1 실시예와 같이 적분기(66)에 의해 시간 평균을 구하지 않고, 승산기(68)에 직접 출력함으로써, 제어 회로(51)에 있어서의 계산량을 적게 하여 처리 속도를 높일 수 있다. 또한, 제어 회로(52)에 대해서도 마찬가지이고, 제어 회로(52)에 있어서의 계산량을 적게 하여 처리 속도를 높일 수 있다.In this way, the output of the multiplier 65 is output directly to the multiplier 68 without obtaining the time average by the integrator 66 as in the first embodiment, thereby reducing the amount of calculation in the control circuit 51 to reduce the processing speed. Can increase. The same applies to the control circuit 52, and the processing speed can be increased by reducing the amount of calculation in the control circuit 52.

이상과 같이 제2 실시예에 따르면, 승산기(65)의 출력을 제1 실시예와 같이 적분기(66)에 의해 시간 평균을 구하지 않고, 승산기(68)에 직접 출력함으로써, 제어 회로(51, 52)에 있어서의 계산량을 적게 하여 처리 속도를 높임으로써, 왜곡 검출 회로(1), 왜곡 제거 회로(2)의 제어계의 응답성을 빠르게 할 수 있는 효과가 얻어진다.As described above, according to the second embodiment, the control circuits 51 and 52 are outputted directly to the multiplier 68 without obtaining the time average by the integrator 66 as in the first embodiment. By increasing the processing speed by reducing the amount of calculation in the above, the effect of increasing the responsiveness of the control system of the distortion detection circuit 1 and the distortion removal circuit 2 can be obtained.

〈제3 실시예〉<Third Embodiment>

도 11은 본 발명의 제3 실시예에 따른 피드포워드 증폭기의 제어 회로(51, 52)의 구성을 도시하는 블록도이다. 도 11에서, 72는 순시 전력 검출기, 73은 제산기이고, 그 밖의 구성은 제2 실시예에서의 도 10의 구성과 마찬가지이다. 또한, 제3 실시예에 따른 피드포워드 증폭기의 전체의 구성은 제1 실시예인 도 7과 동일하다.Fig. 11 is a block diagram showing the configuration of the control circuits 51 and 52 of the feed forward amplifier according to the third embodiment of the present invention. In FIG. 11, 72 is an instantaneous power detector, 73 is a divider, and the other structure is the same as that of FIG. 10 in a 2nd Example. In addition, the whole structure of the feedforward amplifier which concerns on 3rd Embodiment is the same as that of FIG.

제어 회로(51)에 있어서, 순시 전력 검출기(72)는 제산기(62)로부터의 V_lA(t)/W(t)의 순시 전력 ｜V_lA(t)/W(t)｜²를 검출하여 제산기(73)에 출력한다. 제산기(73)는 승산기(65)가 출력한 (V_lA(t)/W(t))^*·V_1B(t)를 순시 전력 검출기(72)가 검출한 순시 전력 ｜V_lA(t)/W(t)｜²로 제산하고, 제산 결과인 (V_lA(t)/W(t))^*·V_1B(t)/｜V_lA(t)/W(t)｜²를 승산기(68)에 출력한다. 그 밖의 동작은 제2 실시예와 마찬가지이다.In the control circuit 51, the instantaneous power detector 72 detects the instantaneous power | V _1A (t) / W (t) ² of V ₁ (t) / W (t) from the divider 62. To the divider 73. The divider 73 detects the instantaneous power | V _lA (t) that the instantaneous power detector 72 detects (V _lA (t) / W (t)) ^* V _1B (t) output by the multiplier 65. / W (t) | is divided into ^two, and the divided result _{(V lA (t) / W} (t)) * · V 1B (t) / | V lA (t) / W (t) | ² multiplier ( 68). The rest of the operation is the same as in the second embodiment.

이와 같이 승산기(65)가 출력한 (V_lA(t)/W(t))^*·V_1B(t)를 순시 전력 검출기(72)가 검출한 순시 전력 ｜V_lA(t)/W(t)｜²로 제산함으로써,(V_lA(t)/W(t))^*·V_1B(t)에 포함되어 있는 잔류 신호 성분이 규격화되어, 신호 성분의 크기에 의존하지 않고, 왜곡 검출 회로(1)의 제어를 행할 수 있으므로, 안정성이 향상된다. 또한, 제어 회로(52)에 대해서도 마찬가지이고, 잔류 왜곡 성분을 규격화함으로써, 메인 증폭기(13)의 왜곡 성분의 크기에 의존하지 않고, 왜곡 제거 회로(2)의 제어를 행할 수 있으므로, 안정성이 향상된다.The instantaneous power | V _lA (t) / W (t detected by the instantaneous power detector 72 detects (V _lA (t) / W (t)) ^* V _1B (t) output by the multiplier 65 as described above. ) By dividing by ² , the residual signal component contained in (V _lA (t) / W (t)) ^* V _1B (t) is normalized, and is not dependent on the magnitude of the signal component. Since control of 1) can be performed, stability improves. The same applies to the control circuit 52. By standardizing the residual distortion component, the distortion elimination circuit 2 can be controlled without depending on the magnitude of the distortion component of the main amplifier 13, thereby improving stability. do.

제3 실시예에서는 제산기(73)를 승산기(65)의 출력측에 접속하고 있지만, 승산기(68)의 출력측에 접속해도 된다.In the third embodiment, the divider 73 is connected to the output side of the multiplier 65, but may be connected to the output side of the multiplier 68.

이상과 같이 제3 실시예에 따르면, 왜곡 검출 회로(1), 왜곡 제거 회로(2)의 제어에 있어서, 승산기(65)가 산출한 잔류 신호 성분, 잔류 왜곡 성분을 규격화함으로써, 입력 신호의 신호 성분의 크기, 메인 증폭기(13)의 왜곡 성분의 크기에 의존하지 않고 제어를 행할 수 있어, 안정성을 보다 향상시킬 수 있는 효과가 얻어진다.As described above, according to the third embodiment, in the control of the distortion detection circuit 1 and the distortion removal circuit 2, the signal of the input signal is normalized by normalizing the residual signal component and the residual distortion component calculated by the multiplier 65. The control can be performed irrespective of the magnitude of the component and the magnitude of the distortion component of the main amplifier 13, and the effect of further improving the stability is obtained.

〈제4 실시예〉<Fourth Example>

도 12는 본 발명의 제4 실시예에 따른 피드포워드 증폭기의 구성을 도시하는 블록도이고, 도 12에서, 15는 파일럿 신호의 발진기, 16은 방향성 결합기이고, 그 밖의 구성은 제1 실시예인 도 7에 도시하는 구성과 동등하다.12 is a block diagram showing a configuration of a feed forward amplifier according to a fourth embodiment of the present invention. In FIG. 12, 15 is an oscillator of a pilot signal, 16 is a directional coupler, and another configuration is a diagram of the first embodiment. It is equivalent to the structure shown in 7.

발진기(15)로부터 출력된 소정의 출력 레벨의 파일럿 신호는, 왜곡 검출 회로(1)의 방향성 결합기(16)에 의해 입력 신호와 합성되어 전력 분배기(11)에 입력된다. 이 파일럿 신호의 주파수는 입력 신호의 주파수 대역 범위 밖에 설정되어 있으며, 파일럿 신호를 입력 신호의 신호 성분으로 간주하여, 상기 각 실시예와 마찬가지의 처리를 행한다. 즉, 파일럿 신호 성분을 Vp로 하면, 상기 각 실시예에 있어서, 입력 신호의 신호 성분 Vs 대신에, 신호 성분 Vs와 파일럿 신호 성분 Vp에 의한 소망파 성분 Vs+Vp로서 각 처리를 행하면 된다.The pilot signal of the predetermined output level output from the oscillator 15 is combined with the input signal by the directional coupler 16 of the distortion detection circuit 1 and input to the power divider 11. The frequency of this pilot signal is set outside the frequency band range of the input signal, and the pilot signal is regarded as a signal component of the input signal, and the same processing as in the above embodiments is performed. In other words, when the pilot signal component is set to Vp, in each of the above embodiments, instead of the signal component Vs of the input signal, each processing may be performed as the small wave component Vs + Vp by the signal component Vs and the pilot signal component Vp.

이상과 같이 제4 실시예에 따르면, 제1 실시예 내지 제3 실시예와 마찬가지의 효과가 얻어질뿐만 아니라, 소정의 출력 레벨의 파일럿 신호를 왜곡 검출 회로(1)에 입력하고, 입력 신호의 신호 성분과 파일럿 신호 성분에 의한 소망파 성분에 의해, 왜곡 검출 회로(1)의 제어를 행함으로써, 왜곡 검출 동작을 정확하게 행할 수 있다는 효과가 얻어진다.As described above, according to the fourth embodiment, not only the same effects as in the first to third embodiments are obtained, but also a pilot signal of a predetermined output level is input to the distortion detection circuit 1, By controlling the distortion detection circuit 1 with the desired wave component by the signal component and the pilot signal component, an effect that the distortion detection operation can be performed accurately is obtained.

〈제5 실시예〉<Fifth Embodiment>

도 13은 본 발명의 제5 실시예에 따른 피드포워드 증폭기의 구성을 도시하는 블록도이고, 도 13에서, 17은 파일럿 신호의 발진기, 18은 방향성 결합기이고, 그 밖의 구성은 제1 실시예인 도 7에 도시하는 구성과 동등하다.FIG. 13 is a block diagram showing a configuration of a feed forward amplifier according to a fifth embodiment of the present invention. In FIG. 13, 17 is an oscillator of a pilot signal, 18 is a directional coupler, and another configuration is a diagram of the first embodiment. It is equivalent to the structure shown in 7.

발진기(17)로부터 출력된 소정의 출력 레벨의 파일럿 신호는 왜곡 검출 회로(1)의 방향성 결합기(18)에 의해 입력 신호와 합성되고, 메인 증폭기(13)에 의해 증폭되어 전력 분배기(20)에 입력된다. 이 파일럿 신호의 주파수는 입력 신호의 주파수 대역 범위 밖에 설정되어 있으며, 파일럿 신호를 메인 증폭기(13)로부터 발생하는 왜곡 성분으로 간주하여, 상기 제1 실시예 내지 상기 제3 실시예와 마찬가지의 처리를 행한다. 즉, 파일럿 신호 성분을 Vp로 하면, 상기 제1 실시예 내지 상기 제3 실시예에서, 왜곡 성분 Vd 대신에, 왜곡 성분 Vd와 파일럿 신호 성분 Vp에 의한 불요파 성분 Vd+Vp로서 각 처리를 행하면 된다.The pilot signal of the predetermined output level output from the oscillator 17 is synthesized with the input signal by the directional coupler 18 of the distortion detection circuit 1, amplified by the main amplifier 13, and supplied to the power divider 20. Is entered. The frequency of this pilot signal is set outside the frequency band range of the input signal, and the pilot signal is regarded as a distortion component generated from the main amplifier 13, and the same processing as in the first to third embodiments is performed. Do it. In other words, if the pilot signal component is Vp, in the first to third embodiments, instead of the distortion component Vd, each processing is performed as the unwanted component Vd + Vp by the distortion component Vd and the pilot signal component Vp. do.

이상과 같이 제5 실시예에 따르면, 제1 실시예 내지 제3 실시예와 마찬가지의 효과가 얻어질뿐만 아니라, 소정의 출력 레벨의 파일럿 신호를 왜곡 검출 회로(1)에 입력하고, 왜곡 성분과 파일럿 신호 성분에 의한 불요파 성분에 의해, 왜곡 제거 회로(2)의 제어를 행함으로써, 왜곡 제거 동작을 정확하게 행할 수 있는 효과가 얻어진다.As described above, according to the fifth embodiment, not only the same effects as in the first to third embodiments are obtained, but also a pilot signal of a predetermined output level is input to the distortion detection circuit 1, By performing the control of the distortion elimination circuit 2 by the unnecessary wave component by the pilot signal component, the effect of accurately performing the distortion elimination operation is obtained.

이상과 같이, 본 발명에 따른 피드포워드 증폭기는, 메인 증폭기 및 보조 증폭기가 비선형인 경우라도, 벡터 조정기의 설정값을 확실하게 수속시키기 때문에, 위성 통신, 지상 마이크로파 통신, 이동 통신에 사용하는 데 적합하다.As described above, the feedforward amplifier according to the present invention reliably converges the set values of the vector regulator even when the main amplifier and the auxiliary amplifier are nonlinear, so that they are suitable for use in satellite communications, terrestrial microwave communications, and mobile communications. Do.

Claims

입력 신호를 주어진 설정값에 기초하여 제어되는 벡터 조정기에 의해 진폭과 위상을 조정하여 메인 증폭기에 의해 증폭하고, 분배된 입력 신호와 합성함으로써, 입력 신호의 잔류 신호 성분을 포함하는 상기 메인 증폭기의 왜곡 성분을 검출하는 왜곡 검출 회로와,Distortion of the main amplifier including residual signal components of the input signal by amplifying the input signal by the main amplifier by adjusting the amplitude and phase by a vector adjuster controlled based on a given set value, and synthesizing with the distributed input signal. A distortion detection circuit for detecting a component,

상기 왜곡 검출 회로에 의해 검출된 잔류 신호 성분을 포함하는 왜곡 성분과, 상기 메인 증폭기의 출력을 합성함으로써, 잔류 왜곡 성분을 포함하는 신호 성분을 출력하는 왜곡 제거 회로A distortion removal circuit for outputting a signal component including a residual distortion component by combining a distortion component including a residual signal component detected by the distortion detection circuit and an output of the main amplifier.

를 구비한 피드포워드 증폭기에 있어서,In the feed forward amplifier having a,

상기 메인 증폭기의 출력으로부터 추출한 신호 성분을 상기 벡터 조정기의 설정값에 의해 제산하고, 그 제산 결과와 상기 왜곡 검출 회로에 의해 검출된 잔류 신호 성분을 포함하는 왜곡 성분에 기초하여 왜곡 성분에 포함되는 잔류 신호 성분을 산출하고, 상기 벡터 조정기의 다음의 설정값을 제어하는 제어 회로The signal component extracted from the output of the main amplifier is divided by the set value of the vector adjuster, and the residual contained in the distortion component based on the distortion component including the division result and the residual signal component detected by the distortion detection circuit. A control circuit for calculating a signal component and controlling a next set value of the vector regulator

를 포함한 것을 특징으로 하는 피드포워드 증폭기.Feed forward amplifier comprising a.

입력 신호를 메인 증폭기에 의해 증폭하고, 분배된 입력 신호와 합성함으로써, 입력 신호의 잔류 신호 성분을 포함하는 상기 메인 증폭기의 왜곡 성분을 검출하는 왜곡 검출 회로와,A distortion detection circuit for amplifying an input signal by a main amplifier and combining the divided input signal to detect distortion components of the main amplifier including residual signal components of the input signal;

상기 왜곡 검출 회로에 의해 검출된 잔류 신호 성분을 포함하는 왜곡 성분을, 주어진 설정값에 기초하여 제어되는 벡터 조정기에 의해 진폭과 위상을 조정하고, 보조 증폭기에 의해 증폭하여 상기 메인 증폭기의 출력과 합성함으로써, 잔류 왜곡 성분을 포함하는 신호 성분을 출력하는 왜곡 제거 회로A distortion component including the residual signal component detected by the distortion detection circuit is adjusted by amplitude and phase by a vector adjuster controlled based on a given set value, and amplified by an auxiliary amplifier to be synthesized with the output of the main amplifier. Thereby, the distortion removal circuit which outputs the signal component containing a residual distortion component

상기 보조 증폭기의 출력으로부터 추출한 왜곡 성분을 상기 벡터 조정기의 설정값에 의해 제산하고, 그 제산 결과와 상기 왜곡 제거 회로로부터 출력된 잔류 왜곡 성분을 포함하는 신호 성분에 기초하여 신호 성분에 포함되는 잔류 왜곡 성분을 산출하고, 상기 벡터 조정기의 다음의 설정값을 제어하는 제어 회로The distortion component extracted from the output of the auxiliary amplifier is divided by the set value of the vector adjuster, and the residual distortion included in the signal component based on the division result and the signal component including the residual distortion component output from the distortion elimination circuit. A control circuit for calculating a component and controlling a next set value of the vector adjuster

입력 신호와 외부로부터 입력된 파일럿 신호를 합성한 소망파 성분을, 주어진 설정값에 기초하여 제어되는 벡터 조정기에 의해 진폭과 위상을 조정하여 메인 증폭기에 의해 증폭하고, 분배된 소망파 성분과 합성함으로써, 잔류 소망파 성분을 포함하는 상기 메인 증폭기의 왜곡 성분을 검출하는 왜곡 검출 회로와,The small-wave component, which synthesizes the input signal and the pilot signal input from the outside, is amplified by the main amplifier by adjusting the amplitude and phase by a vector adjuster controlled based on a given set value, and synthesized with the distributed small-wave component A distortion detection circuit for detecting distortion components of the main amplifier including residual small wave components;

상기 왜곡 검출 회로에 의해 검출된 잔류 소망파 성분을 포함하는 왜곡 성분과, 상기 메인 증폭기의 출력을 합성함으로써, 잔류 왜곡 성분을 포함하는 소망파 성분을 출력하는 왜곡 제거 회로Distortion elimination circuit for outputting the small wave component including the residual distortion component by combining the distortion component including the residual small wave component detected by the distortion detection circuit and the output of the main amplifier.

상기 메인 증폭기의 출력으로부터 추출한 소망파 성분을 상기 벡터 조정기의 설정값에 의해 제산하고, 그 제산 결과와 상기 왜곡 검출 회로에 의해 검출된 잔류소망파 성분을 포함하는 왜곡 성분에 기초하여 왜곡 성분에 포함되는 잔류 소망파 성분을 산출하고, 상기 벡터 조정기의 다음의 설정값을 제어하는 제어 회로The small wave component extracted from the output of the main amplifier is divided by the set value of the vector adjuster and included in the distortion component based on the distortion component including the division result and the residual small wave component detected by the distortion detection circuit. A control circuit for calculating the residual desired microwave component to be controlled and controlling the next set value of the vector adjuster.

입력 신호를 외부로부터 입력된 파일럿 신호와 합성하여 메인 증폭기에 의해 증폭하고, 분배된 입력 신호와 합성함으로써, 입력 신호의 잔류 신호 성분을 포함하는 상기 메인 증폭기의 왜곡 성분과 파일럿 신호 성분에 의한 불요파 성분을 검출하는 왜곡 검출 회로와,By synthesizing the input signal with a pilot signal input from the outside and amplified by the main amplifier, and synthesized with the distributed input signal, an unwanted wave due to the distortion component and the pilot signal component of the main amplifier including the residual signal component of the input signal A distortion detection circuit for detecting a component,

상기 왜곡 검출 회로에 의해 검출된 잔류 신호 성분을 포함하는 불요파 성분을, 주어진 설정값에 기초하여 제어되는 벡터 조정기에 의해 진폭과 위상을 조정하고, 보조 증폭기에 의해 증폭하여 상기 메인 증폭기의 출력과 합성함으로써, 잔류 불요파 성분을 포함하는 신호 성분을 출력하는 왜곡 제거 회로An unwanted wave component including the residual signal component detected by the distortion detection circuit is adjusted by amplitude and phase by a vector adjuster controlled based on a given set value, and amplified by an auxiliary amplifier to output an output of the main amplifier. By combining, a distortion elimination circuit for outputting a signal component including residual unwanted wave components

상기 보조 증폭기의 출력으로부터 추출한 불요파 성분을 상기 벡터 조정기의 설정값에 의해 제산하고, 그 제산 결과와 상기 왜곡 제거 회로로부터 출력된 잔류 불요파 성분을 포함하는 신호 성분에 기초하여 신호 성분에 포함되는 잔류 불요파 성분을 산출하고, 상기 벡터 조정기의 다음의 설정값을 제어하는 제어 회로The unwanted component extracted from the output of the auxiliary amplifier is divided by the set value of the vector adjuster and included in the signal component based on the division result and the signal component including the residual unwanted component outputted from the distortion elimination circuit. A control circuit for calculating a residual unwanted wave component and controlling a next set value of the vector adjuster

입력 신호를 주어진 설정값에 기초하여 제어되는 벡터 조정기에 의해 진폭과위상을 조정하여 메인 증폭기에 의해 증폭하고, 분배된 입력 신호와 합성함으로써, 입력 신호의 잔류 신호 성분을 포함하는 상기 메인 증폭기의 왜곡 성분을 검출하는 왜곡 검출 회로와,Distortion of the main amplifier comprising residual signal components of the input signal by amplifying the input signal by the main amplifier by adjusting the amplitude and phase by a vector adjuster controlled based on a given set value, and synthesizing with the distributed input signal. A distortion detection circuit for detecting a component,

상기 메인 증폭기의 출력으로부터 추출한 신호 성분과, 상기 왜곡 검출 회로에 의해 검출된 잔류 신호 성분을 포함하는 왜곡 성분을 입력하고, 입력된 신호 성분을 디지털화하고, 입력된 잔류 신호 성분을 포함하는 왜곡 성분을 디지털화함과 함께, 디지털화된 신호 성분을 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과와 디지털화된 잔류 신호 성분을 포함하는 왜곡 성분과의 상관을 구하여 왜곡 성분에 포함되는 잔류 신호 성분을 산출하고, 산출된 잔류 신호 성분에 상기 왜곡 검출 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 상기 벡터 조정기에 공급하는 제어 회로A distortion component including a signal component extracted from the output of the main amplifier and a residual signal component detected by the distortion detection circuit is input, the input signal component is digitized, and a distortion component including the input residual signal component is input. In addition to digitization, the digitized signal component is divided by the digitized set value for supplying the vector adjuster, and the correlation between the division result and the distortion component including the digitized residual signal component is obtained and included in the distortion component. Calculating a residual signal component, multiplying the calculated residual signal component by a correction factor in consideration of the convergence and stability of the control of the distortion detection circuit, updating the digitized set value for supplying to the vector adjuster, and updating the updated set value Circuit to analogize and supply to the vector regulator

제5항에 있어서,The method of claim 5,

제어 회로는, 제산 결과의 복소 공액과 디지털화된 잔류 신호 성분을 포함하는 왜곡 성분을 승산하고, 그 승산 결과를 시간적으로 평균하여 왜곡 성분에 포함되는 잔류 신호 성분을 산출하는 것을 특징으로 하는 피드포워드 증폭기.The control circuit multiplies the distortion component including the complex conjugate of the division result and the digitized residual signal component, and averages the multiplication result in time to calculate the residual signal component included in the distortion component. .

상기 메인 증폭기의 출력으로부터 추출한 신호 성분과, 상기 왜곡 검출 회로에 의해 검출된 잔류 신호 성분을 포함하는 왜곡 성분을 입력하고, 입력된 신호 성분을 디지털화하고, 입력된 잔류 신호 성분을 포함하는 왜곡 성분을 디지털화함과 함께, 디지털화된 신호 성분을 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과의 복소 공액과 디지털화된 잔류 신호 성분을 포함하는 왜곡 성분을 승산하여, 왜곡 성분에 포함되는 잔류 신호 성분을 산출하고, 산출된 잔류 신호 성분에 상기 왜곡 검출 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 상기 벡터 조정기에 공급하는 제어 회로A distortion component including a signal component extracted from the output of the main amplifier and a residual signal component detected by the distortion detection circuit is input, the input signal component is digitized, and a distortion component including the input residual signal component is input. In addition to digitization, the digitized signal component is divided by the digitized set value for supplying the vector adjuster, and the distortion component including the complex conjugate of the division result and the digitized residual signal component is multiplied to the distortion component. Calculating a residual signal component to be included, multiplying the calculated residual signal component by a correction factor in consideration of the convergence and stability of the control of the distortion detection circuit, updating the digitized set value for supplying to the vector adjuster, and Control circuit for analogizing the set value and supplying it to the vector regulator

제7항에 있어서,The method of claim 7, wherein

제어 회로는, 제산 결과의 복소 공액과 디지털화된 잔류 신호 성분을 포함하는 왜곡 성분을 승산하고, 그 승산 결과를 상기 제산 결과의 순시 전력으로 규격화하여 왜곡 성분에 포함되는 잔류 신호 성분을 산출하는 것을 특징으로 하는 피드포워드 증폭기.The control circuit multiplies the distortion component including the complex conjugate of the division result and the digitized residual signal component, and normalizes the multiplication result to the instantaneous power of the division result to calculate the residual signal component included in the distortion component. Feed forward amplifier.

상기 보조 증폭기의 출력으로부터 추출한 왜곡 성분과, 상기 왜곡 제거 회로로부터 출력된 잔류 왜곡 성분을 포함하는 신호 성분을 입력하고, 입력된 왜곡 성분을 디지털화하고, 입력된 잔류 왜곡 성분을 포함하는 신호 성분을 디지털화함과 함께, 디지털화된 왜곡 성분을 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과와 디지털화된 잔류 왜곡 성분을 포함하는 신호 성분과의 상관을 구하여 신호 성분에 포함되는 잔류 왜곡 성분을 산출하고, 산출된 잔류 왜곡 성분에 상기 왜곡 제거 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 상기 벡터 조정기에 공급하는 제어 회로Input a signal component including a distortion component extracted from an output of the auxiliary amplifier and a residual distortion component output from the distortion elimination circuit, digitize the input distortion component, and digitize a signal component including the input residual distortion component And dividing the digitized distortion component by the digitized set value for supplying the vector adjuster, and obtaining a correlation between the division result and the signal component including the digitized residual distortion component to obtain the residual contained in the signal component. The distortion component is calculated, and the calculated residual distortion component is multiplied by a correction coefficient in consideration of the convergence and stability of the control of the distortion elimination circuit to update the digitized set value for supplying to the vector adjuster, and the updated set value is obtained. A control circuit analogized and supplied to the vector regulator

제9항에 있어서,The method of claim 9,

제어 회로는, 제산 결과의 복소 공액과 디지털화된 잔류 왜곡 성분을 포함하는 신호 성분을 승산하고, 그 승산 결과를 시간적으로 평균하여 신호 성분에 포함되는 잔류 왜곡 성분을 산출하는 것을 특징으로 하는 피드포워드 증폭기.The control circuit multiplies the complex component of the division result and the signal component including the digitized residual distortion component, and averages the multiplication result in time to calculate the residual distortion component included in the signal component. .

상기 보조 증폭기의 출력으로부터 추출한 왜곡 성분과, 상기 왜곡 제거 회로로부터 출력된 잔류 왜곡 성분을 포함하는 신호 성분을 입력하고, 입력된 왜곡 성분을 디지털화하고, 입력된 잔류 왜곡 성분을 포함하는 신호 성분을 디지털화함과 함께, 디지털화된 왜곡 성분을 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과의 복소 공액과 디지털화된 잔류 왜곡 성분을 포함하는 신호 성분을 승산하여, 신호 성분에 포함되는 잔류 왜곡 성분을 산출하고, 산출된 잔류 왜곡 성분에 상기 왜곡 제거 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신한 설정값을 아날로그화하여 상기 벡터 조정기에 공급하는 제어 회로Input a signal component including a distortion component extracted from an output of the auxiliary amplifier and a residual distortion component output from the distortion elimination circuit, digitize the input distortion component, and digitize a signal component including the input residual distortion component And dividing the digitized distortion component by the digitized set value for supplying the vector adjuster, multiplying the signal component including the complex conjugate of the result of the division and the digitized residual distortion component to be included in the signal component. Calculates the residual distortion component to be calculated, multiplies the calculated residual distortion component by a correction coefficient in consideration of the convergence and stability of the control of the distortion elimination circuit, and updates the digitized set value for supplying to the vector adjuster and updates the updated setting. Control circuit for analogizing the value and supplying it to the vector regulator

제11항에 있어서,The method of claim 11,

제어 회로는, 제산 결과의 복소 공액과 디지털화된 잔류 왜곡 성분을 포함하는 신호 성분을 승산하고, 그 승산 결과를 상기 제산 결과의 순시 전력으로 규격화하여 신호 성분에 포함되는 잔류 왜곡 성분을 산출하는 것을 특징으로 하는 피드포워드 증폭기.The control circuit multiplies a signal component including the complex conjugate of the division result and the digitized residual distortion component, and normalizes the multiplication result to the instantaneous power of the division result to calculate a residual distortion component included in the signal component. Feed forward amplifier.

입력 신호와 외부로부터 입력된 파일럿 신호를 합성한 소망파 성분을, 주어진 설정값에 기초하여 제어되는 벡터 조정기에 의해 진폭과 위상을 조정하여 메인 증폭기에 의해 증폭하고, 분배된 소망파 성분과 합성함으로써, 잔류 소망파 성분을포함하는 상기 메인 증폭기의 왜곡 성분을 검출하는 왜곡 검출 회로와,The small-wave component, which synthesizes the input signal and the pilot signal input from the outside, is amplified by the main amplifier by adjusting the amplitude and phase by a vector adjuster controlled based on a given set value, and synthesized with the distributed small-wave component A distortion detection circuit for detecting distortion components of the main amplifier including residual small wave components;

상기 메인 증폭기의 출력으로부터 추출한 소망파 성분과, 상기 왜곡 검출 회로에 의해 검출된 잔류 소망파 성분을 포함하는 왜곡 성분을 입력하고, 입력된 소망파 성분을 디지털화하고, 입력된 잔류 소망파 성분을 포함하는 왜곡 성분을 디지털화함과 함께, 디지털화된 소망파 성분을 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과와 디지털화된 잔류 소망파 성분을 포함하는 왜곡 성분과의 상관을 구하여 왜곡 성분에 포함되는 잔류 소망파 성분을 산출하고, 산출된 잔류 소망파 성분에 상기 왜곡 검출 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하고, 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 상기 벡터 조정기에 공급하는 제어 회로A distortion component including a small microwave component extracted from an output of the main amplifier and a residual small microwave component detected by the distortion detection circuit, a digitized input small microwave component, and an input residual small wave component The digitized distortion component is digitized, and the digitized small-wave component is divided by the digitized set value for supplying the vector adjuster, and the correlation between the division result and the distortion component including the digitized residual small-wave component is digitized. To calculate the residual small-wave component included in the distortion component, multiply the calculated residual small-wave component by the correction factor considering the convergence and stability of the control of the distortion detection circuit, and supply it to the vector adjuster And a control circuit for converting the updated set value into analog and supplying it to the vector regulator.

제13항에 있어서,The method of claim 13,

제어 회로는, 제산 결과의 복소 공액과 디지털화된 잔류 소망파 성분을 포함하는 왜곡 성분을 승산하고, 그 승산 결과를 시간적으로 평균하여 왜곡 성분에 포함되는 잔류 소망파 성분을 산출하는 것을 특징으로 하는 피드포워드 증폭기.The control circuit multiplies the distortion component including the complex conjugate of the division result and the digitized residual microwave component, and averages the multiplication result in time to calculate the residual microwave component included in the distortion component. Forward amplifier.

상기 메인 증폭기의 출력으로부터 추출한 소망파 성분과, 상기 왜곡 검출 회로에 의해 검출된 잔류 소망파 성분을 포함하는 왜곡 성분을 입력하고, 입력된 소망파 성분을 디지털화하고, 입력된 잔류 소망파 성분을 포함하는 왜곡 성분을 디지털화함과 함께, 디지털화된 소망파 성분을 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과의 복소 공액과 디지털화된 잔류 소망파 성분을 포함하는 왜곡 성분을 승산하여, 왜곡 성분에 포함되는 잔류 소망파 성분을 산출하고, 산출된 잔류 소망파 성분에 상기 왜곡 검출 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 상기 벡터 조정기에 공급하는 제어 회로A distortion component including a small microwave component extracted from an output of the main amplifier and a residual small microwave component detected by the distortion detection circuit, a digitized input small microwave component, and an input residual small wave component The digitized distortion component is digitized, and the digitized small-wave component is digitized by a digitized set value for supplying the vector adjuster, and the distortion component including the complex conjugate of the division result and the digitized residual small-wave component is digitized. Multiplying to calculate a residual small-wave component included in the distortion component, multiplying the calculated residual small-wave component by a correction factor in consideration of the convergence and stability of the control of the distortion detection circuit and supplying it to the vector adjuster A control circuit which updates a set value, analogizes the set value, and supplies it to the vector regulator.

제15항에 있어서,The method of claim 15,

제어 회로는, 제산 결과의 복소 공액과 디지털화된 잔류 소망파 성분을 포함하는 왜곡 성분을 승산하고, 그 승산 결과를 상기 제산 결과의 순시 전력으로 규격화하여 왜곡 성분에 포함되는 잔류 소망파 성분을 산출하는 것을 특징으로 하는 피드포워드 증폭기.The control circuit multiplies the distortion component including the complex conjugate of the division result and the digitized residual small wave component, and normalizes the multiplication result to the instantaneous power of the division result to calculate the residual small wave component included in the distortion component. Feed forward amplifier, characterized in that.

상기 보조 증폭기의 출력으로부터 추출한 불요파 성분과, 상기 왜곡 제거 회로로부터 출력된 잔류 불요파 성분을 포함하는 신호 성분을 입력하고, 입력한 불요파 성분을 디지털화하고, 입력된 잔류 불요파 성분을 포함하는 신호 성분을 디지털화함과 함께, 디지털화된 불요파 성분을 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과와 디지털화된 잔류 불요파 성분을 포함하는 신호 성분과의 상관을 구하여 신호 성분에 포함되는 잔류 불요파 성분을 산출하고, 산출된 잔류 불요파 성분에 상기 왜곡 제거 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 상기 벡터 조정기에 공급하는 제어 회로A signal component including an unwanted wave component extracted from an output of the auxiliary amplifier and a residual wave component output from the distortion elimination circuit, a digitized input wave component, and an input residual wave component By digitizing the signal component, dividing the digitized unwanted wave component by the digitized set value for supplying the vector adjuster, obtaining a correlation between the division result and the signal component including the digitized residual unwanted wave component, Calculate a residual unwanted wave component included in the signal component, multiply the calculated residual unwanted wave component by a correction factor in consideration of the convergence and stability of the control of the distortion elimination circuit, and supply a digitized set value for supplying the vector adjuster. A control circuit for updating and converting the updated set value into the vector regulator

제17항에 있어서,The method of claim 17,

제어 회로는, 제산 결과의 복소 공액과 디지털화된 잔류 불요파 성분을 포함하는 신호 성분을 승산하고, 그 승산 결과를 시간적으로 평균하여 신호 성분에 포함되는 잔류 불요파 성분을 산출하는 것을 특징으로 하는 피드포워드 증폭기.The control circuit multiplies the complex component of the division result and the signal component including the digitized residual clutter component, and averages the multiplication result in time to calculate the residual clutter component included in the signal component. Forward amplifier.

상기 보조 증폭기의 출력으로부터 추출한 불요파 성분과, 상기 왜곡 제거 회로로부터 출력된 잔류 불요파 성분을 포함하는 신호 성분을 입력하고, 입력된 불요파 성분을 디지털화하고, 입력된 잔류 불요파 성분을 포함하는 신호 성분을 디지털화함과 함께, 디지털화된 불요파 성분을 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값에 의해 제산하고, 그 제산 결과의 복소 공액과 디지털화된 잔류 불요파 성분을 포함하는 신호 성분을 승산하여, 신호 성분에 포함되는 잔류 불요파 성분을 산출하고, 산출된 잔류 불요파 성분에 상기 왜곡 제거 회로의 제어의 수속성과 안정성을 고려한 수정 계수를 승산하여, 상기 벡터 조정기에 공급하기 위한 디지털화된 설정값을 갱신하고, 갱신된 설정값을 아날로그화하여 상기 벡터 조정기에 공급하는 제어 회로A signal component including an unwanted wave component extracted from an output of the auxiliary amplifier and a residual wave component output from the distortion elimination circuit, a digitized input wave component, and an input residual wave component In addition to digitizing the signal components, the digitized unwanted components are divided by a digitized set value for supplying the vector adjuster, and the signal components including the complex conjugate of the division result and the digitized residual unwanted components are multiplied. To calculate a residual unwanted component included in the signal component, multiply the calculated residual unwanted component by a correction factor considering the convergence and stability of the control of the distortion elimination circuit, and supply it to the vector adjuster. A control circuit which updates the value, analogizes the updated set value, and supplies it to the vector regulator.

제19항에 있어서,The method of claim 19,

제어 회로는, 제산 결과의 복소 공액과 디지털화된 잔류 불요파 성분을 포함하는 신호 성분을 승산하고, 그 승산 결과를 상기 제산 결과의 순시 전력으로 규격화하여 신호 성분에 포함되는 잔류 불요파 성분을 산출하는 것을 특징으로 하는 피드포워드 증폭기.The control circuit multiplies a signal component including the complex conjugate of the division result and the digitized residual unnecessary wave component, and normalizes the multiplication result to the instantaneous power of the division result to calculate a residual unnecessary wave component included in the signal component. Feed forward amplifier, characterized in that.