KR20030006574A - Dc offset removal circuit - Google Patents
Dc offset removal circuit Download PDFInfo
- Publication number
- KR20030006574A KR20030006574A KR1020010042393A KR20010042393A KR20030006574A KR 20030006574 A KR20030006574 A KR 20030006574A KR 1020010042393 A KR1020010042393 A KR 1020010042393A KR 20010042393 A KR20010042393 A KR 20010042393A KR 20030006574 A KR20030006574 A KR 20030006574A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- offset
- output
- pass filter
- low pass
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
- H04B2001/305—Circuits for homodyne or synchrodyne receivers using dc offset compensation techniques
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
Description
본 발명은 직접 변환(Direct Conversion) 기술에 관한 것으로 특히, DC 오프셋 제거 회로에 관한 것이다.FIELD OF THE INVENTION The present invention relates to direct conversion techniques, and more particularly to a DC offset cancellation circuit.
직접 변환(Direct Conversion)이란 컴퓨터, VAN 또는 네트워크와 접속하기 위해 필요한 프로토콜 교환 기술의 하나로서 접속할 상대방의 프로토콜로 직접 변환하는 1대1의 변환 방식을 말한다.Direct conversion refers to a one-to-one conversion method that converts directly to a protocol of a partner to be connected as one of protocol exchange technologies required to connect to a computer, a VAN, or a network.
직접 변환 수신기(Direct Conversion Receiver)는 호모다인 또는 zero-IF라고 불리우는 구조로서, 수신된 RF 신호를 바로 기저대역으로 다운 콘버젼(Down Conversion)하여 처리하도록 구성된다.The direct conversion receiver has a structure called homodyne or zero-IF and is configured to directly down-convert the received RF signal to baseband for processing.
따라서, 직접 변환 수신기(Direct Conversion Receiver)는 수신된 신호를 믹서에서 동일한 주파수의 로컬 신호와 믹싱하여 신호의 중심 주파수가 DC에 위치하도록 한 뒤 저역 통과 필터에서 채널을 선택하게 하는 아주 간단한 형태(topology)로 구성된다.Thus, a Direct Conversion Receiver is a very simple topology that mixes a received signal with a local signal of the same frequency in a mixer so that the center frequency of the signal is at DC and then selects a channel in the low pass filter. It is composed of
즉, 종래의 직접 변환 수신기는 도1의 블럭도에 도시된 바와 같이 구성되며, 이의 동작을 설명하면 다음과 같다.That is, the conventional direct conversion receiver is configured as shown in the block diagram of Figure 1, the operation thereof will be described as follows.
안테나로부터 수신된 RF 신호는 LNA(110)를 거치면서 낮은 신호를 증폭된 후 대역 통과 필터(BPF)(120)로 입력된다.The RF signal received from the antenna is input to the band pass filter (BPF) 120 after amplifying the low signal while passing through the LNA (110).
대역 통과 필터(BPF)(120)는 외부에서 유입되는 수신대역 외의 신호를 제한하고 그때의 수신 대역 신호는 AGC 증폭기(130)에서 증폭된다.The band pass filter (BPF) 120 limits a signal outside the reception band introduced from the outside, and the reception band signal at that time is amplified by the AGC amplifier 130.
AGC 증폭기(130)에서의 증폭 신호는 믹서(140)을 거치면서 RF 신호에 대한 기저대역 신호(I,Q)로 변환된 후 디지털 신호 처리부(150)로 출력된다.The amplified signal from the AGC amplifier 130 is converted to the baseband signal (I, Q) for the RF signal while passing through the mixer 140, and then output to the digital signal processor 150.
디지털 신호 처리부(150)는 기저대역 신호(I,Q)에 대해 아날로그/디지털 변환한 후 디지털 필터를 통해 근접 채널 간섭(Adjacent Channel Interfere)을 제거하여 복조 신호를 출력하게 된다.The digital signal processor 150 outputs a demodulated signal by performing analog / digital conversion on the baseband signals (I, Q) and then removing adjacent channel interference through a digital filter.
이때, 디지털 신호 처리부(150)에 내장되는 AGC 검출기(160)는 복조 신호를 점검하여 AGC 레벨을 검출하고 그 AGC 레벨을 AGC 증폭기(130)로 출력하여 이득을 제어함으로써 입력 신호의 레벨에 상관없이 일정하게 신호 레벨을 유지시키게 된다.At this time, the AGC detector 160 embedded in the digital signal processor 150 checks the demodulation signal, detects the AGC level, and outputs the AGC level to the AGC amplifier 130 to control the gain, regardless of the level of the input signal. It will keep the signal level constant.
그러나, 종래에는 로컬 신호가 LNA 또는 믹서의 입력단에서 누설되는 경우 및 큰 간섭(Interfere)으로 로컬 입력이 누설되는 경우 믹서에서 자체 믹싱(self-mixing)되어 DC 오프셋이 발생하게 된다.However, in the related art, when a local signal leaks at an input terminal of an LNA or a mixer and when a local input leaks due to a large interference, the mixer may self-mix and generate a DC offset.
따라서, 종래에는 원하는 신호가 LNA 또는 믹서에서 증폭된 크기에 비하여 누설 또는 간섭에 의해 생기는 DC 오프셋이 매우 큰 경우 원하는 신호가 DC로 다운 컨버젼되기 때문에 DC 오프셋이 신호를 혼란시키거나 포화(saturation)시킴으로써 수신기의 특성을 열화시킬 수 있는 문제점이 있다.Thus, conventionally, when the desired signal is very large compared to the amplitude amplified in the LNA or mixer, the DC offset is disrupted or saturated because the desired signal is downconverted to DC when the DC offset caused by leakage or interference is very large. There is a problem that may degrade the characteristics of the receiver.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 직접 변환 수신기의 로컬 신호가 주파수 변환 역할을 하는 믹서의 입력 단자에서 누설됨으로써 원하지 않는 DC 신호가 발생하는 종래의 문제점을 제거하도록 창안한 DC 오프셋 제거 회로를 제공함에 목적이 있다.Accordingly, the present invention provides a DC offset cancellation circuit designed to eliminate the conventional problem of generating an unwanted DC signal by leaking a local signal of a direct conversion receiver at an input terminal of a mixer serving as a frequency conversion in order to improve the conventional problem. The purpose is to provide.
도1은 종래의 직접 변환 수신기의 블럭도.1 is a block diagram of a conventional direct conversion receiver.
도2은 본 발명의 실시예를 위한 회로의 블럭도.2 is a block diagram of a circuit for an embodiment of the invention.
도3는 도1에서 DC 오프셋 보정부의 회로도.3 is a circuit diagram of a DC offset correction unit in FIG. 1; FIG.
** 도면의 주요부분에 대한 부호 설명 **** Explanation of symbols on the main parts of the drawing **
210 : LNA220 : 대역 통과 필터(BPF)210: LNA220: Bandpass Filter (BPF)
230 : AGC 증폭기241,242 : 믹서(Mixer)230: AGC amplifier 241,242: mixer
243 : 위상 시프터250,260 : DC 오프셋 보정부243: phase shifter 250,260: DC offset correction unit
270 : 디지털 신호 처리부310,330 : 저역 통과 필터(LPF)270: digital signal processing unit 310,330: low pass filter (LPF)
320 : 이득 증폭기340 : 에러 증폭기320: gain amplifier 340: error amplifier
350 : 적분기360 : V/I 변환회로350: integrator 360: V / I conversion circuit
본 발명은 상기의 목적을 달성하기 위하여 RF 신호를 수신하기 위한 LNA와, 수신 대역 신호에 유입된 잡음 신호를 제거하기 위한 대역 통과 필터(BPF)와, 이 대역 통과 필터(BPF)의 출력 신호를 증폭하기 위한 AGC 증폭기와, 이 AGC 증폭기의 출력 신호를 입력으로 서로 90도 위상차를 갖는 기저대역 신호로 변환하는 제1,제2 믹서와, 이 제1,제2 믹서의 출력 신호를 각기 입력으로 고역통과 응답의 특성 함수를 이용하여 DC 오프셋을 제거하는 제1,제2 DC 오프셋 보정부와, 이 제1,제2 DC 오프셋 보정부의 출력 신호를 입력으로 디지털 신호 처리를 통해 원하는 복조 신호를 출력하는 디지털 신호 처리부와, 상기 복조 신호의 세기를 검출하여 상기 AGC 증폭기의 이득을 제어하는 AGC 검출기로 구성함을 특징으로 한다.The present invention provides an LNA for receiving an RF signal, a band pass filter (BPF) for removing a noise signal introduced into a reception band signal, and an output signal of the band pass filter (BPF). An AGC amplifier for amplification, a first and a second mixer for converting the output signal of the AGC amplifier into a baseband signal having a phase difference of 90 degrees from each other, and an output signal of the first and second mixers as inputs, respectively, Input the first and second DC offset correction unit to remove the DC offset by using the characteristic function of the high pass response, and the output signal of the first and second DC offset correction unit to input a desired demodulation signal through digital signal processing. And an AGC detector for detecting the strength of the demodulated signal and controlling the gain of the AGC amplifier.
상기 제1,제2 DC 오프셋 보정부는 입력 신호중 설정된 저역 성분을 제거하는 제1 저역 통과 필터(LPF)와, 이 제1 저역 통과 필터(LPF)의 출력 신호를 소정 레벨 증폭하는 이득 증폭기와, 이 이득 증폭기의 출력 신호중 소정 저역 성분을 제거하는 제2 저역 통과 필터(LPF)와, 이 제2 저역 통과 필터(LPF)의 출력 신호를 기준 전압과 비교하여 그 차이값을 출력하는 에러 증폭기와, 이 에러 증폭기의 출력신호를 적분하여 보정된 전압값을 출력하는 적분기와, 이 적분기의 출력전압을 전류로 변환하여 상기 제1 저역 통과 필터(LPF)로 입력시키는 V/I 변환회로를 구비하여 각기 구성함을 특징으로 한다.The first and second DC offset correction units include: a first low pass filter (LPF) for removing a low frequency component of an input signal, a gain amplifier for a predetermined level amplification of the output signal of the first low pass filter (LPF), and A second low pass filter (LPF) for removing a predetermined low pass component of the output signal of the gain amplifier, an error amplifier for outputting the difference value by comparing the output signal of the second low pass filter (LPF) with a reference voltage, and An integrator for integrating the output signal of the error amplifier and outputting a corrected voltage value, and a V / I conversion circuit for converting the output voltage of the integrator into a current and inputting it to the first low pass filter (LPF). It is characterized by.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the drawings.
도2는 본 발명의 실시예를 위한 회로의 블럭도로서 이에 도시한 바와 같이, 수신된 RF 신호에서 낮은 대역 신호를 증폭하는 LNA(210)와, 이 LNA(210)의 출력 신호중 수신 대역 외의 유입 신호를 제거하는 대역 통과 필터(BPF)(220)와, 이 대역 통과 필터(BPF)(220)의 출력 신호를 증폭하는 AGC 증폭기(230)와, 이 AGC 증폭기(230)의 출력 신호를 입력으로 서로 90도의 위상차를 갖는 기저대역신호로 변환하는 믹서(241)(242)와, 이 믹서(241)(242)의 출력 신호를 각기 입력으로 DC 오프셋을 제거하는 DC 오프셋 보정부(250)(260)와, 이 DC 오프셋 보정부(250)(260)의 출력 신호를 디지털 신호 처리하여 복조 신호를 출력하고 그 복조 신호의 세기를 검출하여 상기 AGC 증폭기(230)의 이득을 제어하는 디지털 신호 처리부(270)로 구성한다.2 is a block diagram of a circuit for an embodiment of the present invention, as shown therein, an LNA 210 that amplifies a low band signal in a received RF signal, and an inflow outside the reception band of the output signal of the LNA 210. A band pass filter (BPF) 220 for removing the signal, an AGC amplifier 230 for amplifying the output signal of the band pass filter (BPF) 220, and an output signal of the AGC amplifier 230 as an input. Mixers 241 and 242 for converting the baseband signals having a phase difference of 90 degrees to each other, and DC offset correction units 250 and 260 for removing DC offsets to the input signals of the mixers 241 and 242, respectively. And a digital signal processing unit for digitally processing the output signal of the DC offset correction unit 250 and 260 to output a demodulated signal, detecting the strength of the demodulated signal, and controlling the gain of the AGC amplifier 230 ( 270).
상기 디지털 신호 처리부(270)는 복조 신호의 세기를 검출하여 AGC 증폭기(230)의 이득을 제어하기 위한 AGC 검출기(280)를 구비하여 구성한다.The digital signal processor 270 includes an AGC detector 280 for detecting the strength of the demodulated signal and controlling the gain of the AGC amplifier 230.
도면의 미설명 부호 '243'는 믹서(241)에 입력되는 로컬 신호와 90도 위상차를 가지는 로컬 신호를 믹서(242)에 입력시키기 위한 위상 시프터이다.Reference numeral 243 in the drawing denotes a phase shifter for inputting the mixer 242 a local signal having a 90 degree phase difference from the local signal input to the mixer 241.
상기 DC 오프셋 보정부(250)(260)는 도3의 회로도에 도시한 바와 같이, 입력 신호(I)중 설정된 저역 성분을 제거하는 저역 통과 필터(LPF)(310)와, 이 저역 통과 필터(LPF)(310)의 출력 신호를 소정 레벨 증폭하는 이득 증폭기(320)와, 이 이득 증폭기(320)의 출력 신호중 소정 저역 성분을 제거하여 신호()를 출력하는 저역 통과 필터(LPF)(330)와, 상기 출력 신호()를 기준 전압()과 비교하여그 차이값을 출력하는 에러 증폭기(340)와, 이 에러 증폭기(340)의 출력신호를 적분하여 보정된 전압값을 출력하는 적분기(350)와, 이 적분기(350)의 출력전압을 전류로 변환하여 상기 저역 통과 필터(LPF)(310)로 입력시키는 V/I 변환회로(360)로 각기 구성한다.As shown in the circuit diagram of FIG. 3, the DC offset correction unit 250, 260 includes a low pass filter (LPF) 310 for removing a low pass component of the input signal I, and the low pass filter ( A gain amplifier 320 that amplifies the output signal of the LPF 310 by a predetermined level, and a predetermined low-pass component of the output signal of the gain amplifier 320 is Low pass filter (LPF) 330 for outputting the output signal ( ) Is the reference voltage ( An error amplifier 340 for outputting the difference value, an integrator 350 for outputting a corrected voltage value by integrating the output signal of the error amplifier 340, and an output voltage of the integrator 350; Is converted into a current and configured as a V / I conversion circuit 360 for inputting to the low pass filter (LPF) 310, respectively.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.Referring to the operation and effect of the embodiment of the present invention configured as described above are as follows.
안테나에서 수신된 RF 신호는 LNA(210)에서 낮은 대역 신호가 증폭된 후 대역 통과 필터(BPF)(220)에서 수신 대역 신호 외의 외부에서 유입되는 신호가 제거된다.In the RF signal received from the antenna, a low band signal is amplified by the LNA 210 and then a signal introduced from the outside of the band band filter (BPF) 220 outside the reception band signal is removed.
대역 통과 필터(BPF)(220)에서의 수신 대역 신호는 AGC 증폭기(230)에서 증폭된 후 믹서(241)(242)로 입력된다.The received band signal at the band pass filter (BPF) 220 is amplified by the AGC amplifier 230 and then input to the mixers 241 and 242.
믹서(241)(242)는 기저대역 신호로 변환하여 DC 오프셋 보정부(250)(260)로 각기 입력시킨다.The mixers 241 and 242 are converted into baseband signals and input to the DC offset correction units 250 and 260, respectively.
이때, 로컬 신호를 발생시키기 위한 PLL 합성기(Synthesizer)와 위상 시프터(243)를 사용하는데, 믹서(241)에는 로컬 신호가 직접 입력되고 믹서(242)에는 로컬 신호가 위상 시프터(243)를 통해 90도 위상 이동되어 입력된다.At this time, a PLL synthesizer and a phase shifter 243 for generating a local signal are used. A local signal is directly input to the mixer 241 and a local signal is input to the mixer 242 through a phase shifter 243. It is also phase shifted and input.
DC 오프셋 보정부(250)(260)는 로컬 신호에 의해 생성된 DC 성분을 제거하게 된다.The DC offset correction unit 250 and 260 removes the DC component generated by the local signal.
디지털 신호 처리부(270)는 DC 성분이 제거된 신호를 아날로그/디지털 변환한 후 디지털 신호 처리하여 복조 신호를 출력하게 된다.The digital signal processor 270 analog-to-digital converts the signal from which the DC component is removed and processes the digital signal to output a demodulated signal.
이때, AGC 검출기(280)는 복조 신호의 세기를 감지하여 AGC 증폭기(230)의 이득을 제어한다.At this time, the AGC detector 280 senses the strength of the demodulated signal and controls the gain of the AGC amplifier 230.
한편, DC 오프셋 보정부(250)(260)의 동작을 도3에서 설명하면 다음과 같다.On the other hand, the operation of the DC offset correction unit 250, 260 will be described as follows.
DC 오프셋 보정부(250)(260)는 순방향 전송(forward transmission) 경로와 궤환 루프(feedback loop) 경로로 분리된다.The DC offset correctors 250 and 260 are divided into a forward transmission path and a feedback loop path.
순방향 전송(forward transmission) 경로는 저역 통과 필터(LPF)(310), 이득 증폭기(320), 저역 통과 필터(LPF)(330)로 구성되며, 입력 신호는 I이고 출력은이다.The forward transmission path consists of a low pass filter (LPF) 310, a gain amplifier 320, a low pass filter (LPF) 330, the input signal is I and the output is to be.
궤환루프 경로는 에러 증폭기(340), 적분기(350), V/I 변환회로(360)로 구성되며, 상기 V/I 변환회로(360)를 사용한 이유는 상기 저역 통과 필터(LPF)(310)로의 전류 입력장치로서 결합기(combiner) 또는 덧셈기(adder)를 추가적으로 사용하지 않아도 되기 때문이다.The feedback loop path consists of an error amplifier 340, an integrator 350, and a V / I conversion circuit 360. The reason for using the V / I conversion circuit 360 is the low pass filter (LPF) 310. This is because there is no need to use a combiner or an adder as a current input device of the furnace.
우선, 순방향 전송 경로의 동작은 저역 통과 필터(LPF)(310)가 입력 신호(I)중 설정된 저역 성분만을 통과시키면 이득 증폭기(320)에서 소정 레벨로 증폭하고 저역 통과 필터(LPF)(320)에서 설정된 저역 성분만을 통과시켜 신호()를 출력하게 된다.First, when the low pass filter (LPF) 310 passes only the low pass component of the input signal I, the gain amplifier 320 amplifies the signal to a predetermined level and the low pass filter (LPF) 320 operates. Pass only the lowpass components set in the ) Will be printed.
이에 따라, 궤환 루프 경로에서는 출력 신호()에서 DC 오프셋을 제거한 후 전류로 변환하여 저역 통과 필터(310)로 입력시키는 동작을 반복하게 된다.Accordingly, in the feedback loop path, the output signal ( After the DC offset is removed, the operation of converting the DC offset into the low pass filter 310 is repeated.
즉, 에러 증폭기(340)는 저역 통과 필터(LPF)(330)에서의 출력신호()을고정된 기준전압()과 비교하여 그 차이값을 적분기(350)로 출력하게 된다.That is, the error amplifier 340 outputs an output signal from the low pass filter (LPF) 330. ) Is a fixed reference voltage ( ) And the difference value is output to the integrator 350.
상기 적분기(350)는 에러 증폭기(340)에서의 차이값을 증폭하여 적분(integrated)하게 된다.The integrator 350 is integrated by amplifying a difference value in the error amplifier 340.
이때, 적분기(350)의 특성은 연산증폭기(op amp)에 연결된 캐패시터(C)에 의해 크게 영향을 받으므로 상기 캐패시터(C)의 용량을 적절히 조절하여 시간 응답(time response)을 제어할 수 있다.At this time, since the characteristics of the integrator 350 are greatly influenced by the capacitor C connected to the operational amplifier (op amp), it is possible to control the time response by appropriately adjusting the capacity of the capacitor C. .
상기 적분기(350)에서의 출력 신호는 V/I 변환회로(360)를 통해 저역 통과 필터(310)로 입력된다.The output signal from the integrator 350 is input to the low pass filter 310 through the V / I conversion circuit 360.
만일, 기준 전압()을 접지(ground) 레벨로 가정하면 에러 증폭기(340)에서 저역 통과 필터(330)에서의 출력신호()를 기준전압()과 비교하여 그 비교 결과값이 '0'이 될 때까지 루프(Loop)를 계속 진행한다.If the reference voltage ( ) At the ground level, the output signal from the low pass filter 330 in the error amplifier 340 ) Is the reference voltage ( ) And continue the loop until the comparison result is '0'.
따라서, 출력전압()를 아날로그 접지(ground) 레벨의 기준 전압()에 가깝게 유지시킴으로써 원하지 않는 DC 성분을 제거할 수 있다.Therefore, the output voltage ( ) Is the reference voltage of the analog ground level ( By keeping it close to), unwanted DC components can be removed.
이러한 DC 오프셋 정정 회로는 결과적으로 고역통과 응답(high pass response)의 전달 특성을 가진다.This DC offset correction circuit has a transfer characteristic of high pass response as a result.
즉, 회로의 전달 함수()는 고역통과 응답 특성을 가진다.That is, the transfer function of the circuit ( ) Has highpass response characteristics.
따라서, 상기와 같은 과정으로 DC 오프셋이 제거된 신호()가 디지털 신호 처리부(270)에 입력되어 원하는 신호만이 아날로그/디지털 변환된 후 디지털 필터를 거치면서 원하는 신호만을 얻을 수 있게 된다.Therefore, the signal from which the DC offset is removed by the above process ( ) Is input to the digital signal processor 270 so that only the desired signal is analog-digital converted and then the desired signal can be obtained through the digital filter.
상기에서 상세히 설명한 바와 같이 본 발명은 궤환 루프 경로를 이용하여 DC 오프셋을 제거함으로써 원하는 신호 대역 내의 간섭 영향을 최소화함으로써 수신기 특성 열화를 방지할 수 있는 효과가 있다.As described in detail above, the present invention has an effect of preventing deterioration of receiver characteristics by minimizing interference effects within a desired signal band by eliminating DC offset using a feedback loop path.
또한, 본 발명은 IF SAW 필터를 사용할 필요가 없고 아울러 직접 변환 수신기의 사용으로 이미지 제거(image rejection) 필터가 필요없어 제작 단가를 감소시킬 수 있는 효과가 있다.In addition, the present invention does not require the use of the IF SAW filter, and the use of a direct conversion receiver does not require an image rejection filter, thereby reducing the manufacturing cost.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010042393A KR20030006574A (en) | 2001-07-13 | 2001-07-13 | Dc offset removal circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010042393A KR20030006574A (en) | 2001-07-13 | 2001-07-13 | Dc offset removal circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030006574A true KR20030006574A (en) | 2003-01-23 |
Family
ID=27715038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010042393A KR20030006574A (en) | 2001-07-13 | 2001-07-13 | Dc offset removal circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030006574A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424623B1 (en) * | 2001-11-06 | 2004-03-24 | 삼성전자주식회사 | Direct conversion receiver in a mobile communication terminal equipment |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08242262A (en) * | 1994-12-20 | 1996-09-17 | At & T Corp | Dc offset correcting circuit |
| US5898912A (en) * | 1996-07-01 | 1999-04-27 | Motorola, Inc. | Direct current (DC) offset compensation method and apparatus |
| JP2000092143A (en) * | 1998-09-17 | 2000-03-31 | Nec Corp | Receiver provided with cancellation of dc offset and carrier detection threshold measurement function, and control method therefor |
| JP2001119316A (en) * | 1999-10-19 | 2001-04-27 | Kyocera Corp | Direct conversion receiver |
-
2001
- 2001-07-13 KR KR1020010042393A patent/KR20030006574A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08242262A (en) * | 1994-12-20 | 1996-09-17 | At & T Corp | Dc offset correcting circuit |
| US5898912A (en) * | 1996-07-01 | 1999-04-27 | Motorola, Inc. | Direct current (DC) offset compensation method and apparatus |
| JP2000092143A (en) * | 1998-09-17 | 2000-03-31 | Nec Corp | Receiver provided with cancellation of dc offset and carrier detection threshold measurement function, and control method therefor |
| JP2001119316A (en) * | 1999-10-19 | 2001-04-27 | Kyocera Corp | Direct conversion receiver |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424623B1 (en) * | 2001-11-06 | 2004-03-24 | 삼성전자주식회사 | Direct conversion receiver in a mobile communication terminal equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1201029B1 (en) | Automatic gain control and offset correction | |
| US7817979B2 (en) | Systems and methods for DC offset correction in a direct conversion RF receiver | |
| US8396173B2 (en) | I/Q calibration techniques | |
| US7196579B2 (en) | Gain-controlled amplifier, receiver circuit and radio communication device | |
| KR100464331B1 (en) | Direct conversion receiver and method for removing dc offset | |
| US20090131006A1 (en) | Apparatus, integrated circuit, and method of compensating iq phase mismatch | |
| US6868128B1 (en) | Method and apparatus for calibrating DC-offsets in a direct conversion receiver | |
| KR100788638B1 (en) | Low if receiver reducing the image signal and the image signal rejection method used by the receiver | |
| US7146141B2 (en) | Direct conversion receiver with DC offset compensation and method thereof | |
| US7890075B2 (en) | Mechanism for controlling amplifier gain in a radio receiver | |
| US7305216B2 (en) | Transmitting and receiving arrangement with interference signal suppression control | |
| US7787853B2 (en) | Method and device for the reduction of the DC component of a signal transposed into baseband, in particular in a receiver of the direct conversion type | |
| JPH11234150A (en) | Digital demodulator | |
| CN111245457B (en) | Receiver direct current processing method compatible with wide and narrow band signals | |
| US7403760B1 (en) | DC offset correction for direct-conversion receiver | |
| US7233631B2 (en) | DC-offset correction circuit having a DC control loop and a DC blocking circuit | |
| JP2001268145A (en) | Amplitude deviation correcting circuit | |
| JP3643364B2 (en) | Receiver | |
| US20060223472A1 (en) | DC cancellation circuit | |
| KR20030006574A (en) | Dc offset removal circuit | |
| JP2001136447A (en) | Digital television receiving tuner | |
| US8208592B2 (en) | Receiver | |
| JP2010004286A (en) | High-frequency receiver, broadcast receiver, and gain control method of high-frequency receiver | |
| KR20110051863A (en) | Rf signal processing circuit | |
| EP1986334A2 (en) | Narrowband interference cancellation method and apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |