KR20030003921A - Method for standard time calculating in semiconductor apparatus and system for performing the same - Google Patents
Method for standard time calculating in semiconductor apparatus and system for performing the same Download PDFInfo
- Publication number
- KR20030003921A KR20030003921A KR1020010039782A KR20010039782A KR20030003921A KR 20030003921 A KR20030003921 A KR 20030003921A KR 1020010039782 A KR1020010039782 A KR 1020010039782A KR 20010039782 A KR20010039782 A KR 20010039782A KR 20030003921 A KR20030003921 A KR 20030003921A
- Authority
- KR
- South Korea
- Prior art keywords
- time
- data
- standard
- output interval
- wafer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q10/00—Administration; Management
- G06Q10/04—Forecasting or optimisation specially adapted for administrative or management purposes, e.g. linear programming or "cutting stock problem"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- Strategic Management (AREA)
- General Physics & Mathematics (AREA)
- Human Resources & Organizations (AREA)
- Physics & Mathematics (AREA)
- Economics (AREA)
- Computer Hardware Design (AREA)
- Entrepreneurship & Innovation (AREA)
- Development Economics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Game Theory and Decision Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Marketing (AREA)
- Operations Research (AREA)
- Quality & Reliability (AREA)
- Tourism & Hospitality (AREA)
- General Business, Economics & Management (AREA)
- Theoretical Computer Science (AREA)
- General Factory Administration (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Description
본 발명은 반도체 설비에서 공정 진행 표준 시간 산출 방법 및 이를 수행하기 위한 장치에 관한 것으로서, 보다 상세하게는 각 반도체 설비에서 반도체 공정별로 공정 진행 표준 시간을 산출하는 방법 및 이를 수행하기 위한 장치에 관한 것이다.The present invention relates to a method for calculating a process progress standard time in a semiconductor facility and an apparatus for performing the same, and more particularly, to a method for calculating a process progress standard time for each semiconductor process in a semiconductor facility and an apparatus for performing the same. .
일반적으로 반도체 장치의 제조는 단결정의 실리콘 웨이퍼 상에 다층막을 원하는 회로 패턴에 따라 형성하여 소기의 반도체 장치를 얻는 과정으로서, 증착 공정, 포토리소그라피 공정, 산화 공정, 식각 공정, 이온 주입 공정 및 금속 배선 공정 등의 단위 공정들이 단계에 따라 수행하여 이루어진다. 그리고 상기 단위 공정들은 각각 공정을 수행할 수 있는 다수개의 공정 설비들을 사용하여 수행된다.In general, the manufacture of a semiconductor device is a process of obtaining a desired semiconductor device by forming a multilayer film on a single crystal silicon wafer according to a desired circuit pattern, which is a deposition process, a photolithography process, an oxidation process, an etching process, an ion implantation process, and a metal wiring. Unit processes, such as a process, are performed by following a step. In addition, the unit processes are performed using a plurality of process facilities, each of which can perform the process.
즉, 반도체 장치는 상기 단위 공정이 반복적으로 수회에 걸쳐 수행되어 공정이 완료되기 때문에, 하나의 웨이퍼 상에 반도체 장치가 완성될 때까지는 많은 시간이 소요된다. 상기 반도체 장치를 제조하는데 소요되는 시간을 최소화하여 생산성을 향상시키기 위해서 상기 각 단위 공정을 진행하는 반도체 설비에서 공정이 원활하게 진행되어야 한다. 또한 각 반도체 설비는 최대한의 작업 처리량(throughput)을 달성하여야 한다.In other words, since the unit process is repeatedly performed several times and the process is completed, it takes a long time until the semiconductor device is completed on one wafer. In order to minimize the time required to manufacture the semiconductor device and to improve productivity, the process must be smoothly performed in the semiconductor facility which performs each unit process. In addition, each semiconductor facility must achieve maximum throughput.
그러나 상기 각 단위 공정을 수행하는 반도체 설비는 각 반도체 설비에서 진행되는 웨이퍼 로트별로 수행되는 공정의 종류와 공정 시작 시간 및 공정 종료 시간만을 나열하여 표시하기 때문에, 작업자는 상기 반도체 설비에서 제공되는 데이터에 의해 상기 반도체 설비에서 공정 종류별로 공정이 수행되는 시간 또는 작업처리 시간의 지연 등을 확인하기가 매우 어렵다. 따라서, 상기 각 반도체 설비간의 생산성의 차이를 판별하기가 용이하지 않고, 소정의 설비에서 작업 처리가 지연되어 생산성이 떨어지더라도 이를 바로 확인하여 분석할 수 없어서 반도체 장치의 생산성이 저하되는 문제점이 있다.However, since the semiconductor facility performing each unit process displays only the types of processes performed, the process start time, and the process end time for each wafer lot that is performed in each semiconductor facility, the operator is required to supply the data provided by the semiconductor facility. As a result, it is very difficult to identify a time or a delay of a work processing time for each process type in the semiconductor facility. Therefore, it is not easy to determine the difference in productivity between the semiconductor equipment, and even if the productivity is reduced due to delayed work processing in a predetermined equipment, the productivity of the semiconductor device is deteriorated because it cannot be immediately identified and analyzed.
따라서, 본 발명의 제1 목적은 반도체 설비의 생산성을 확인하기 위한 공정 진행 표준 시간 산출 방법을 제공하는데 있다.Accordingly, a first object of the present invention is to provide a process progress standard time calculation method for confirming the productivity of semiconductor equipment.
본 발명의 제2 목적은 반도체 설비의 생산성을 확인하기 위한 공정 진행 표준 시간 산출 장치을 제공하는데 있다.A second object of the present invention is to provide a process progress standard time calculating device for confirming the productivity of semiconductor equipment.
도 1은 본 발명의 일 실시예에 따른 공정 표준 시간 산출 방법을 설명하기 위한 공정도이다.1 is a flowchart illustrating a process standard time calculation method according to an embodiment of the present invention.
도 2는 본 발명의 일 실시예에 따른 공정 표준 시간 산출 방법에 따라 공정 표준 시간을 산출하는 공정 표준 시간 산출 장치를 설명하기 위한 블록도이다.2 is a block diagram illustrating a process standard time calculating apparatus for calculating a process standard time according to a process standard time calculating method according to an embodiment of the present invention.
도 3a 내지 도 3c는 본 발명의 방법에 의해 소정의 설비에서 공정 표준 시간을 산출하는 일 예이다.3A to 3C are examples of calculating the process standard time at a given facility by the method of the present invention.
도 4는 본 발명의 방법에 의해 2개의 반도체 설비에 대해 제2 표준 시간을 비교하기 위한 그래프의 일 예를 나타내는 그래프도이다.4 is a graph showing an example of a graph for comparing a second standard time for two semiconductor facilities by the method of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
12 : 입력부 14 : 제1 산출부12: input unit 14: first calculation unit
16 : 제2 산출부 18 : 제3 산출부16: second calculator 18: third calculator
20 : 제1 디스플레이부 22 : 제2 디스플레이부20: first display unit 22: second display unit
상기한 제1 목적을 달성하기 위하여 본 발명의 공정 진행 시간 산출 방법은, 반도체 설비에서 진행된 웨이퍼 로트별로 공정 종류, 공정 시작 및 종료 시간 데이터를 취합한다. 상기 웨이퍼 로트별로 공정 종료 시간에서 공정 시작 시간을 뺀 공정 시간을 각각 산출하여 공정 시간 데이터를 수득한다. 상기 공정 시간 데이터 중에서 진행된 공정 종류별로 가장 작은 공정 시간 값을 각각 산출하여 제1 표준 시간으로 지정한다. 상기 반도체 설비에서 먼저 진행한 웨이퍼 로트의 공정 종료시간과 그 후속으로 진행된 웨이퍼 로트의 공정 종료 시간의 차이를 각각 계산하여 출력 간격 데이터를 수득한다. 상기 출력 간격 데이터 중에서 각 공정 종류별로 각각의 출력 간격 시간에 해당되는 웨이퍼 롯트의 개수를 산출한다. 상기 각 공정 종류별로 웨이퍼 로트의 개수가 가장 많은 시간 값을 제2 표준 시간을 지정한다.In order to achieve the first object described above, the process progress time calculation method of the present invention collects process type, process start and end time data for each wafer lot advanced in a semiconductor facility. For each wafer lot, process time data is calculated by subtracting the process start time from the process end time. Among the process time data, the smallest process time value is calculated for each process type and designated as the first standard time. The output interval data is obtained by calculating the difference between the process end time of the wafer lot advanced first in the semiconductor equipment and the process end time of the wafer lot subsequently advanced. The number of wafer lots corresponding to each output interval time is calculated for each process type among the output interval data. The second standard time is designated as a time value having the largest number of wafer lots for each process type.
상기 제1 표준 시간을 지정할 때, 상기 공정 시간 데이터 중에서 임계 시간 이하의 값은 배제하고 난 후에 남아있는 데이터들 중 가장 작은 값을 공정 시간으로 지정한다.When designating the first standard time, a process value is designated as the smallest value among the remaining data after excluding a value below a threshold time from the process time data.
상기 임계 시간은 각 공정 종류별로 상기 반도체 설비에서 소요되는 최소한의 시간으로 설정한다.The threshold time is set to the minimum time required by the semiconductor facility for each process type.
상기 방법에 의해 상기 공정 시간 및 출력 간격 시간을 포함하는 공정 표준 시간을 정확히 산출할 수 있고, 이로 인해 상기 반도체 설비의 생산성의 지연 여부를 정확히 확인할 수 있다.By this method, it is possible to accurately calculate the process standard time including the process time and the output interval time, thereby accurately confirming whether or not the productivity of the semiconductor equipment is delayed.
상기한 제2 목적을 달성하기 위하여 본 발명의 공정 시간 산출 장치에서, 입력부는 반도체 설비와 연결되고, 상기 반도체 설비에서 진행된 웨이퍼 로트별로 공정 종류, 공정 시작 및 종료 시간 데이터를 입력받는다. 제1 산출부는 상기 입력부와 연결되고, 상기 웨이퍼 로트별로 공정 종료 시간에서 공정 시작 시간을 뺀 공정 시간 데이터를 각각 산출하고 상기 산출된 공정 시간 데이터 중에서 공정 종류별로 가장 작은 공정 시간 값을 제1 표준 시간으로 지정한다. 제1 디스플레이부는 상기 제2 산출부와 연결되고, 상기 제1 표준 시간을 표시한다. 제2 산출부는 상기 입력부와 연결되고, 선행 공정의 공정 종료시간과 그 후속으로 진행된 공정의 공정 종료 시간의 차이를 나타내는 출력 간격 데이터를 산출한다. 제3 산출부는 상기 제2 산출부로부터 산출된 출력 간격 데이터 중에서 각 공정 종류별로 각각의 출력 간격 시간에 해당되는 웨이퍼 롯트의 개수를 산출하고 상기 각 공정 종류별로 웨이퍼 로트의 개수가 가장 많은 시간값인 제2 표준 시간을 지정한다. 제2 디스플레이부는상기 제3 산출부와 연결되고, 각 공정 종류별로 상기 제2 표준 시간을 표시한다.In order to achieve the above-described second object, in the process time calculating apparatus of the present invention, an input unit is connected to a semiconductor facility and receives process type, process start and end time data for each wafer lot that has been processed in the semiconductor facility. The first calculator is connected to the input unit, and calculates process time data of each wafer lot by subtracting the process start time from the process end time. To be specified. The first display unit is connected to the second calculator and displays the first standard time. The second calculator is connected to the input unit and calculates output interval data indicating a difference between a process end time of a preceding process and a process end time of a subsequent process. The third calculating unit calculates the number of wafer lots corresponding to each output interval time for each process type among the output interval data calculated from the second calculating unit and is the time value with the largest number of wafer lots for each process type. Specify a second standard time. The second display unit is connected to the third calculator and displays the second standard time for each process type.
따라서 상기 장치를 사용하면 작업자는 원하는 때에 바로 반도체 설비에서 각 공정의 제1 표준 시간 및 제2 표준 시간을 확인할 수 있고, 이로 인해 상기 반도체 설비의 생산성 지연 여부를 용이하게 확인할 수 있다.Therefore, using the apparatus, the operator can check the first standard time and the second standard time of each process in the semiconductor facility at a desired time, thereby easily confirming whether or not the productivity of the semiconductor facility is delayed.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 공정 표준 시간 산출 방법을 설명하기 위한 공정도이다.1 is a flowchart illustrating a process standard time calculation method according to an embodiment of the present invention.
본 발명에서의 상기 공정 표준 시간은 반도체 설비에서 각 공정별로 상기 공정이 수행되는 실재적인 공정 시간 및 상기 반도체 설비에서 먼저 진행된 웨이퍼 로트와 그 후속으로 진행된 웨이퍼 로트 간에 공정이 완료되는 시간의 차이인 출력 간격 시간을 말한다.The process standard time in the present invention is an output that is a difference between the actual process time at which the process is performed for each process in the semiconductor equipment and the time at which the process is completed between the wafer lot advanced first and the subsequent wafer lot processed in the semiconductor equipment. Say the interval time.
도 1을 참조하면, 반도체 설비에서 진행된 웨이퍼 로트별로, 공정 종류, 공정 시작 시간 및 종료 시간 데이터를 취합한다.(S10)Referring to FIG. 1, process type, process start time, and end time data are collected for each wafer lot advanced in a semiconductor facility.
일반적으로 하나의 반도체 설비에서는 하나의 공정 조건으로만 공정이 진행되는 것이 아니라, 형성하고자 하는 반도체 소자의 종류나 공정 진행 정도에 따라 각각에 맞는 공정 조건으로 변경해 가면서 공정이 진행된다. 그러므로 상기 취합된 데이터들을 살펴보면, 동일한 반도체 설비에서 공정을 수행하더라도 수행되는 공정 조건들이 각각 다를 경우에는 상기 반도체 설비 내에서 공정이 수행되는 시간이나 공정이 완료된 웨이퍼 로트가 인출되는 시간 간격 역시 차이가 있다. 또한 동일한장비에서 동일한 공정을 진행하더라도 상기 공정이 수행되는 시간이나 공정이 완료된 웨이퍼 로트가 인출되는 시간 간격이 항상 동일한 것은 아니며 약간의 시간 차이가 발생되어 있다.In general, a process is not performed in only one process condition in one semiconductor facility, but the process proceeds while changing to process conditions suitable for each type according to the type of semiconductor device to be formed or the degree of process progress. Therefore, when looking at the collected data, even when the process is performed in the same semiconductor facility, if the process conditions are different, the time between the process and the time interval between the processing of the wafer lot with which the process is completed are also different. . In addition, even if the same process is performed in the same equipment, the time at which the process is performed or the time interval at which the wafer lot is completed is not always the same and a slight time difference occurs.
상기 취합된 데이터들에서 상기 웨이퍼 로트별로 공정 종료 시간에서 공정 시작 시간의 차를 각각 산출하여 공정 시간 데이터를 수득한다.(S12) 즉, 상기 설비 내에 웨이퍼 로트가 인입되는 시간인 공정 시작 시간으로부터 상기 설비에서 공정이 종료되고 난 후 상기 웨이퍼 로트가 인출되는 공정 종료 시간까지 걸리는 시간을 공정 시간(process time)이라고 하고, 상기 웨이퍼 로트별로 각각의 공정 시간을 산출한다.From the collected data, the difference between the process start time and the process start time is calculated for each wafer lot, thereby obtaining process time data. (S12) That is, from the process start time, which is a time at which a wafer lot is introduced into the facility. After the process is completed at the facility, the time taken until the process end time at which the wafer lot is taken out is called a process time, and each process time is calculated for each wafer lot.
상기 웨이퍼 로트별로 각각 산출된 공정 시간 데이터들을 각 공정 종류별로 분류하고, 각 공정 종류별로 가장 작은 공정 시간을 파악하여 제1 표준시간으로 지정한다.(S14)Process time data calculated for each wafer lot is classified for each process type, and the smallest process time for each process type is identified and designated as the first standard time (S14).
상기에서도 설명하였듯이 하나의 반도체 설비에서도 조건이 다른 다양한 공정이 진행되므로, 상기 반도체 설비에서 어떤 특정한 공정이 수행되는데 걸리는 공정 시간을 알기 위해서는 상기 공정 시간 데이터를 각 공정 종류별로 분류하여야 한다. 그러나 상기 반도체 설비에서 동일한 공정을 진행하더라도, 진행되는 각 웨이퍼 로트 별로 공정 시간이 항상 동일하지는 않다. 이는 반도체 설비 내에 인입되는 웨이퍼 로트가 적체되어 공정이 지연되기 때문이다.As described above, since a variety of processes having different conditions are performed in one semiconductor facility, the process time data should be classified for each process type in order to know a process time for performing a specific process in the semiconductor facility. However, even if the same process is performed in the semiconductor equipment, the process time is not always the same for each wafer lot that is performed. This is because the wafer lot introduced into the semiconductor facility is accumulated and the process is delayed.
따라서 상기 반도체 설비에서 공정 시간을 정확히 체크하기 위해서는 상기 반도체 설비 내에 하나의 웨이퍼 로트만을 인입시키고 공정이 완료되는 시간까지걸리는 시간을 확인하는 것이 바람직하지만, 이는 실재의 반도체 제조 시에는 생산성이 저하되는 문제를 야기한다. 그러므로 상기 반도체 설비에서 특정한 공정을 수행하는데 걸리는 공정 시간 즉, 제1 표준 시간은 상기 특정한 공정을 수행하는데 소요된 공정 시간 데이터들 중에서 가장 작은 공정 시간 값으로 지정한다. 상기 제1 표준 시간은 상기 반도체 설비에서 공정을 진행하는데 걸리는 시간을 대표하며, 이는 상기 반도체 설비의 생산성을 확인하고 비교하는 지표가 된다.Therefore, in order to accurately check the processing time in the semiconductor equipment, it is preferable to insert only one wafer lot into the semiconductor equipment and check the time taken to complete the process. However, this is a problem that productivity is lowered during actual semiconductor manufacturing. Cause. Therefore, the process time, i.e., the first standard time, required to perform a specific process in the semiconductor device is designated as the smallest process time value among the process time data required to perform the specific process. The first standard time is representative of the time taken to proceed with the process in the semiconductor equipment, which is an indicator for confirming and comparing the productivity of the semiconductor equipment.
상기 제1 표준 시간이 설정된 임계값 이상인지를 확인한다.(S16) 만일 상기 지정된 제1 표준 시간이 상기 임계값보다 작을 경우에는, 상기 제1 표준 시간을 배제하고(S18) 다시 제1 표준 시간을 지정한다.(S14)It is checked whether the first standard time is greater than or equal to a set threshold value (S16). If the designated first standard time is smaller than the threshold value, the first standard time is excluded (S18) and the first standard time is again. (S14)
상기 임계값은 상기 공정 종류별로 각 공정이 정상적으로 수행되기 위해 상기 반도체 설비내에서 소요되어야 하는 최소한의 시간으로 각각 설정한다. 상기 임계값은 설정하는 것은 상기 웨이퍼 로트가 상기 반도체 설비 내에 인입되었다가 공정을 정상적으로 마치지 못하고 중도에 상기 웨이퍼 로트를 빼낼 경우등을 상기 제1 표준 시간에서 배제시켜 정확한 제1 표준 시간을 수득하기 위함이다.The threshold value is set to the minimum time that must be spent in the semiconductor facility in order for each process to be normally performed for each process type. The threshold value is set to exclude the first standard time from the first standard time when the wafer lot is drawn into the semiconductor equipment and the process is not completed normally, and thus the accurate first standard time is obtained. to be.
상기 반도체 설비에서 먼저 진행된 웨이퍼 로트의 공정 종료 시간과 그 후속으로 진행된 웨이퍼 로트의 공정 종료 시간의 차이를 각각 계산하여 출력 간격 데이터를 수득한다.(S20) 즉, 상기 출력 간격 데이터는 상기 반도체 설비에서 공정이 종료되어 인출되는 웨이퍼 로트들간의 시간 간격을 의미한다.The output interval data is obtained by calculating the difference between the process end time of the wafer lot advanced first in the semiconductor equipment and the process end time of the subsequent wafer lot processed (S20). It means the time interval between wafer lots that are taken out after the process is completed.
상기 출력 간격 데이터들을 각 공정 종류별로 분류하고, 상기 각 공정 종류별로 각 출력 간격 시간들에 해당되는 웨이퍼 로트의 개수를 산출한다.(S22)The output interval data is classified by each process type, and the number of wafer lots corresponding to each output interval time is calculated for each process type (S22).
동일한 반도체 장치에서 동일한 공정을 수행하여도, 상기 출력 간격 데이터들은 각각 다른 값을 가질 수 있지만 대체적으로 상기 출력 간격 데이터 값들은 큰 차이를 보이지는 않는다. 즉, 대부분의 웨이퍼 로트들의 출력 간격 시간은 소정의 출력 간격 시간 범위 내에 있을 것이다. 따라서 각 출력 시간들에 해당되는 웨이퍼 로트의 개수를 산출함으로서, 반도체 설비에서 상기 출력 간격 시간을 대략적으로 파악할 수 있다.Even if the same process is performed in the same semiconductor device, the output interval data may have different values, but in general, the output interval data values do not show a great difference. That is, the output interval time of most wafer lots will be within a predetermined output interval time range. Therefore, by calculating the number of wafer lots corresponding to the respective output times, the semiconductor device can roughly grasp the output interval time.
상기 각 공정 종류별로 산출된 각 출력 간격 시간들에 해당되는 웨이퍼 로트의 개수가 가장 많은 시간 값을 제2 표준 시간으로 지정한다.(S24) 즉, 상기 제2 표준 시간은 반도체 설비에서 특정 공정을 수행할 때 상기 공정이 종료되어 인출되는 웨이퍼 로트들간의 시간 간격의 최빈값을 의미한다. 상기 제2 표준 시간은 반도체 장치에서 어떤 특정한 공정의 수행시에 웨이퍼 로트 간의 출력 간격을 대표하는 값으로서, 상기 반도체 설비의 작업 처리량을 나타내는 지표가 된다. 즉 상기 제2 표준 시간이 작아질수록 상기 반도체 설비의 작업 처리량이 증가한다.The second standard time designates a time value having the largest number of wafer lots corresponding to each output interval time calculated for each process type (S24). It means the mode of the time interval between the wafer lots to be taken out when the process is completed when performing. The second standard time is a value representing an output interval between wafer lots when performing a specific process in the semiconductor device, and is an index indicating a throughput of the semiconductor facility. In other words, as the second standard time decreases, the throughput of the semiconductor equipment increases.
또한 상기 출력 간격 데이터에서 각 공정 종류별로 각 출력 간격 시간에 해당되는 웨이퍼 로트의 개수를 그래프로 나타낼 수 있다. 즉, 상기 반도체 설비에서 특정한 공정이 설정된 웨이퍼 로트만큼 진행되면 그래프로 나타내어 작업자가 쉽게 상기 제2 표준 시간을 알 수 있도록 한다.In the output interval data, the number of wafer lots corresponding to each output interval time for each process type may be represented as a graph. That is, when a specific process in the semiconductor facility proceeds by the set wafer lot, a graph is displayed so that an operator can easily know the second standard time.
도 2는 본 발명의 일 실시예에 따른 공정 표준 시간 산출 방법에 따라 공정 표준 시간을 산출하는 공정 표준 시간 산출 장치를 설명하기 위한 블록도이다.2 is a block diagram illustrating a process standard time calculating apparatus for calculating a process standard time according to a process standard time calculating method according to an embodiment of the present invention.
도 2를 참조하면, 상기 반도체 설비(10)와 연결되고, 상기 반도체 설비(10)에서 진행된 웨이퍼 로트별로 공정 종류, 공정 시작시간 및 공정 종료 시간 데이터를 입력 받는 입력부(12)가 구비된다.Referring to FIG. 2, an input unit 12 is connected to the semiconductor facility 10 and receives a process type, a process start time, and a process end time data for each wafer lot processed in the semiconductor facility 10.
상기 입력부(12)와 연결되고, 상기 입력된 데이터 중에서 상기 웨이퍼 로트별로 공정 시간 데이터를 각각 산출하고, 각 공정 종류별로 제1 표준 시간을 지정하는 제1 산출부(14)가 구비된다.A first calculator 14 is connected to the input unit 12 and calculates process time data for each of the wafer lots from the input data, and specifies a first standard time for each process type.
구체적으로, 상기 제1 산출부(14)는 각 웨이퍼 로트에 대해 공정 종료 시간에서 공정 시작 시간의 차를 산출하여 상기 반도체 설비에서 공정이 진행된 시간을 나타내는 공정 시간 데이터를 수득한다. 또한 상기 공정 시간 데이터를 각 공정 별로 분류한다. 상기 각 공정 별로 분류된 상기 공정 시간 데이터 중에서 가장 작은 공정 시간을 각각 파악하여 각 공정에 대한 제1 표준 시간으로 지정한다. 상기 지정된 제1 표준 시간이 각 공정 별로 설정되어 있는 임계값 이상인지를 판단한다. 만일 상기 지정된 제1 표준 시간이 임계값 이하일 경우에는 기 지정된 제1 표준 시간을 배재시키고 난 후, 다시 상기 각 공정 별로 분류된 공정 시간 데이터 중에서 가장 작은 공정 시간을 상기 제1 표준 시간으로 재 지정한다.Specifically, the first calculator 14 calculates the difference between the process start time and the process start time for each wafer lot to obtain process time data indicating the time that the process is performed in the semiconductor facility. In addition, the process time data is classified for each process. The smallest process time is identified from among the process time data classified for each process and designated as the first standard time for each process. It is determined whether the designated first standard time is equal to or greater than a threshold set for each process. If the designated first standard time is less than or equal to a threshold value, after the predetermined first standard time is excluded, the smallest process time is again designated as the first standard time among process time data classified for each process. .
상기 제1 산출부(14)와 연결되고, 상기 제1 산출부(14)로부터 지정된 상기 제1 표준 시간을 표시하는 제1 디스플레이부가 구비된다.A first display unit is connected to the first calculator 14 and displays the first standard time designated by the first calculator 14.
상기 입력부(12)와 연결되고, 먼저 진행된 웨이퍼 로트의 공정 종료 시간과 그 후속으로 진행된 웨이퍼 로트 간의 공정 종료 시간의 차이를 나타내는 출력 간격 데이터를 각각 산출하는 제2 산출부(16)가 구비된다. 상기 제2 산출부(16)는 후속으로 진행된 웨이퍼 로트의 공정 종료 시간에서 바로 이전에 진행된 웨이퍼 로트의 공정 종료 시간을 빼서 상기 반도체 설비의 출력 간격 데이터를 산출한다.The second calculator 16 is connected to the input unit 12 and calculates output interval data representing the difference between the process end time of the first advanced wafer lot and the subsequent process end of the wafer lot. The second calculator 16 calculates the output interval data of the semiconductor device by subtracting the process end time of the wafer lot that has just been processed from the process end time of the subsequent wafer lot.
상기 제2 산출부(16)와 연결되고, 상기 제2 산출부(16)에서 입력 받은 출력 간격 데이터로부터 각 공정 종류별로 제2 표준 시간을 지정하는 제3 산출부(18)가 구비된다.A third calculator 18 is connected to the second calculator 16 and specifies a second standard time for each process type from the output interval data input by the second calculator 16.
구체적으로, 상기 제3 산출부(18)는 상기 산출된 출력 간격 데이터를 각 공정 별로 분류한다. 각 공정 별로 각각의 출력 간격 시간에 해당되는 웨이퍼 로트의 개수를 파악한다. 상기 웨이퍼 로트 수가 가장 많은 상기 출력 간격 시간을 판단하여 제2 표준 시간으로 지정한다.Specifically, the third calculator 18 classifies the calculated output interval data for each process. Determine the number of wafer lots corresponding to each output interval time for each process. The output interval time having the largest number of wafer lots is determined and designated as the second standard time.
상기 제3 산출부(18)와 연결되고, 상기 제3 산출부(18)로부터 지정된 상기 제2 표준 시간을 표시하는 제2 디스플레이부(22)가 구비된다. 또한 상기 제2 디스플레이부(22)는 상기 제2 산출부(18)로부터 입력받은 데이터를 그래프로 표시한다. 즉, 각 공정 종류별로 각 출력 간격 시간에 해당하는 웨이퍼 로트의 개수를 그래프로 나타낸다. 그러므로 작업자는 상기 그래프를 통해 반도체 설비(10)의 출력 간격 시간을 용이하게 파악할 수 있어 반도체 설비(10)의 작업 처리의 지연 여부를 신속히 알 수 있다.A second display unit 22 is connected to the third calculator 18 and displays the second standard time designated by the third calculator 18. In addition, the second display unit 22 displays data received from the second calculator 18 in a graph. That is, the number of wafer lots corresponding to each output interval time for each process type is shown in a graph. Therefore, the operator can easily grasp the output interval time of the semiconductor equipment 10 through the graph, it is possible to quickly know whether the processing of the semiconductor equipment 10 is delayed.
따라서 상기 공정 표준 시간 산출 장치에 의해 반도체 설비에서 공정에 따른 표준 시간을 용이하게 산출할 수 있고, 이로 인해 특정한 반도체 설비에서 생산량이 감소되었을 때 이를 신속히 파악하여 수리할 수 있다. 또한 반도체 설비의 생산성을 정확히 예측하여 생산 지표로 활용할 수 있다.Therefore, the process standard time calculating device can easily calculate the standard time according to the process in the semiconductor facility, which can be quickly identified and repaired when the production amount is reduced in a specific semiconductor facility. In addition, the productivity of semiconductor equipment can be accurately predicted and used as a production index.
도 3a 내지 도 3c는 본 발명의 방법에 의해 소정의 반도체 설비에서 공정 표준 시간을 산출하는 과정을 보여준다.3A-3C show the process of calculating the process standard time in a given semiconductor facility by the method of the present invention.
도 3a는 소정의 반도체 설비에서 각 웨이퍼 로트의 공정 시작 시간과 종료시간 및 공정의 종류에 대한 데이터의 일부분이 제시되어 있다. 그리고 상기 웨이퍼 로트별로 상기 공정 시간 데이터 및 출력 시간 간격 데이터를 산출하였다.3A shows a portion of data for the process start time and end time of each wafer lot and the type of process in a given semiconductor facility. The process time data and the output time interval data were calculated for each wafer lot.
상기 공정 시간 데이터는 상기 각 웨이퍼 로트에서 공정 종료 시간으로부터 공정 시작 시간을 뺀 값이다. 상기 공정 시간 데이터들 중에서 각 공정 별로 임계값 이상의 가장 작은 공정 시간을 제1 표준시간으로 지정한다. 또한 상기 출력 간격 데이터는 상기 먼저 진행된 웨이퍼 로트와 그 후속으로 진행된 웨이퍼 로트간의 공정 종료 시간의 차이이다.The process time data is the process end time minus the process start time in each of the wafer lots. Among the process time data, the smallest process time above the threshold value is designated as the first standard time for each process. The output interval data is also the difference in process end time between the first advanced wafer lot and the subsequent advanced wafer lot.
도 3b 내지 도 3c를 참조하면, 상기 반도체 설비에서 진행된 각 공정 종류 별로 (즉, A 공정 및 B 공정에 대한) 상기 출력 간격 데이터를 분류하고, 상기 각각의 출력 간격 시간에 해당하는 웨이퍼 로트의 개수를 파악한 데이터의 일부분이 제시되어 있다. 그리고 각 공정 종류별로 상기 웨이퍼 로트 개수가 가장 많은 출력 간격 시간을 각 공정에 대한 제2 표준 시간으로 지정한다. 즉, 도 3b 내지 도 3c 에 나타난 데이터만을 참조하면, 상기 반도체 설비에서 상기 A공정에 대한 제2 표준 시간은 6분 49초이고, 상기 A공정에 대한 제2 표준 시간은 17분 5초임을 알 수 있다.Referring to FIGS. 3B to 3C, the output interval data is classified for each process type performed in the semiconductor facility (that is, for process A and process B), and the number of wafer lots corresponding to each output interval time. A portion of the data that has been identified is presented. The output interval time having the largest number of wafer lots for each process type is designated as the second standard time for each process. That is, referring only to the data shown in FIGS. 3B to 3C, the second standard time for the process A in the semiconductor device is 6 minutes and 49 seconds, and the second standard time for the process A is 17 minutes and 5 seconds. Can be.
도 4는 본 발명의 방법에 의해 2개의 반도체 설비에 대해 제2 표준 시간을 비교하기 위한 그래프의 일 예를 나타내는 그래프도이다.4 is a graph showing an example of a graph for comparing a second standard time for two semiconductor facilities by the method of the present invention.
도 4를 참조하면, 제1 설비와 제2 설비로 이루어지는 2개의 설비에서 동일한공정에 대해 상기 각각의 출력 간격 시간과 웨이퍼 로트 수를 축으로 하는 그래프가 도시되어 있다. 싱기 그래프에서 제1 설비의 출력 간격 시간에 해당되는 웨이퍼 로트수는 참조 부호 30이고, 제1 설비의 출력 간격 시간에 해당되는 웨이퍼 로트수는 참조 부호 32 이다. 그리고 상기 그패프에서 상기 웨이퍼 로트수가 가장 많은 출력 간격 시간이 각 설비에서의 제2 표준 시간으로 지정된다. 도시된 그래프를 보면, 상기 제1 설비의 제2 표준 시간은 6분 49초이고, 상기 제2 설비의 제2 표준 시간은 6분 40초가 된다. 따라서 상기 제1 설비에 비해 제2 설비의 공정 처리 속도가 9초 정도 빠름을 알 수 있다.Referring to Fig. 4, there is shown a graph around the respective output interval time and the number of wafer lots for the same process in two facilities consisting of a first facility and a second facility. In the graph, the number of wafer lots corresponding to the output interval time of the first facility is 30 and the number of wafer lots corresponding to the output interval time of the first facility is 32. And the output interval time with the largest number of wafer lots in the gaff is designated as the second standard time in each facility. In the graph shown, the second standard time of the first facility is 6 minutes and 49 seconds, and the second standard time of the second facility is 6 minutes and 40 seconds. Therefore, it can be seen that the process speed of the second facility is about 9 seconds faster than the first facility.
상술한 바와 같이 본 발명에 의하면, 상기 반도체 설비에서 공정에 따른 표준 시간을 용이하게 산출할 수 있고, 이로 인해 특정한 반도체 설비에서 생산량이 감소되었을 때 이를 신속히 파악하여 수리할 수 있다. 또한 반도체 설비의 생산성을 정확히 예측하여 생산 지표로 활용할 수 있다.As described above, according to the present invention, it is possible to easily calculate the standard time according to the process in the semiconductor equipment, which can be quickly identified and repaired when the production amount is reduced in a specific semiconductor equipment. In addition, the productivity of semiconductor equipment can be accurately predicted and used as a production index.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010039782A KR20030003921A (en) | 2001-07-04 | 2001-07-04 | Method for standard time calculating in semiconductor apparatus and system for performing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010039782A KR20030003921A (en) | 2001-07-04 | 2001-07-04 | Method for standard time calculating in semiconductor apparatus and system for performing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030003921A true KR20030003921A (en) | 2003-01-14 |
Family
ID=27713371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010039782A KR20030003921A (en) | 2001-07-04 | 2001-07-04 | Method for standard time calculating in semiconductor apparatus and system for performing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030003921A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859436B1 (en) * | 2006-11-03 | 2008-09-23 | 세메스 주식회사 | Semiconductor manufacturing equipment and method for measuring unit per equipment hour |
| CN113327874A (en) * | 2021-05-28 | 2021-08-31 | 长江存储科技有限责任公司 | Wafer processing time and wafer output determining method, device, equipment and medium |
-
2001
- 2001-07-04 KR KR1020010039782A patent/KR20030003921A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859436B1 (en) * | 2006-11-03 | 2008-09-23 | 세메스 주식회사 | Semiconductor manufacturing equipment and method for measuring unit per equipment hour |
| CN113327874A (en) * | 2021-05-28 | 2021-08-31 | 长江存储科技有限责任公司 | Wafer processing time and wafer output determining method, device, equipment and medium |
| CN113327874B (en) * | 2021-05-28 | 2023-11-07 | 长江存储科技有限责任公司 | Method, device, equipment and medium for determining wafer processing time and wafer output |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3957964B2 (en) | Lot dispatching method and lot dispatching system | |
| US8437870B2 (en) | System and method for implementing a virtual metrology advanced process control platform | |
| US8108060B2 (en) | System and method for implementing a wafer acceptance test (“WAT”) advanced process control (“APC”) with novel sampling policy and architecture | |
| US20150338847A1 (en) | Method and apparatus for discovering equipment causing product defect in manufacturing process | |
| KR100455559B1 (en) | Method and system for in-line monitoring process performance using measurable equipment signals | |
| JP2006146459A (en) | Method and system for manufacturing semiconductor device | |
| JP2005142467A (en) | Semiconductor device manufacturing method, and semiconductor manufacturing system | |
| KR100268042B1 (en) | Overlay Correction Method for Semiconductor Wafers | |
| KR20030003921A (en) | Method for standard time calculating in semiconductor apparatus and system for performing the same | |
| US10146215B2 (en) | Monitor system and method for semiconductor processes | |
| JP2002323924A (en) | Method and device for detecting defective device, program, and method for manufacturing product | |
| CN113223955B (en) | Automatic complementary etching method and device | |
| EP1235109A1 (en) | Method for exposing at least one or at least two semiconductor wafers | |
| KR100827442B1 (en) | Managing method of processing and managing system of processing | |
| Elliott et al. | Critical dimension sample planning for sub-0.25 micron processes | |
| US20020183949A1 (en) | System for dynamically monitoring the stability of semiconductor manufacturing equipment | |
| EP3338294B1 (en) | Single-wafer real-time etch rate and uniformity predictor for plasma etch processes | |
| CN108268987B (en) | Method for estimating quality of various products | |
| JPH11170144A (en) | Semiconductor production system | |
| JPH11219874A (en) | Semiconductor manufacturing method and device | |
| US8219341B2 (en) | System and method for implementing wafer acceptance test (“WAT”) advanced process control (“APC”) with routing model | |
| JPH10326816A (en) | Method and system for estimating yield-reduction factor | |
| JPH06104154A (en) | Automatic quality control system | |
| JP2000049068A (en) | Method for determining exposure conditions and device for determining the exposure conditions in semiconductor manufacture process | |
| JPH0652698B2 (en) | Manufacturing equipment monitoring method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |