KR200267968Y1 - 가변비율분주회로 - Google Patents
가변비율분주회로 Download PDFInfo
- Publication number
- KR200267968Y1 KR200267968Y1 KR2019950045541U KR19950045541U KR200267968Y1 KR 200267968 Y1 KR200267968 Y1 KR 200267968Y1 KR 2019950045541 U KR2019950045541 U KR 2019950045541U KR 19950045541 U KR19950045541 U KR 19950045541U KR 200267968 Y1 KR200267968 Y1 KR 200267968Y1
- Authority
- KR
- South Korea
- Prior art keywords
- flip
- flop
- output
- input
- multiplexer
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
본 고안은 짝수와 홀수를 간단히 변환시킬 수 있는 분주회로로서, 다수 개의 플립플롭을 가지고, 각 플립플롭의 출력이 다음 단의 플립플롭의 데이터 입력에 인가되고, 마지막 플립플롭의 보수출력이 첫 번째 플립플롭의 데이터 입력에 인가되도록 구성된 종래의 분주회로에서, 클럭입력과 마지막 플립플롭의 보수출력을 익스클루시브 오아 논리 연산하는 익스클루시브 오아 게이트와, 상기 익스클루시브 오아 게이트의 출력과 클럭입력을 두 입력에서 받아서 셀렉터신호에 의하여 클럭입력 또는 익스클루시브 오아 게이트의 출력을 내보내는 멀티플렉서와, 상기 멀티플렉서의 출력을 상기 플립플롭의 각 클럭입력단자에 연결되도록 구성한 것이다.
Description
본 고안은 홀수배 및 짝수배로 분주 비율을 가변시킬 수 있는 분주회로에 관한 것으로, 특히 N개의 D플립플릅 (D FLIP-FLOP)와, 1개의 익스클루시브 오아게이트(E-OR GATE) 및 멀티플렉서(MULTIPLEXOR)로 구성하여 짝수배 분주도 할수 있도륵 한 홀수배 분주회로에 관한 것이다.
높은 주파수의 클럭신호나 싸인파 아날로그 신호를 낮은 주파수의 클럭신호나 아날로그 신호로 변환하기 위하여 분주기 또는 분주회로를 사용한다.
종래의 분주회로 중에서 짝수배 분주회로의 예를 제 1도에 도시하였다.
이 회로는 N개의 디(D)플립플롭(FLIP-FLOP)만으로 구성시킨 것이다. 즉 첫번째 디플립플롭(F1)의 출력단자(Q1)는 두 번째 디플립플릅(F2)의 입력단자(D2)에 연결되어 있고, 두 번째 디플립플롭(F2)의 출력단자(Q2)는 세 번째 디플립플롭(F3)의 입력단자(D3)에 연결하는 구성을 반복하여 N번째 디플립플릅(Fn)의 출력단자(Qn)에서 클럭출력(CLK_0)이 출력되도록 연결되어 있고, 클럭 입력단자(CLK_I)는 각 플립플롭(F1-Fn)의 클럭입력부(CP1-CPn)에 공통으로 연결되어 있다. 또한 n번째 플립플롭(Fn)의 출력단자(Qn)는 첫 번째 플립플릅(F1)의 입력단자(D1)에 연결되어 있다.
제1도에 도시된 바와 같은 회로를 가지는 분주회로의 동작은, 클럭 펄스가 있을 때마다 각 디플립플롭(F1 - Fn)의 내용은 오른쪽으로 1 비트씩 이동하고 동시에 n번째 플립플롭(Fn)의 보수 출력단자(Qn)가 첫 번째 플립플롭(F1)의 입력으로 되먹임 되어 돌아간다. 그래서 입력 클릭 n 개가 입력되면 출력 클럭 CLK_0 가 그 상태를 바꾼다.
이 분주회로는 디플립플롭이 클럭의 라이징(상향) 에지에서 동작하므로 출력도 이 입력클럭의 라이징에지에 동기되어 변화된다. 그래서 플립플롭 하나를 사용하면 2분주회로가 되고 플립플롭 2개를 사용하면 4분주회로가 되며, 또 플립플롭 3개를 사용하면 8분주회로가 된다.
이러한 종래의 짝수배 분주회로는 홀수 분주를 하지 못하며 홀수 분주회로를 구현하기위하여는 별도로 복잡한 회로를 구성하여야만 하였다.
본 고안은 이러한 불면을 해소하기 위하여 짝수와 홀수를 간단히 변환시킬수 있는 회로를 제공하려는 것이 그 목적이다.
이러한 목적을 달성하기 위하여 본 고안은 다수 개의 플립플롭을 가지고, 각 플립플롭의 출력이 다음 단의 플립플롭의 데이터 입력에 인가되고, 마지막 플립플롭의 보수 출력이 첫 번째 플립플롭의 데이터 입력에 인가되도록 구성된 분주회로에 있어서, 클럭입력과 마지막 플립플롭의 보수출력을 익스클루시브 오아논리 연산하는 익스클루시브 오아 게이트와, 상기 익스클루시브 오아 게이트의 출력과 클럭입력을 두 입력에서 받아서 셀렉터 신호에 의하여 클럭입력 또는 익스클루시브 오아 게이트의 출력을 내보내는 멀티플렉서와, 상기 멀티플렉서의 출력을 상기 플립플롭의 각 클럭입력단자에 연결되어서, 셀렉터신호에 의하여 멀티플렉서가 클럭입력을 선택하면 짝수배 분주회로로 동작되고, 셀렉터신호에 의하여 멀티플렉서가 익스클루시브 오아 게이트의 출력을 선택하면 홀수배 분주회로로 동작되는 가변 비율 분주회로를 제공한다. 여기서 플립플롭은 예로서 디플립플롭을 사용하면 되는데 클럭에 동기되어 동작되는 기타의 플립플롭을 사용하여도 된다.
제2도는 본 고안의 홀수배 분주회로를 도시한 것이고 제3도는 본 고안에 따른 3분주회로를 보인 것이다.
제 2도에서 보인 바와 같이 본 고안은 n개의 디플립플롭(F1-Fn)을 종래의 짝수배 분주회로처럼 연결하고, 클럭입력부에 1개의 익스클루시브 오아 게이트(E-OR GATE) 및 멀티플렉서(MUX)를 추가로 설치하여 구성한 것이다.
즉 첫 번째 디플립플롭(F1)의 출력단자(Q1)는 두 번째 디플립플롭(F2)의 입력단자(D2)에 연결되어 있고, 두 번째 디플립플롭(F2)의 출력단자(Q2)는 세 번째 디플립플롭(F3)의 입력단자(D3)에 연결하는 구성을 반복하여 N번째 디플립플롭(Fn)의 출력단자(Qn)에서 클럭출력(CLK_0)이 출력되도록 연결되고, 또한 n번째 플립플롭(Fn)의 출력단자(/Qn : Qn 바 단자)는 첫 번째 플립플롭(F1)의 입력단자(D1)에 연결되어 바출력이 입력으로 되먹임되도륵 구성되어 있다.
또 디플립플롭의 클럭입력부(CPl-CPn)에는 멀티플렉서(MUX)의 출력 Z 가 연결된다.
이 멀티플렉서(MUX)의 제1입력(11)에는 클럭입력(CLK_I)이 연결되고, 멀티플렉서(MUX)의 제2입력(12)에는 입력클럭 CLK_I 가 두 개 입력단자를 가진 익스클루시브 오아 게이트를 거쳐서 연결되며, 이 익스클루시브 오아 게이트의 다른 입력단자에는 마지막 디플립플롭의 바출력 /Qn 이 입력되도록 연결된다. 또한 멀티플렉서의 조건입력단자(C)에는 조건입력으로 셀렉터신호(SEL)가 입력되도록 연결되어 있다.
이 회로의 동작은 셀렉터신호(C)가 "0"이면 멀티플렉서의 제1입력 11 이 출력 Z로 나가서 디플립플롭의 클럭입력단자에 입력되므로 종래의 짝수배 분주회로와 같이 동작한다.
지금 조건입력인 셀렉터신호가 "1"이 되면, 클럭입력과 마지막 플립플롭(Fn)의 보수출력(/Qn)이 익스클루시브 오아(E-OR) 동작을 하여 각 플립플롭(F1-Fn)의 클럭입력부(CP1-CPn)에 인가된다. 이에 따라 마지막 플립플롭(Fn)의 바출력(/Qn)이 입력될 때마다 클럭입력의 상향 및 하향 엣지가 바뀌어서 출력 Z에 나타나게 된다. 그래서 디플립플롭에 의하여 결정되는 짝수 분주 수보다 하나가 작은 분주 즉 홀수 분주하는 동작을 한다.
간단한 예로서 디플립플롭을 두 개 설치하여 홀수배 분주인 3분주와 짝수배분주인 4분주를 할 수 있는 회로를 구성할 수가 있다.
제 3도는 본 고안의 일 예인 3분주 및 4분주회로를 보인 것이다.
즉 첫 번째 디플립플롭(F1)의 출력단자(Q1)는 두 번째 디플립플롭(F2)의 입력단자(D2)에 연결하고, 두 번째 디플립플롭(F2)의 출력단자(Q2)에서 출력클럭CLK_0 이 출력되며, 두 번째 플립플롭(F2)의 바출력단자(/Qn)에서 첫 번째 플립플롭(F1)의 입력단자(D1)에 연결되어 바출력이 입력으로 되먹임되도륵 구성된다. 또 디플립플롭의 클럭입력부(CP1,CP2)에는 멀티플렉서(MUX)의 출력 Z 가 연결되고, 디플립플롭의 리세트단자에는 리세트신호 RST 가 연결된다. 그리고 멀티플렉서(MUX)의 제1입력(11)에는 클럭입력(CLK_I)이 연결되고, 멀티플렉서(MUX)의 제2입력(12)에는 입력클럭 CLK_I 가 두 개 입력단자를 가진 익스클루시브 오아 게이트를 거쳐서 연결되며, 이 익스클루시브 오아 게이트의 다른 입력단자에는 두 번째 디플립플롭의 바출력 /Qn 이 입련되도록 연결된다. 또한 멀티플렉서의 조건입력단자(C)에는 셀렉터신호가 연결되어 있다.
제4도는 제3도의 회로의 동작 타이밍을 설명하기위한 타이밍도로서 제3도의 회로 동작을 제4도를 참조하면서 설명한다.
셀렉터신호 SEL이 "0"이면 멀티플렉서에서 입력 11이 선택되어 출력Z로 나가므로 종래와 같이 4분주회로 동작을 한다.
다음에는 셀렉터신호를 하이"1"로 하면, 클럭입력과 두 번째 플립플롭(F2)의 보수출력(/Q2)이 익스클루시브 오아(E-OR) 동작을 하여 각 플립플롭(F1,F2)의 클럭입력부(CP1,CP2)에 인가된다. 이에 따라 두 번째 플립플롭(F2)의 출력 (Q2)는 클럭입력의 상향 또는 하향 엣지(EDGE)에서 펄스 (PULSE)되고 클럭입력(CLK_I)이 3개 경과할 때마다 출력의 상태가 바뀌는 3분주회로 동작을 한다.
좀더 자세히 설명하면, 리세트신호와 셀렉터신호가 입력되기 전 까지는 입력클럭 그대로 임의대로 동작하고 있다가, t=0에서 리세트신호가 입력되고 셀렉터신호가 SEL이 "0" 으로 되면 멀티플렉서는 제1클럭입력 11을 선택하여 출력Z로 내보내어서 종래와 같이 4분주회로 동작을 하다가,
t=1에서 셀렉터신호가 하이"1"로 되면, 멀티플렉서에서 입력 12가 선택되어 출력Z로 나가므로 클럭입력과 두 번째 플립플롭(F2)의 보수출력(/Q2)이 익스클루시브 오아(E-OR) 동작을 하는데, 이는 제4도의 파행 SO에서 보인 바와 같이 두 번째 플립플롭(F2)의 보수출력 /Q2 가 변화 할 때마다 클럭입력의 상향 또는 하향 엣지(EDGE)에서 펄스 (PULSE)된다. 이로 인하여 클럭입력(CLK_I) 한 개 반마다 펄스의 하이 로우가 변화하여 결국 입력펄스 한 개 반이 펄스 두 개가 되어 출력되므로 펄스 네 개가 될 때 하나의 펄스를 출력하게 동작하는 플립플롭 두 개의 출력이 입력펄스 3개가 입력될 때마다 펄스 하나씩을 내보게 되므로 결국 3분주 동작을 하게 된다.
이렇게 동작되는 본 고안 회로에 의하여 설계할 경우 기존의 짝수 분주회로를 확장하여 짝수/홀수 분주회로를 만들 수 있으며 간단한 익스클루시브 오아 게이트(E-OR GATE)와 멀티플렉서(MULTIPLEXOR)만을 추가하여 달성이 되므로 회로의 복잡도를 감소시킬 수 있다.
제1도는 종래의 짝수배 분주 회로의 회로도이다.
제2도는 본 고안의 가변 비율 분주 회로의 회로도이다.
제3도는 본 고안의 홀수배/짝수배 분주 회로의 회로도이다.
제4도는 본고안의 가변 비율 분주 회로의 타이밍도이다.
Claims (1)
- 다수 개의 플립플롭을 가지고, 각 플립플롭의 출력이 다음 단의 플립플롭의 데이터 입력에 인가되고, 마지막 플립플롭의 보수출력이 첫 번째 플립플롭의 데이터 입력에 인가되도록 구성된 분주회로에 있어서,클럭입력과 마지막 플립플롭의 보수출력을 익스클루시브 오아 논리 연산하는 익스클루시브 오아 게이트와,상기 익스클루시브 오아 게이트의 출력과 클럭입력을 두 입력에서 받아서 셀렉터신호에 의하여 클럭입력 또는 익스클루시브 오아 게이트의 출력을 내보내는 멀티플렉서와,상기 멀티플렉서의 출력을 상기 플립플롭의 각 클럭입력단자에 연결되어서, 셀렉터신호에 의하여 멀티플렉서가 클럭입력을 선택하면 짝수배 분주회로로 동작되고,셀렉터신호에 의하여 멀티플렉서가 익스클루시브 오아 게이트의 출력을 선택하면 홀수배 분주회로로 동작되며, 상기 플립플롭 두 개를 사용하여 3분주 또는 4분주 동작을 하게 하는 것이 특징인 가변 비율 분주회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950045541U KR200267968Y1 (ko) | 1995-12-22 | 1995-12-22 | 가변비율분주회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950045541U KR200267968Y1 (ko) | 1995-12-22 | 1995-12-22 | 가변비율분주회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970047760U KR970047760U (ko) | 1997-07-31 |
KR200267968Y1 true KR200267968Y1 (ko) | 2002-08-08 |
Family
ID=60836356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019950045541U KR200267968Y1 (ko) | 1995-12-22 | 1995-12-22 | 가변비율분주회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200267968Y1 (ko) |
-
1995
- 1995-12-22 KR KR2019950045541U patent/KR200267968Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970047760U (ko) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4626716A (en) | Digital signal delay circuit | |
US3818354A (en) | Pulse frequency dividing circuit | |
JP2959372B2 (ja) | クロック生成回路 | |
EP0600815A2 (en) | A high resolution programmable pulse generator | |
KR0159213B1 (ko) | 가변 지연회로 | |
EP0404127B1 (en) | Signal generator | |
US5467041A (en) | Variable delay buffer circuit | |
CN111224649B (zh) | 高速接口的固定延时电路 | |
KR950003018B1 (ko) | 입력신호주파수를 선택된 분주비에 의해 분주하기 위한 가변분주장치 | |
KR19980087545A (ko) | 디지털 주파수 체배기용 조합 지연 회로 | |
US5488325A (en) | Timing generator intended for semiconductor testing apparatus | |
KR960011539B1 (ko) | Ic 시험장치의 논리비교회로 | |
KR950030485A (ko) | 타이밍 발생장치 | |
KR200267968Y1 (ko) | 가변비율분주회로 | |
KR920003658A (ko) | 논리비교회로 | |
EP0766402A2 (en) | Counter circuit | |
US5937024A (en) | Counter for counting high frequency | |
KR950000205Y1 (ko) | 디지탈신호 지연회로 | |
KR970009785B1 (ko) | 임의 분주클럭 발생회로 | |
KR100214557B1 (ko) | 분주회로 | |
JP2000151372A (ja) | 伝搬遅延方法及び装置、並びに位相同期回路 | |
KR920006931Y1 (ko) | 홀수분주회로 | |
US5469477A (en) | Method and arrangement for minimizing skew | |
SU1197068A1 (ru) | Управл ема лини задержки | |
JP2661811B2 (ja) | フレームパタン検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision |
Free format text: TRIAL AGAINST DECISION OF REJECTION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL Free format text: TRIAL NUMBER: 2001101002875; TRIAL AGAINST DECISION OF REJECTION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
N231 | Notification of change of applicant | ||
B701 | Decision to grant | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20060302 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |