KR200230496Y1 - 회로기판 - Google Patents
회로기판 Download PDFInfo
- Publication number
- KR200230496Y1 KR200230496Y1 KR2020010002870U KR20010002870U KR200230496Y1 KR 200230496 Y1 KR200230496 Y1 KR 200230496Y1 KR 2020010002870 U KR2020010002870 U KR 2020010002870U KR 20010002870 U KR20010002870 U KR 20010002870U KR 200230496 Y1 KR200230496 Y1 KR 200230496Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- grooves
- circuit board
- thin film
- groove
- Prior art date
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
본 고안은 회로기판을 납땜하는 관통홈과 관통홈 사이에 형성된 도전성 박막의 패턴을 세선(細線)으로 형성하여 관통홈과 관통홈 사이를 손쉽게 연결하면서 납땜시 납땜이 박막의 패턴으로 번지는 것을 방지할 수 있는 회로기판에 관한 것이다.
본 고안은 장방형상의 박형 기판에 복수 개의 매트릭스 형상의 관통홈이 형성된 몸체를 갖으며, 상기 관통홈에 전자부품 칩이 실장되어 납땜되는 회로기판에서, 상기 관통홈과 관통홈 사이에 형성된 패턴이 세선(細線)으로 형성된 것을 특징으로 한다.
Description
본 고안은 납땜 번짐을 예방하기 위한 회로기판에 관한 것으로서, 더욱 상세하게는 회로기판을 납땜하는 관통홈과 관통홈 사이에 형성된 도전성 박막의 패턴을세선(細線)으로 형성하여 관통홈과 관통홈 사이를 손쉽게 연결하면서 납땜시 납땜이 박막의 패턴으로 번지는 것을 방지할 수 있는 회로기판에 관한 것이다.
또한 그라운드패턴에서 연장되며 실장된 전자부품 칩과 연결되는 그라운드부의 관통홈과 관통홈 사이에 도전성 박막의 패턴을 세선(細線)으로 형성하여 납땜시 납땜이 박막의 패턴으로 번지는 것을 방지하는 회로기판에 관한 것이다.
일반적으로, 회로기판은 복수 개의 전기, 전자소자들로 소정의 회로를 구성하기 위한 물리적 공간과 전기적 연결수단을 제공하기 위해 많이 이용되고 있으며, 그 목적과 이용 분야에 따라 수많은 종류의 회로기판이 제작되고 있다.
이러한 회로기판의 상부 면에 각종 전기, 전자 소자들이 실장되며, 이 소자들의 단자들은 복수 개의 관통홈에 삽입된다.
이때 삽입된 단자들은 회로기판 몸체를 관통하여 형성된 관통홈을 통해 회로기판 하면으로 돌출되며, 돌출된 각각의 단자들은 해당하는 관통홈에 형성된 도전성 동박의 솔더랜드(테두리)를 넘지 않는 범위내에서 납땜된다.
또한 회로기판 하부의 중앙부에 도전성을 갖는 박막을 형성된 그라운드부가 일체로 넓은 포인트로 형성되어 전자부품의 어스선을 부착하여 전자부품들을 어스시키는 역할을 수행하였다.
이와 같은 종래의 회로기판은 전자부품 칩을 실장하여 납땜하여 고정된 전자부품 칩의 단자를 다른 전자부품 칩의 단자에 연결하기 위하여 연결되는 전자부품이 실장된 관통홈을 서로 납땜으로 연결하여 사용하였다. 그러나 회로의 구성이 복잡하면 납땜에 의해 연결되는 여러 단자들 중에 전기적 연결이 정확히 되지 않는단자가 발생하여 구성된 회로가 정확하게 동작하지 않는 문제가 발생된다.
또한 전자부품 칩을 어스하기 위하여 회로기판의 중앙에 형성된 그라운드부에 납땜하여 고정하는 하는 것은 납땜시 도전성 박막의 패턴을 따라 납땜이 번지는 문제점이 발생하였다.
이와 같은 문제점을 해결하기 위한 본 고안의 목적은 회로기판을 납땜하는 관통홈과 관통홈 사이에 형성된 도전성 박막의 패턴을 세선(細線)으로 형성하여 관통홈과 관통홈 사이를 손쉽게 연결하면서 납땜시 납땜이 박막의 패턴으로 번지는 것을 방지할 수 있는 회로기판을 제공하는 것이다.
본 고안의 다른 목적은 그라운드패턴에서 연장되며 전자부품 칩과 연결하는 그라운드부의 관통홈과 관통홈 사이에 도전성 박막의 패턴을 세선(細線)으로 형성하여 납땜시 납땜이 박막의 패턴으로 번지는 것을 방지하는 회로기판을 제공하는 것이다.
본 고안의 또 다른 목적은 후술될 본 고안의 구성과 작용에서 보다 상세히 설명될 것이다.
도 1은 본 고안의 일실시예에 따른 회로기판의 상면 사시도이다.
도 2는 본 고안의 일실시예에 따른 회로기판의 하면 사시도이다.
도 3은 도 2의 부분 확대도이다.
<도면의 주요부분에 대한 부호의 설명>
A : 회로기판 상면 B : 회로기판 하면
1 : 회로기판 3 : 고정구멍
5 : 커넥터부 7 : 그라운드패턴
9,9',15 : 관통홈 11,17,19 : 패턴
13 : 드라운드부 21 : 솔더랜드
상기와 같은 목적을 달성하기 위하여 본 고안은, 장방형상의 박형 기판의 상면과 하면에 복수 개의 매트릭스 형상의 관통홈이 형성된 몸체를 갖고, 기판 하면의 외각부에 도전성 박막의 패턴으로 커넥터부와 연결된 그라운드패턴을 갖으며, 기판 상면의 관통홈에 전자부품 칩이 실장하여 기판 하면의 관통홈을 납땜되는 회로기판에서, 관통홈과 관통홈을 연결하는 도전성 박막의 패턴이 세선(細線)으로 형성된 것을 특징으로 한다.
바람직하게, 그라운드패턴과 커넥터부에 연결하는 도전성 박막의 패턴이 세선(細線)으로 형성된 것을 특징으로 한다.
또한 바람직하게, 그라운드패턴을 기판 중간에 형성된 관통홈에 연결하여 그라운드패턴으로 사용하는 경우에, 그라운드패턴으로 사용되는 관통홈과 관통홈 사이에 도전성 박막의 패턴이 세선(細線)으로 형성된 것을 특징으로 하는 회로기판.
이하, 도면을 참조하여 본 고안의 구성을 더욱 상세히 설명한다.
도 1은 본 고안의 일실시예에 따른 회로기판의 상면 사시도이고, 도 2는 본 고안의 일실시예에 따른 회로기판의 하면 사시도이며, 도 3은 도 2의 부분 확대도이다.
이 실시예에 의한 회로기판은 합성수지 재질의 장방형상의 박형 기판(1)에 매트릭스 형상으로 복수 개의 관통홈(9)이 형성된 몸체를 가지며, 몸체의 모서리에는 회로기판 고정용 홀(3)이 형성되며, 몸체의 일측에는 커넥터부(5)가 형성된다.
회로기판 상면(A)에는 몸체의 표면 면적보다 작은 장방형상을 가지며 내부에는 매트릭스형으로 복수 개의 관통홈(9)이 형성되는 전자부품 칩의 배치영역이 형성되고, 몸체의 하면(B)에는 상면의 관통홈(9)에 대응하는 관통홈(9')이 형성되고,전자부품 칩의 배치영역과 대응되는 형상과 면적을 갖는 회로 형성영역이 형성된다.
회로기판 하면(B)의 최외각에는 도 2 및 도 3에 도시한 바와 같이 도전성 박막으로 이루어진 그라운드패턴(7)이 형성되며, 그라운드패턴(7)은 커넥터부(5)에 세선(細線)으로 형성된 도전성 박막의 패턴(19)으로 연결된다.
또한, 회로기판 하면(B)의 중앙에는 그라운드패턴(7)에서 연장된 그라운드부(13)가 위치한다. 회로 기판 중앙의 그라운드부(13)는 세선(細線)으로 형성된 도전성 박막의 패턴(17)이 관통홈(15)과 관통홈(15) 사이를 연결하는 형태로 형성된다.
그리고, 도 3에 도시한 바와 같이 회로기판 하면(B)에 형성된 관통홈(9')들와 그라운드부에 형성된 관통홈(15)들의 둘레는 동박 재질의 솔더랜드(21)가 원형으로 형성된다.
상술한 바와 같은 구성에 의하여, 본 고안에 의한 실시예를 바탕으로 작용을 설명한다.
도 1의 바람직한 실시예의 회로기판(1)에 전기, 전자부품 칩을 배치할 때, 회로기판 상면(A)에서는 전자부품 칩의 배치영역에 배치되는 복수 개의 전자부품 칩들의 단자들은 복수 개의 관통홈(9)들에 작업자의 임의의 의도에 의해 배치된다.
배치된 전자부품 칩들의 단자들은 회로기판 상면의 관통홈(9)으로 삽입되어 회로기판 하면(B)에 형성된 관통홈(9')으로 돌출되며, 돌출된 각각의 단자들은 관통홈(9')의 둘레에 형성된 솔더랜드(21)의 테두리를 넘지 않는 범위내에서 납땜으로 부착된다.
이때, 부착된 전자부품 칩들을 다른 전자부품 칩에 연결하는 되거나 또는 이웃하는 관통홈(9')에 연결되는 경우에는 관통홈(9')과 관통홈(9') 사이에 도선 역할을 수행하도록 도전성 박막의 패턴(11)이 형성시키는데, 도전성 박막의 패턴(11)은 아주 가는 세선(細線)으로 형성된다.
이와 같이 관통홈(9')과 관통홈(9')을 도전성 박막의 패턴(11)으로 연결하면 관통홈(9')과 관통홈(9') 사이를 납땜으로 연결하는 불필요한 공정을 절약할 수 있으며, 또한 가는 세선(細線)으로 도전성 박막의 패턴(11)을 형성함으로써 도전성 박막의 패턴(11)을 넓게 형성하는 경우에 납땜이 솔더랜더(21)의 테두리를 벗어나 박막의 패턴을 따라 흐르게 되는 것을 예방할 수 있다.
또한, 회로기판 하부(B)의 둘레에 형성된 그라운드패턴(7)으로부터 회로기판의 중간부에 연장되는 그라운드부(13)는 그라운드패턴(7)으로부터 가는 세선(細線)의 도전성 박막의 패턴(17)으로 연장되고, 패턴(17) 사이에 솔더랜드(21)가 형성된 관통홈(15)이 형성되어 도전성을 유지하면서 순차적으로 연장된다.
그라운드부(13)에 전자부품 칩을 연결하는 경우에 전자부품 칩에서 연장된 연결선을 그라운드부(13)의 관통홈(15)에 삽입하고 납땜함으로써 그라운드부에 전자부품 칩을 간단하게 연결할 수 있다. 이때, 그라운드부(13)의 관통홈(15)과 관통홈(15)을 연결하는 도전성 박막의 패턴(17)이 가는 세선(細線)으로 형성되어 있기 때문에 연결된 관통홈(15)을 납땜하는 경우에 납땜이 패턴(17)을 따라 번지는 것을방지할 수 있다.
또한 회로기판 하면(B)의 최외각에 형성된 도전성 박막의 그라운드패턴(7)은 커넥터부(5)와 세선(細線)으로 형성된 도전성 박막의 패턴(19)으로 연결된다.
상술한 바와 같이 본 고안에 있어서, 회로기판 하면(B)의 그라운드패턴(7)은 작업자가 의도한 용도에 따라 어스선으로 사용하거나 또는 전원으로 사용할 수 있는 것과 같이 다양한 용도로 사용할 수 있다.
이상에서 상세히 설명한 바와 같이, 본 고안은 바람직한 실시예에 대해 상세히 기술되었지만, 본 고안이 속하는 기술 분야에 있어서 통상의 지식을 가진 사람이라면, 본 고안의 정신 및 범위를 벗어나지 않으면서 본 고안을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다.
본 고안에 의하면, 전자부품 칩이 실장된 회로기판의 하부에서 다른 전자부품 칩에 연결하는 관통홈과 관통홈 사이를 세선(細線)의 도전성 박막의 패턴으로 형성함으로써 관통홈과 관통홈 사이를 원활하게 연결하면서도 전자부품의 납땜시 납땜이 도전성 박막의 패턴으로 번지는 것을 방지할 수 있다.
또한 그라운드패턴에서 연장되는 그라운드부에 관통홈을 설치하고, 관통홈과 관통홈 사이를 세선(細線)으로 형성된 도전성 박막의 패턴으로 연결함으로써 전자부품 칩에서 그라운드부에 연결하는 경우에 손쉽게 연결하면서 납땜시 납땜이 패턴을 따라 번지는 것을 방지할 수 있다.
Claims (3)
- 장방형상의 박형 기판의 상면과 하면에 복수 개의 매트릭스 형상의 관통홈이 형성된 몸체를 갖고, 상기 기판 하면의 외각부에 도전성 박막의 패턴으로 커넥터부와 연결된 그라운드패턴을 갖으며, 상기 기판 상면의 관통홈에 전자부품 칩이 실장하여 상기 기판 하면의 관통홈을 납땜되는 회로기판에서, 상기 관통홈과 관통홈을 연결하는 도전성 박막의 패턴이 세선(細線)으로 형성된 것을 특징으로 하는 회로기판.
- 제 1항에 있어서, 상기 그라운드패턴과 커넥터부에 연결하는 도전성 박막의 패턴이 세선(細線)으로 형성된 것을 특징으로 하는 회로기판.
- 제 1항에 있어서, 상기 그라운드패턴을 상기 기판 중간에 형성된 관통홈에 연결하여 그라운드패턴으로 사용하는 경우에, 상기 그라운드패턴으로 사용되는 관통홈과 관통홈 사이에 도전성 박막의 패턴이 세선(細線)으로 형성된 것을 특징으로 하는 회로기판.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020010002870U KR200230496Y1 (ko) | 2001-02-07 | 2001-02-07 | 회로기판 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020010002870U KR200230496Y1 (ko) | 2001-02-07 | 2001-02-07 | 회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR200230496Y1 true KR200230496Y1 (ko) | 2001-07-19 |
Family
ID=73062881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2020010002870U KR200230496Y1 (ko) | 2001-02-07 | 2001-02-07 | 회로기판 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200230496Y1 (ko) |
-
2001
- 2001-02-07 KR KR2020010002870U patent/KR200230496Y1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5683788A (en) | Apparatus for multi-component PCB mounting | |
KR930019079A (ko) | 인쇄 회로 기판 | |
JP4524291B2 (ja) | 平型アース端子およびその表面実装方法 | |
US7368666B2 (en) | Surface-mounting type electronic circuit unit without detachment of solder | |
JPH02198192A (ja) | 表面装着型デカップリングコンデンサ | |
US9769925B2 (en) | Relieved component pad for 0201 use between vias | |
KR200230496Y1 (ko) | 회로기판 | |
JP2789406B2 (ja) | 回路基板 | |
JP2020102472A (ja) | プリント基板 | |
KR200188982Y1 (ko) | 회로기판 | |
JP2008166471A (ja) | 配線用基板 | |
US6933449B2 (en) | Selective area solder placement | |
US20070089901A1 (en) | Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component | |
JP2001156416A (ja) | フレキシブル配線基板の接続構造 | |
KR100370683B1 (ko) | 전자회로유닛의 프린트기판에 대한 설치구조 및 전자회로유닛의 프린트기판에 대한 설치방법 | |
JPH05102621A (ja) | 導電パターン | |
CN219718606U (zh) | 一种pcb板及其电子产品 | |
JP2005072482A (ja) | ランドパターン構造および電気部品搭載用基板 | |
KR100646630B1 (ko) | 발광다이오드용 인쇄회로기판 제조방법 및 이를 이용한발광다이오드용 인쇄회로기판 | |
JP2636332B2 (ja) | プリント基板 | |
JPH04245465A (ja) | 電気部品及びその半田付け方法 | |
JP3038144B2 (ja) | 回路基板 | |
EP2134146A1 (en) | Printed circuit board assembly and a method of assembling thereof | |
JP2960690B2 (ja) | 回路基板 | |
JPH09312450A (ja) | プリント基板構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
REGI | Registration of establishment | ||
T601 | Decision to invalidate utility model after technical evaluation | ||
LAPS | Lapse due to unpaid annual fee |