KR20020084724A - Active hybrid circuit for high speed wired communication - Google Patents
Active hybrid circuit for high speed wired communication Download PDFInfo
- Publication number
- KR20020084724A KR20020084724A KR1020010023681A KR20010023681A KR20020084724A KR 20020084724 A KR20020084724 A KR 20020084724A KR 1020010023681 A KR1020010023681 A KR 1020010023681A KR 20010023681 A KR20010023681 A KR 20010023681A KR 20020084724 A KR20020084724 A KR 20020084724A
- Authority
- KR
- South Korea
- Prior art keywords
- current source
- signal
- terminal
- digital analog
- digital
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/03—Hybrid circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
본 발명은 유선통신에서 사용되는 하이브리드 회로에 관한 것으로, 특히 송신부에서 전송한 데이터가 수신부로 반사되지 않도록 하는 액티브 하이브리드 회로에 관한것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid circuit used in wired communication, and more particularly, to an active hybrid circuit in which data transmitted from a transmitter is not reflected to a receiver.
일반적으로, 하이브리드 회로란 양방향 통신에서 데이터를 송신하는 송신부(transmitter)가 데이터를 송신할때 신호가 라인(line)쪽으로만 전송되지 않고 수신부(receiver)쪽으로도 되돌아와서 수신부로 수신되지 않도록 전송신호와 수신부를 격리 시키는 회로를 말하며, 모뎀, 전화기, 고속 통신용 이더넷 시스템 등에서 사용되고 있다.In general, a hybrid circuit includes a transmission signal and a transmission signal such that when a transmitter transmitting data in two-way communication transmits data, the signal is not transmitted only to the line but also returned to the receiver and is not received by the receiver. This circuit isolates the receiver and is used in modems, telephones, Ethernet systems for high-speed communication.
도 1을 참조하여 종래의 하이브리드 회로에 대하여 설명하기로 한다.A conventional hybrid circuit will be described with reference to FIG. 1.
도 1은 종래의 하이브리드 회로의 블럭 다이어 그램을 도시한 것으로, 종래의 하이브리드 회로는 신호를 전송하거나 전송된 신호를 수신받는 마그네틱 트랜스 포머(1)와 상기 트랜스 포머에 유기된 신호를 수신부로 보내거나, 송신부의 신호를 트랜스 포머로 전송하는 저항 브릿지(2)로 구성된다.1 shows a block diagram of a conventional hybrid circuit, in which a conventional hybrid circuit transmits a signal or receives a magnetic transformer 1 and a signal induced in the transformer to a receiver. And a resistance bridge 2 for transmitting the signal of the transmitter to the transformer.
상기한 종래의 하이브리드 회로의 동작을 도 1을 참조하여 설명하도록 한다.The operation of the conventional hybrid circuit described above will be described with reference to FIG. 1.
종래의 하이브리드 회로는 송신부에서 데이터를 전송할때 트랜스 포머(1)의 임피던스와 매칭시키기 위한 다수의 터미네이션(termination) 저항과 데이터를 수신시 송신부와 격리시키기 위한 다수의 저항으로 이루어진 저항브릿지(2)로 구성되어 있다.Conventional hybrid circuits include a resistance bridge (2) consisting of a plurality of termination resistors for matching the impedance of the transformer (1) when transmitting data from the transmitter and a plurality of resistors for isolating the data from the transmitter when receiving the data. Consists of.
상기 저항 브릿지는 내부적으로 송신부와 수신부의 신호가 상호 영향을 미칠수 있도록 구성되어 있으므로 송신부의 신호가 저항브릿지(2)를 경유하여 마그네틱 트랜스 포머(1)로 전달될때 수신부에 영향을 미치게 되어있다.Since the resistance bridge is configured to internally influence the signal of the transmitter and the receiver, the signal of the transmitter affects the receiver when the signal of the transmitter is transmitted to the magnetic transformer 1 via the resistor bridge 2.
또한 상기 저항 브릿지(2)는 저항의 전압 분배 특성을 이용한 회로이므로 송신부의 신호가 트랜스 포머(1)를 통하여 외부(line)로 전송될때 신호의 감쇠가 매우 커서 효율이 상당히 떨어지는 단점이 있었다.In addition, since the resistance bridge 2 is a circuit using a voltage distribution characteristic of the resistor, when the signal of the transmitter is transmitted to the outside through the transformer 1, the attenuation of the signal is very large and thus the efficiency is considerably reduced.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 신호를 전송하거나 수신할때 효율을 높이고, 신호를 전송할시 수신부로 반사되는 신호가 적은 하이브리드 회로를 제공함에 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above-mentioned conventional problems, and an object thereof is to provide a hybrid circuit that improves efficiency when transmitting or receiving a signal and has less signal reflected to a receiver when transmitting a signal.
도 1은 종래의 하이브리드 회로의 블럭 다이어 그램.1 is a block diagram of a conventional hybrid circuit.
도 2는 본 발명에 따른고속 유선 통신용 액티브 하이브리드 회로의 블럭 다이어 그램.2 is a block diagram of an active hybrid circuit for high-speed wired communication in accordance with the present invention.
도 3은 본 발명에 따른 고속 유선 통신용 액티브 하이브리드 회로의 일실시예.3 is an embodiment of an active hybrid circuit for high-speed wired communications in accordance with the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 제1 디지털 아날로그 변환부 20 : 제2 디지털 아날로그 변환부10: first digital analog converter 20: second digital analog converter
30 : 신호 변환부 40 : 차동 증폭부30: signal converter 40: differential amplifier
본 발명은 송신부에서 전송한 데이터가 수신부로 반사되지 않도록 하는 액티브 하이브리드 회로에 관한것으로 이를 위한 본 발명은, 디지털 신호를 아날로그 전류 신호로 변환하고, 임피던스 매칭을 하는 제1 디지털 아날로그 변환수단; 상기 제1 디지털 아날로그 변환수단에 입력되는 디지털 신호와 동일한 신호를 인가받아 제1 디지털 아나로그 변환수단과 동일한 출력값을 생성하는 제2 디지털 아날로그 변환수단; 상기 제1 디지털 아날로그 변환수단에서 출력되는 전류 신호를 전압 신호로 바꾸어 외부로 데이터를 전송하는 신호 변환수단; 및 상기 제1 디지털 아날로그 변환수단의 출력값과 제2 디지털 아날로그 변환수단의 출력값을 인가받아 상기 신호 변환수단으로 부터 되돌아오는 반사파의 영향을 제거하는 차동 증폭수단을 포함하여 이루어지는 것을 특징으로 한다.The present invention relates to an active hybrid circuit which prevents data transmitted from a transmitter from being reflected to a receiver. The present invention includes: first digital analog converter for converting a digital signal into an analog current signal and performing impedance matching; Second digital analog converting means for receiving the same signal as the digital signal input to the first digital analog converting means and generating the same output value as the first digital analog converting means; Signal converting means for converting the current signal output from the first digital analog converting means into a voltage signal and transmitting data to the outside; And a differential amplifying means for receiving the output value of the first digital analog converting means and the output value of the second digital analog converting means and removing the influence of the reflected wave returned from the signal converting means.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .
도 2는 본 발명의 개념을 나타내는 블럭 다이어 그램이다.2 is a block diagram illustrating the concept of the present invention.
도 2를 참조하면 본 발명은, 디지털 신호를 아날로그 전류 신호로 변환하고, 임피던스 매칭을 하는 제1 디지털 아날로그 변환부(10)와, 상기 제1 디지털 아날로그 변환부(10)에 입력되는 디지털 신호와 동일한 신호를 인가받아 제1 디지털 아나로그 변환부(10)와 동일한 출력값을 생성하는 제2 디지털 아날로그 변환부(20)와, 상기 제1 디지털 아날로그 변환부(10)에서 출력되는 전류 신호를 전압 신호로 바꾸어 외부로 데이터를 전송하는 신호 변환부(30) 및 상기 제1 디지털 아날로그 변환부(10)의 출력값과 제2 디지털 아날로그 변환부(20)의 출력값을 인가받아 상기 신호 변환부(30)로부터 되돌아오는 반사파의 영향을 제거하는 차동 증폭부(40)를 포함하여 이루어진다.Referring to FIG. 2, the present invention relates to a first digital analog converter 10 for converting a digital signal into an analog current signal and performing impedance matching, and a digital signal input to the first digital analog converter 10. The second digital analog converter 20 generates the same output value as the first digital analog converter 10 by receiving the same signal, and the current signal output from the first digital analog converter 10 as a voltage signal. The signal converter 30 for transmitting data to the outside and the output value of the first digital analog converter 10 and the output value of the second digital analog converter 20 are received from the signal converter 30. And a differential amplifier 40 for removing the influence of the reflected wave.
상기와 같이 구성된 고속 유선 통신용 액티브 하이브리드 회로를 도 2를 참조하여 설명하기로 한다.An active hybrid circuit for high speed wired communication configured as described above will be described with reference to FIG. 2.
먼저, 제1 디지털 아날로그 변환부(10)는 송신할 데이터에 응답하여 전원전압에 연결되어 있는 저항(32)과 저항(33)에 송신할 데이터에 해당하는 전압을 발생시킨다.First, the first digital analog converter 10 generates a voltage corresponding to the data to be transmitted to the resistor 32 and the resistor 33 connected to the power supply voltage in response to the data to be transmitted.
즉, 하이 레벨의 신호가 전송될 때에는 제1 디지털 아날로그 변환부(10)가 활성화 되고, 이때 저항(32)과 저항(33)에 송신할 데이터에 해당하는 전압이 생성되어 제1 디지털 아날로그 변환부(10)에 의하여 생성되는 출력전압(vo1)은 신호 변환부(30)에 있는 트랜스포머(31)에 전압이 유기되어 외부 라인(line)으로 신호가 방출된다.That is, when a high level signal is transmitted, the first digital analog converter 10 is activated, and at this time, a voltage corresponding to data to be transmitted to the resistor 32 and the resistor 33 is generated to generate the first digital analog converter. In the output voltage vo1 generated by the reference numeral 10, the voltage is induced to the transformer 31 in the signal converter 30 so that a signal is emitted to an external line.
다음으로, 제2 디지털 아날로그 변환부(20)는 상기 제1 디지털 아날로그 변환부(10)에 인가된 송신 데이터와 동일한 송신 데이터를 인가받는다.Next, the second digital analog converter 20 receives the same transmission data as the transmission data applied to the first digital analog converter 10.
여기서, 상기 제2 디지털 아날로그 변환부(20)의 전력소모를 줄이기 위하여 상기 제2 디지털 아날로그 변환부(20)에 사용되는 저항(22, 23)의 값을 저항(32, 33)에 비해 작게 함으로서 출력 전류를 감소시킬수 있다.Here, in order to reduce power consumption of the second digital analog converter 20, the values of the resistors 22 and 23 used in the second digital analog converter 20 are made smaller than the resistors 32 and 33. The output current can be reduced.
상기 제2 디지털 아날로그 변환부(20)에서 사용되는 저항(22, 23)과 저항(32, 33)의 비가 1: N 이면 상기 제2 디지털 아날로그 변환부에서 소모되는 전류는 제1 디지털 아날로그 변환부(10)에 비하여 1/N이 된다.When the ratio of the resistors 22 and 23 and the resistors 32 and 33 used in the second digital analog converter 20 is 1: N, the current consumed by the second digital analog converter is the first digital analog converter. It becomes 1 / N compared with (10).
이때, 제2 디지털 아날로그 변환부(20)에 의하여 저항(22)과 저항(23)사이에 출력되는 출력전압(Vo2)은 상기 출력전압(Vo1)과 동일한 값을 가지게 된다.In this case, the output voltage Vo2 output between the resistor 22 and the resistor 23 by the second digital analog converter 20 has the same value as the output voltage Vo1.
따라서, 제2 디지털 아날로그 변환부(20)에서 사용되는 저항(22, 23)의 저항값과 저항(32, 33)갑과는 일정한 비율을 갖는다.Therefore, the resistance values of the resistors 22 and 23 and the resistors 32 and 33 used in the second digital analog converter 20 have a constant ratio.
즉, 제2 디지털 아날로그 변환부(20)에 의하여 저항(22)과 저항(23)사이에 출력되는 출력전압(vo2)은 상기 출력전압(vo1)과 동일한 값을 가지게 된다.That is, the output voltage vo2 output between the resistor 22 and the resistor 23 by the second digital analog converter 20 has the same value as the output voltage vo1.
마지막으로, 상기 제1 디지털 아날로그 변환부(10)의 출력전압(vo1)과 제2 디지털 아날로그 변환부(20)의 출력전압(vo2)은 상기 차동 증폭부(40)에 인가된다.Finally, the output voltage vo1 of the first digital analog converter 10 and the output voltage vo2 of the second digital analog converter 20 are applied to the differential amplifier 40.
여기서, 제1 디지털 아날로그 변환부(10)의 출력전압(vo1)과 제2 디지털 아날로그 변환부(20)의 출력전압(vo2)는 같은 전압이므로 차동 증폭기에 입력되면 상쇄되어 차동증폭기에서는 아무런 출력이 나타나지 않게 된다.Here, since the output voltage vo1 of the first digital analog converter 10 and the output voltage vo2 of the second digital analog converter 20 are the same voltage, they are canceled when they are input to the differential amplifier. It will not appear.
상기 차동 증폭부는 외부 라인(line)에서 데이터를 수신할때는 데이터를 수신하는 수신부로서의 역할을 하는데, 송신부에서 데이터를 송신할때 발생되는 반사파가 수신부에 영향을 미치지 않게 된다.The differential amplifier serves as a receiver for receiving data when receiving data from an external line, and the reflected wave generated when transmitting data from the transmitter does not affect the receiver.
도 3은 본 발명의 바람직한 일실시예에 따른 고속 유선 통신용 액티브 하이브리드 회로의 적용예를 나타낸다.3 shows an application example of an active hybrid circuit for high-speed wired communication according to a preferred embodiment of the present invention.
도 3을 참조하면, 송신할 데이터가 제1 디지털 아날로그 변환부(100)와 제2 디지털 아날로그 변환부(200)에 인가되면, 제1 디지털 아날로그 변환부(100)는 인가된 데이터를 아날로그 전류 신호로 변환하고, 임피던스 매칭을 하는 제1 디지털 아날로그 변환부(100)와, 상기 제1 디지털 아날로그 변환부(100)에 입력되는 디지털 신호와 동일한 신호를 인가받아 제1 디지털 아나로그 변환부(100)와 동일한 출력값을 생성하고, 임피던스 매칭을 하는 제2 디지털 아날로그 변환부(200)와, 상기 제1 디지털 아날로그 변환부(100)에서 출력되는 전류 신호를 전압 신호로 바꾸어 외부로 데이터를 전송하는 신호 변환부(300) 및 상기 제1 디지털 아날로그 변환부(100)의 출력값과 제2 디지털 아날로그 변환부(200)의 출력값을 인가받아 상기 신호 변환부(300)로부터 되돌아오는 반사파의 영향을 제거하는 차동 증폭부(400)를 포함하여 이루어진다.Referring to FIG. 3, when data to be transmitted is applied to the first digital analog converter 100 and the second digital analog converter 200, the first digital analog converter 100 converts the applied data into an analog current signal. The first digital analog converter 100 and the first digital analog converter 100 for impedance matching and the same signal as the digital signal input to the first digital analog converter 100 are applied to the first digital analog converter 100. The second digital analog converter 200 generates an output value identical to that of impedance matching, and converts a current signal output from the first digital analog converter 100 into a voltage signal to transmit data to the outside. The reflected wave returned from the signal converter 300 receives the output value of the unit 300 and the first digital analog converter 100 and the output value of the second digital analog converter 200. It comprises a differential amplifier 400 to remove the effect.
구체적으로, 상기 제1 디지털 아날로그 변환부(100)는, 음(-)단자는 전원전압에 연결되고 양(+)단자는 제2 전류원(140)의 음(-)단자에 접속되는 제1전류원(110)과, 음(-)단자는 상기 제1 전류원(110)의 양(+)단자에 접속되고 양(+)단자는 접지되는 제2 전류원(140)과, 음(-)단자는 전원전압에 접속되고 양(+)단자는 제4 전류원(120)의 음(-)단자에 접속되는 제3 전류원(130)과, 음(-)단자는 상기 제3 전류원(130)의 양(+)단자에 접속되고 양(+)단자는 접지되는 제4 전류원(120); 및 상기 제1 전류원(110)의 양(+)단자와 제2 전류원(140)의 음(-)단자가 연결되는 노드와 상기 제3 전류원(130)의 양(+)단자와 제4 전류원(120)의 음(-)단자가 연결되는 노드에 접속되는 제1 저항을 포함하여 실시 구성된다.In detail, the first digital-to-analog converter 100 includes a first current source in which a negative terminal is connected to a power supply voltage and a positive terminal is connected to a negative terminal of the second current source 140. (110), the negative current terminal is connected to the positive terminal of the first current source 110, the positive terminal is grounded the second current source 140, the negative terminal is a power source The third current source 130 is connected to the voltage and the positive terminal is connected to the negative terminal of the fourth current source 120, and the negative terminal is positive (+) of the third current source 130. A fourth current source 120 connected to the terminal and the positive terminal being grounded; And a node to which the positive terminal of the first current source 110 and the negative terminal of the second current source 140 are connected, and the positive terminal and the fourth current source of the third current source 130. And a first resistor connected to the node to which the negative terminal of 120 is connected.
제2 디지털 아날로그 변환수단은, 음(-)단자는 전원전압에 연결되고, 양(+)단자는 제6 전류원(240)의 음(-)단자에 접속되는 제5 전류원(210)과, 음(-)단자는 상기 제5 전류원(210)의 양(+)단자에 접속되고 양(+)단자는 접지되는 제6 전류원(240)과, 음(-)단자는 전원전압에 접속되고 양(+)단자는 제8 전류원(220)의 음(-)단자에 접속되는 제7 전류원(230)과, 음(-)단자는 상기 제7 전류원(230)의 양(+)단자에 접속되고 양(+)단자는 접지되는 제8 전류원(220) 및 상기 제5 전류원(210)의 양(+)단자와 제6 전류원(240)의 음(-)단자가 연결되는 노드와 상기 제7 전류원(230)의 양(+)단자와 제8 전류원(220)의 음(-)단자가 연결되는 노드에 접속되는 제2 저항을 포함하여 실시 구성된다.In the second digital analog converting means, a negative terminal is connected to a power supply voltage, a positive terminal is connected to a negative terminal of the sixth current source 240, and a fifth current source 210 is connected to the negative terminal. The negative terminal is connected to the positive terminal of the fifth current source 210 and the positive terminal is grounded, and the negative terminal is connected to the power supply voltage. The positive terminal is connected to the negative terminal of the eighth current source 220, the seventh current source 230 and the negative terminal is connected to the positive terminal of the seventh current source 230, The positive terminal is a node to which the positive terminal of the eighth current source 220 and the fifth current source 210 and the negative terminal of the sixth current source 240 are connected, and the seventh current source ( And a second resistor connected to a node to which the positive terminal of 230 and the negative terminal of the eighth current source 220 are connected.
차동 증폭부(400)는, 상기 제1 디지털 아날로그 변환부(100)의 노드 B와 노드 1에 연결되는 저항(430)과 노드 A와 노드 2에 연결되는 저항(420)과, 상기 제2 디지털 아날로그 변환부(200)의 노드 C와 노드 2에 연결되는 저항(410)과, 노드 D와 노드 1에 연결되는 저항(440)과 음(-)입력 단자는 노드 2에 연결되고 양(+) 입력 단자는 노드 1에 연결되는 차동증폭기(470)와 상기 차동증폭기(470)의 음(-)입력 단자와 양(+)출력 단자에 연결되는 저항(450)과, 차동 증폭기(470)의 양(+)입력 단자와 음(-)출력 단자에 연결되는 저항(460)으로 실시 구성된다.The differential amplifier 400 includes a resistor 430 connected to the node B and the node 1 of the first digital analog converter 100, a resistor 420 connected to the node A and the node 2, and the second digital signal. The resistor 410 connected to the node C and the node 2 of the analog converter 200, the resistor 440 and the negative input terminal connected to the node D and the node 1 are connected to the node 2 and are positive. An input terminal includes a differential amplifier 470 connected to node 1, a resistor 450 connected to a negative input terminal and a positive output terminal of the differential amplifier 470, and a positive amplifier 470. The resistor 460 is connected to a positive input terminal and a negative output terminal.
상기한 구성을 도 3을 참조하여 상세히 설명하기로 한다.The above configuration will be described in detail with reference to FIG. 3.
먼저, 송신할 데이터가 하이 레벨일 경우, 제1 디지털 아날로그 변환부(100)에 있는 제1 전류원(110)과 제4 전류원(120)이 활성화 되어 제1 저항(150)에 전압이 생성되며, 노드A와 노드 B에 각각 양(+)전압과 음(-)전압이 걸리게 되어 출력전압(V1)의 양(+)전압은 차동 증폭부(400)의 저항(430)에 인가되고, 음(-)전압은 차동 증폭부(400)의 저항(420)에 인가되며 상기 출력전압(V1)은 신호 변환부(300)에서 외부 라인(line)으로 전송된다.First, when the data to be transmitted is at a high level, the first current source 110 and the fourth current source 120 in the first digital analog converter 100 are activated to generate a voltage at the first resistor 150. The positive and negative voltages are applied to the node A and the node B, respectively, so that the positive voltage of the output voltage V1 is applied to the resistor 430 of the differential amplifier 400, and negative ( The voltage is applied to the resistor 420 of the differential amplifier 400 and the output voltage V1 is transmitted from the signal converter 300 to an external line.
이어서, 제2 디지털 아날로그 변환부(200)에서는 제5 전류원(210)과 제8 전류원(220)이 활성화 되어 제2 저항(250)에 전압이 생성되며, 노드 C와 노드 D에 각각 양(+)전압과 음(-)전압이 걸리게 되어 출력전압(V2)의 양(+)전압은 차동 증폭부(400)의 저항(410)에 인가되고, 음(-)전압은 차동증폭부(400)의 저항(440)에 인가된다.Subsequently, in the second digital-to-analog converter 200, the fifth current source 210 and the eighth current source 220 are activated to generate a voltage at the second resistor 250. The voltage and the negative voltage are applied, and the positive voltage of the output voltage V2 is applied to the resistor 410 of the differential amplifier 400, and the negative voltage is applied to the differential amplifier 400. Is applied to the resistor 440.
이어서, 상기 출력전압(V1)의 양(+)전압과 출력전압(V2)의 음(-)전압이 노드 1에 공동으로 접속되고 출력전압(V1)의 음(-)전압과 출력전압(V2)의 양(+)전압이 노드 2에 공동으로 접속되므로 차동증폭기(470)의 출력전압은 0이 된다.Subsequently, the positive voltage of the output voltage V1 and the negative voltage of the output voltage V2 are jointly connected to the node 1, and the negative voltage and the output voltage V2 of the output voltage V1 are jointly connected. Since the positive voltage is jointly connected to node 2, the output voltage of the differential amplifier 470 becomes zero.
다음으로, 송신해야할 데이터가 로우 레벨일 경우, 제1 디지털 아날로그 변환부(100)에 있는 제2 전류원(140)과 제3 전류원(130)이 활성화 되어 제1저항(150)에 전압이 생성되며, 노드A와 노드 B에 각각 음(-)전압과 양(+)전압이 걸리게 되어 출력전압(V1)의 양(+)전압은 차동 증폭부(400)의 저항(420)에 인가되고, 음(-)전압은 차동 증폭부(400)의 저항(430)에 인가되며 상기 출력전압(V1)은 신호 변환부(300)에서 데이터가 외부 라인(line)으로 전송된다.Next, when the data to be transmitted is at the low level, the second current source 140 and the third current source 130 in the first digital analog converter 100 are activated to generate a voltage at the first resistor 150. The negative voltage and the positive voltage are applied to the node A and the node B, respectively, so that the positive voltage of the output voltage V1 is applied to the resistor 420 of the differential amplifier 400. The negative voltage is applied to the resistor 430 of the differential amplifier 400 and the output voltage V1 is transmitted from the signal converter 300 to an external line.
이어서, 제2 디지털 아날로그 변환부(200)에서는 제6전류원(240)과 제7 전류원(230)이 활성화 되어 제2 저항(250)에 전압이 생성되며, 노드 C와 노드 D에 각각 음(-)전압과 양(+)전압이 걸리게 되어 출력전압(V2)의 양(+)전압은 차동 증폭부(400)의 저항(440)에 인가되고, 음(-)전압은 차동증폭부(400)의 저항(410)에 인가된다.Subsequently, in the second digital-to-analog converter 200, the sixth current source 240 and the seventh current source 230 are activated to generate a voltage at the second resistor 250. The voltage and the positive voltage are applied so that the positive voltage of the output voltage V2 is applied to the resistor 440 of the differential amplifier 400, and the negative voltage is applied to the differential amplifier 400. Is applied to the resistance 410.
이어서, 상기 출력전압(V1)의 양(+)전압과 출력전압(V2)의 음(-)전압이 노드 2에 공동으로 접속되고 출력전압(V1)의 음(-)전압과 출력전압(V2)의 양(+)전압이 노드 1에 공동으로 접속되므로 차동증폭기(470)의 출력전압은 0이 된다.Subsequently, the positive voltage of the output voltage V1 and the negative voltage of the output voltage V2 are jointly connected to the node 2, and the negative voltage and the output voltage V2 of the output voltage V1 are jointly connected. Since the positive voltage is jointly connected to node 1, the output voltage of the differential amplifier 470 becomes zero.
상기 차동 증폭부(400)의 출력단은 본 발명에 따른 고속 유선 통신용 액티브 하이브리드 회로의 수신부에 해당하므로 송신부에서 데이터를 전송할때 수신부로 반사파가 입력되지 않게 된다.Since the output terminal of the differential amplifier 400 corresponds to the receiver of the active hybrid circuit for high-speed wired communication according to the present invention, when the transmitter transmits data, the reflected wave is not input to the receiver.
또한 본 발명의 고속 유선 통신용 액티브 하이브리드 회로는 종래의 저항 브릿지를 사용하지 않으므로 신호의 감쇠가 적은 장점이 있으며, 8개의 전류원이 4개씩 번갈아 활성화 되므로 전력 소모량을 절약할수 있다.In addition, the active hybrid circuit for high-speed wired communication of the present invention does not use a conventional resistance bridge, and thus has the advantage of low attenuation of the signal. Since eight current sources are alternately activated by four, power consumption can be saved.
상기한 바와 같이 본 발명은 기존의 저항 브릿지를 사용한 하이브리드 회로에 비하여, 데이터 전송시 반사파의 영향이 적고 신호의 감쇠가 적어서 신호의 전송 신뢰도와 전력소모를 줄일수 있는 하이브리드 회로를 구현할수 있다.As described above, the present invention can implement a hybrid circuit that can reduce the transmission reliability and power consumption of the signal due to less influence of the reflected wave and less attenuation of the signal when transmitting data, compared to a hybrid circuit using a resistive bridge.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0023681A KR100399902B1 (en) | 2001-05-02 | 2001-05-02 | Active hybrid circuit for high speed wired communication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0023681A KR100399902B1 (en) | 2001-05-02 | 2001-05-02 | Active hybrid circuit for high speed wired communication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020084724A true KR20020084724A (en) | 2002-11-11 |
| KR100399902B1 KR100399902B1 (en) | 2003-09-29 |
Family
ID=27703280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0023681A KR100399902B1 (en) | 2001-05-02 | 2001-05-02 | Active hybrid circuit for high speed wired communication |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100399902B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140134357A (en) * | 2013-05-13 | 2014-11-24 | 삼성전자주식회사 | Transmitter for supporting multi-mode and multi-band using multiple radio frequency digital-analogue converters(rf dacs) and control method of the transmitter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0683378A (en) * | 1992-08-31 | 1994-03-25 | Sony Corp | Reverberation adding device |
| DE69530961T2 (en) * | 1994-04-12 | 2004-05-13 | Koninklijke Philips Electronics N.V. | SIGNAL AMPLIFIER SYSTEM WITH IMPROVED ECHO CANCELLATION |
| EP0708537B1 (en) * | 1994-05-06 | 2003-03-26 | Ntt Mobile Communications Network Inc. | Echo canceler and echo path estimating method |
| JP3381112B2 (en) * | 1995-03-09 | 2003-02-24 | ソニー株式会社 | Echo canceler |
| KR970013833A (en) * | 1995-08-11 | 1997-03-29 | 김광호 | Full-duplex communication method and apparatus using adaptive hybrid combiner |
-
2001
- 2001-05-02 KR KR10-2001-0023681A patent/KR100399902B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140134357A (en) * | 2013-05-13 | 2014-11-24 | 삼성전자주식회사 | Transmitter for supporting multi-mode and multi-band using multiple radio frequency digital-analogue converters(rf dacs) and control method of the transmitter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100399902B1 (en) | 2003-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7327298B2 (en) | Gigabit ethernet line driver and hybrid architecture | |
| US5822426A (en) | Balanced hybrid circuit | |
| ATE297623T1 (en) | INTERNET GIGABIT ETHERNET TRANSMITTER ARCHITECTURE | |
| EP2538567A1 (en) | Coupling arrangement for phantom-mode transmission | |
| US20080151787A1 (en) | Passive Echo Cancellation Device And Signal Transmission Method Thereof | |
| US20010028320A1 (en) | Isolation system with analog communication across an isolation barrier | |
| JP2000315923A (en) | Burst light receiving circuit | |
| KR100399902B1 (en) | Active hybrid circuit for high speed wired communication | |
| JPH0879186A (en) | Optical transmission circuit, optical reception circuit, and optical transmission/reception circuit | |
| US6160436A (en) | Driver with switchable gain | |
| US5966382A (en) | Network communications using sine waves | |
| CN102138310A (en) | Signal transmission device | |
| US4896335A (en) | Digital 2B1Q transmitter with high precision and linearity time domain response | |
| US7054372B2 (en) | Digital transmission line tap circuit | |
| US5126601A (en) | Driver and receiver for a differential-signal electrical interface | |
| CN211184172U (en) | Digital array microphone clock circuit | |
| CN218676026U (en) | LVDS signal isolation circuit structure | |
| EP1481488B1 (en) | TRANSMITTER/RECEIVER FOR BIDIRECTIONAL COMMUNICATIONS | |
| JP2004537923A (en) | Line driver for transmitting data | |
| US7408994B1 (en) | AC coupling system for wide band digital data with dynamic AC load | |
| JP3514642B2 (en) | Optical receiving circuit and optical transmission system using the same | |
| JP2006157445A (en) | Transmission switching circuit and semiconductor integrated circuit | |
| KR950004458Y1 (en) | Echo-cancellation circuit | |
| US20040240564A1 (en) | Method and device for single conductor local transmission of pcm signals without transformers | |
| KR100269599B1 (en) | Echo canceler |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180820 Year of fee payment: 16 |