KR20020080095A - Driving Method for Erasing Discharge of Plasma Display Panel and Driving Apparatus Thereof - Google Patents
Driving Method for Erasing Discharge of Plasma Display Panel and Driving Apparatus Thereof Download PDFInfo
- Publication number
- KR20020080095A KR20020080095A KR1020010019268A KR20010019268A KR20020080095A KR 20020080095 A KR20020080095 A KR 20020080095A KR 1020010019268 A KR1020010019268 A KR 1020010019268A KR 20010019268 A KR20010019268 A KR 20010019268A KR 20020080095 A KR20020080095 A KR 20020080095A
- Authority
- KR
- South Korea
- Prior art keywords
- discharge
- sustain
- electrode
- pulse
- capacitor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2922—Details of erasing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 플라즈마 디스플레이의 구동방법 및 장치에 관한 것으로, 특히 플라즈마 디스플레이의 구동방법에서 소거동작을 확실하게 하기 위한 공진형의 소거펄스를 제공하기 위한 플라즈마 디스플레이의 소거방전구동방법 및 그의 구동장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and apparatus for driving a plasma display, and more particularly, to an erase discharge driving method for a plasma display and a driving apparatus thereof for providing a resonance type erase pulse for ensuring an erasing operation in a plasma display driving method. will be.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"이라 함)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.Plasma Display Panel (hereinafter referred to as "PDP") displays an image including text or graphics by emitting phosphors by 147 nm ultraviolet rays generated during discharge of He + Xe or Ne + Xe inert mixed gas. . Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development. In particular, the three-electrode AC surface discharge type PDP has advantages of low voltage driving and long life because wall charges are accumulated on the surface during discharge and protect the electrodes from sputtering caused by the discharge.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(12Y) 및 유지전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사전극(12Y)과 유지전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22), 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 주사전극(12Y) 및 유지전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP includes a scan electrode 12Y and a sustain electrode 12Z formed on an upper substrate 10, and an address electrode formed on a lower substrate 18. 20X). The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan electrode 12Y and the sustain electrode 12Z side by side. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 14. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge, and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the scan electrode 12Y and the sustain electrode 12Z. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper and lower plates and the partition wall.
이러한 방전셀은 도 2에 도시된 바와 같이 매트릭스 형태로 배치된다. 도 2에서 방전셀(11)은 주사전극라인(Y1 내지 Ym), 유지전극라인(Z1 내지 Zm) 및 어드레스 전극라인(X1 내지 Xn)의 교차부에 마련된다. 주사전극라인(Y1 내지 Ym)은 순차적으로 구동되고, 유지 전극라인(Z1 내지 Zm)은 공통으로 구동된다. 어드레스 전극라인들(X1 내지 Xn)은 기수번째 라인들과 우수번째 라인들로 분할되어 구동된다.These discharge cells are arranged in a matrix form as shown in FIG. In FIG. 2, the discharge cells 11 are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn. The scan electrode lines Y1 to Ym are sequentially driven, and the sustain electrode lines Z1 to Zm are commonly driven. The address electrode lines X1 to Xn are driven by being divided into odd-numbered lines and even-numbered lines.
이러한 3전극 교류 면방전형 PDP(30)는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 실례로, 8비트의 비디오 데이터를 이용하여 256계조로 화상이 표시되는 경우 각 방전셀(11)에서의 1 프레임 표시 기간(예를 들면, 1/60초=약 16.7msec)은 도 3에 도시된 바와 같이 8개의 서브 필드(SF1 내지 SF8)로 분할하게 된다. 각 서브 필드(SF1 내지 SF8)는 다시 리셋 기간, 어드레스 기간 및 유지기간으로 분할하고, 그 유지기간에 1:2:4:8:…:128의 비율로 가중치를 부여하게 된다. 여기서, 리셋기간은 방전셀을 초기화하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 유지기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 리셋 기간과 어드레스기간은 각 서브필드 기간에 동일하게 할당된다.The three-electrode AC surface discharge type PDP 30 is driven by being divided into a plurality of subfields, and gray scale display is performed by emitting light a number of times proportional to the weight of video data in each subfield period. For example, when an image is displayed in 256 gray scales using 8-bit video data, one frame display period (for example, 1/60 second = about 16.7 msec) in each discharge cell 11 is shown in FIG. 3. As shown in the figure, the data is divided into eight subfields SF1 to SF8. Each subfield SF1 to SF8 is further divided into a reset period, an address period and a sustain period, and 1: 2: 4: 8:... The weight is given at the ratio of 128. Here, the reset period is a period for initializing the discharge cells, the address period is a period during which selective address discharge occurs according to the logic value of the video data, and the sustain period is such that discharge is maintained in the discharge cells in which the address discharge has occurred. It is a period. The reset period and the address period are equally assigned to each subfield period.
도 4는 도 1에 도시된 PDP를 하나의 서브필드 기간동안 구동하기 위한 구동파형도로서, Y, Z, X 각각은 주사전극(12Y), 유지전극(12Z), 어드레스전극(20X) 각각에 공급되는 구동파형을 나타낸다.FIG. 4 is a driving waveform diagram for driving the PDP shown in FIG. 1 for one subfield period, wherein Y, Z, and X are respectively provided for the scan electrode 12Y, sustain electrode 12Z, and address electrode 20X. The driving waveform supplied is shown.
리셋기간(RPD)에서 주사전극(12Y)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up) 시 전압이 증가하고 셋다운(Set-down) 시는 전압이 감소하는 형태를 가진다. 셋업시 리셋방전이 발생되어 상부 유전층(14)에 벽전하가 형성된다. 이어서, 셋다운 시 감소하는 전압에 의해 불요의 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운 기간에서 유지전극(12Z)에 정극성(+)의 직류전압(Vs)을 공급한다. 이 정극성(+)의 직류전압(Vs)에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운 시 주사전극(12Y)이 유지전극(12Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업 기간에 생성된 벽전하들이 감소하게 된다.In the reset period RPD, the reset pulse RP is supplied to the scan electrode 12Y. The reset pulse RP has a form of ramp wave in which the voltage increases when set-up and the voltage decreases when set-down. A reset discharge is generated during setup to form wall charges in the upper dielectric layer 14. Subsequently, the charged voltage is partially erased by the decreasing voltage during set down so that the wall charge is reduced enough to help the next address discharge without causing an erroneous discharge. In order to reduce the wall charges, a positive DC voltage Vs is supplied to the sustain electrode 12Z in the set-down period of the reset pulse RP. Since the reset pulse RP is gradually supplied to the positive DC voltage Vs, the scan electrode 12Y becomes negative in relation to the sustain electrode 12Z during set down. In other words, the polarity is reversed so that the wall charges generated in the setup period are reduced.
어드레스기간(APD)에서 주사전극(12Y)에 스캔펄스(SP)가 공급됨과 아울러 동시에 어드레스전극(20X)에 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.In the address period APD, the scan pulse SP is supplied to the scan electrode 12Y and the data pulse DP is supplied to the address electrode 20X, thereby causing address discharge. The wall charge formed by this address discharge is maintained for the period during which the other discharge cells are addressed.
유지기간(SPD)의 시작부에서 주사전극(12Y)에 트리거링펄스(TP)를 공급하여 어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀(11)들에서 유지방전이 개시되게 한다. 이어서, 유지전극(12Z)과 주사전극(12Y)에 교번적으로 유지펄스(SUSPz, SUSPy)를 공급하여 유지기간(SPD) 동안 유지방전이 유지되게 한다. 또한 유지펄스(SUSP)는 도 5에 도시된 파형과 같이 나타난다. 유지펄스(SUSP)는 인가된 직후 0.5 ~ 1㎲ 안에서 방전이 시작되고 주사전극(12Y) - 유지전극(12Z) 표면에서 충분한 벽전하를 쌓기 위해서는 2 ~ 3㎲의 유지시간(t)이 필요하게 된다. 유지시간(t)이 지난 후에는 0.5 ~ 1㎲ 안에서 방전이 끝나게 된다.The triggering pulse TP is supplied to the scan electrode 12Y at the beginning of the sustain period SPD to start the sustain discharge in the discharge cells 11 in which wall charges are sufficiently formed in the address period APD. Subsequently, sustain pulses SUSPz and SUSPy are alternately supplied to sustain electrode 12Z and scan electrode 12Y to maintain sustain discharge during sustain period SPD. In addition, the sustain pulse SSUS appears as a waveform shown in FIG. 5. The sustain pulse (SUSP) starts to discharge within 0.5 ~ 1㎲ immediately after application, and a retention time (t) of 2 ~ 3㎲ is required to accumulate sufficient wall charge on the surface of scan electrode 12Y-sustain electrode 12Z. do. After the holding time (t), the discharge ends in 0.5 ~ 1㎲.
이와 같이 구동되는 교류 면방전 PDP에서는 어드레스방전 및 유지방전에 수백 볼트 이상의 고압이 필요하게 된다. 이에 따라, 어드레스방전 및 유지방전에 필요한 구동전력을 최소화하기 위하여 주사전극 구동부, 유지전극 구동부 및 어드레스전극 구동부에 에너지 회수장치를 추가하고 있다. 에너지 회수장치는 주사전극라인(Y1 내지 Ym) 및 유지전극라인(Z1 내지 Zm)에 충전되는 전압과 어드레스전극라인(X1 내지 Xn) 사이에 충전되는 전압을 회수하여 이를 다음 방전시의 구동전압으로서 재이용한다.In the AC surface discharge PDP driven as described above, a high voltage of several hundred volts or more is required for address discharge and sustain discharge. Accordingly, in order to minimize the driving power required for the address discharge and the sustain discharge, an energy recovery device is added to the scan electrode driver, the sustain electrode driver, and the address electrode driver. The energy recovery apparatus recovers the voltage charged between the scan electrode lines Y1 to Ym and the sustain electrode lines Z1 to Zm and the voltage charged between the address electrode lines X1 to Xn, and uses it as a driving voltage at the next discharge. Reuse
이러한 유지기간(SPD)에 이은 소거기간(EPD)에서는 유지전극(12Z)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다. 이때 소거펄스(EP)는 발광크기가 작게끔 램프파 형태를 가지며 방전 소거를 위해 1㎲ 정도의 짧은 펄스폭을 가지게 된다. 이러한 소거펄스(EP)에 의한 짧은 소거방전으로 하전입자들이 소거되어 방전이 중지하게 된다.In the erase period EPD subsequent to the sustain period SPD, the discharge pulse EP is supplied to the sustain electrode 12Z to stop the discharge. In this case, the erasing pulse EP has a lamp wave shape in which the light emission size is small, and has a short pulse width of about 1 ms for erasing the discharge. The charged particles are erased by the short erase discharge by the erase pulse EP to stop the discharge.
하지만 세폭펄스나 램프파는 현실적으로 큰 패널 캐패시턴스 때문에 1㎲ 폭의 고전압 펄스를 완전하게 인가시키지 못하는 문제가 있게 된다. 또한 별도의 스위칭 소자를 이용한 구형파의 경우 완전하지 않은 형태의 파형을 낳게 되는 문제점이 있다.However, a narrow pulse or ramp wave has a problem in that it cannot completely apply a high voltage pulse having a width of 1 kHz due to the large panel capacitance. In addition, in the case of a square wave using a separate switching device there is a problem that produces a waveform of an incomplete shape.
따라서, 본 발명의 목적은 공진형 소거펄스를 인가함으로써 소거 방전효율을 높이도록 한 플라즈마 디스플레이 패널의 소거방전구동방법 및 구동장치를 제공함에 있다.Accordingly, an object of the present invention is to provide an erase discharge driving method and a driving apparatus of a plasma display panel to increase erase discharge efficiency by applying a resonance type erase pulse.
본 발명의 다른 목적은 유지전극 뿐만 아니라 주사전극에도 공진형 소거펄스를 인가함으로써 소거방전효율을 높이는 소거방전구동방법 및 구동장치를 제공함에 있다.It is another object of the present invention to provide an erasing discharge driving method and a driving apparatus for increasing the erasing discharge efficiency by applying a resonance type erase pulse to not only a sustain electrode but also a scan electrode.
도 1은 종래의 3전극 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 사시도.1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge plasma display panel.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 전극 배치도.FIG. 2 is a layout view of electrodes of the plasma display panel shown in FIG. 1. FIG.
도 3은 도 1에 도시된 방전셀의 서브필드 구동방법을 설명하기 위한 프레임 구성도.3 is a frame diagram illustrating a method of driving a subfield of a discharge cell shown in FIG. 1.
도 4는 도 1에 도시된 방전셀의 구동파형도.4 is a driving waveform diagram of the discharge cell shown in FIG.
도 5는 도 4에서의 유지펄스를 나타내는 도면.FIG. 5 is a diagram illustrating a sustain pulse in FIG. 4. FIG.
도 6은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 소거구동방법에 따른 공진형 소거펄스를 나타내는 도면.FIG. 6 is a diagram illustrating a resonance type erase pulse according to an erase driving method of a plasma display panel according to a first embodiment of the present invention; FIG.
도 7은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 소거구동방법에 따른 공진형 소거펄스를 만드는 에너지 회수장치를 나타내는 도면.FIG. 7 is a view showing an energy recovery apparatus for generating a resonance type erase pulse according to the erase driving method of the plasma display panel according to the first embodiment of the present invention.
도 8은 도 7에 도시된 에너지 회수회로에 따른 유지기간 및 소거기간에 스위치의 동작을 나타내는 구동파형도.FIG. 8 is a drive waveform diagram showing the operation of the switch during the sustain period and the erase period according to the energy recovery circuit shown in FIG.
도 9는 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 소거구동방법에 따른 공진형 소거펄스를 나타내는 도면.9 is a diagram illustrating a resonance type erase pulse according to an erase driving method of a plasma display panel according to a second exemplary embodiment of the present invention.
도 10은 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 소거구동방법에 따른 공진형 소거펄스를 나타내는 도면.FIG. 10 is a diagram illustrating a resonance type erase pulse according to an erase driving method of a plasma display panel according to a third exemplary embodiment of the present invention. FIG.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10 : 상부기판 11 : 방전셀10: upper substrate 11: discharge cell
12Y,62 : 주사전극 12Z,64 : 유지전극12Y, 62 scan electrode 12Z, 64 sustain electrode
14 : 상부유전층 16 : 보호막14 upper dielectric layer 16 protective film
18 : 하부기판 20X : 어드레스전극18: lower substrate 20X: address electrode
22 : 하부유전층 24 : 격벽22: lower dielectric layer 24: partition wall
26 : 형광체 30 : PDP26 phosphor 30 PDP
60 : 주사전극 단위구동셀 70 : 유지전극 단위구동셀60: scan electrode unit drive cell 70: sustain electrode unit drive cell
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널의 소거방전구동방법은 방전을 일으키기 위한 제1 유지전극 및 제2 유지전극을 구비한 플라즈마 디스플레이 패널의 소거방전구동방법에 있어서, 제1 및 제2 유지전극들에 전압을 공급하여 방전을 일으키는 단계와, 제1 및 제2 유지전극들 중 적어도 어느 하나에 공진파형을 공급하여 상기 방전을 소거시키기 위한 소거방전을 일으키는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the erase discharge driving method of the plasma display panel according to the present invention is the erase discharge driving method of the plasma display panel having a first sustain electrode and a second sustain electrode for generating a discharge, Supplying a voltage to the second sustain electrodes to cause a discharge, and supplying a resonance waveform to at least one of the first and second sustain electrodes to cause an erase discharge to erase the discharge. It is done.
본 발명에 따른 플라즈마 디스플레이 패널의 다른 소거방전구동방법은 공진파형은 하나 이상인 것을 특징으로 한다.Another erase discharge driving method of the plasma display panel according to the present invention is characterized in that the resonance waveform is one or more.
본 발명에 따른 플라즈마 디스플레이 패널의 소거방전구동장치는 방전을 일으키기 위한 제1 및 제2 유지전극들과 어드레스 전극의 교차부에 형성된 화소셀들이 매트릭스 형태로 배열되어진 표시 패널과, 상기 제1 및 제2 유지전극들 중 적어도 어느 하나에 상기 방전을 소거시키는 공진파형을 공급하는 유지전극 구동수단을 구비하는 것을 특징으로 한다.An erasing discharge driving device of a plasma display panel according to the present invention includes a display panel in which pixel cells formed at intersections of first and second sustain electrodes and an address electrode for generating a discharge are arranged in a matrix form, and the first and second And sustain electrode driving means for supplying at least one of the sustain electrodes to the resonance waveform for canceling the discharge.
또한 상기 소거방전구동장치에서 유지전극 구동수단은 패널의 충방전시 에너지를 저장하게 되는 캐패시터와, 상기 캐패시터에 충전된 전압으로 구동되어 상기 유지전극들 사이에 형성되는 패널 캐패시터와 함께 직렬 공진회로를 구성함으로써 상기 유지전극들에 공진파형을 공급하는 인덕터와, 상기 캐패시터에 접속되어 상기 캐패시터와 상기 인덕터의 신호패스를 절환하는 제1 스위치와, 상기 캐패시터와 상기 제1 스위치에 공통으로 접속되어 상기 캐패시터와 상기 인덕터의 신호패스를 절환하는 제2 스위치와, 상기 인덕터, 패널 캐패시터 및 외부전압원에 접속되는 제3 스위치와, 상기 인덕터, 패널 캐패시터 및 기저전압원에 접속되어 상기 유지전극들 중 어느 하나에 공진파형을 공급하게 하는 제4 스위치를 구비하는 것을 특징으로 한다.In addition, the sustain electrode driving means of the erasing discharge driving device includes a capacitor for storing energy during charging and discharging of the panel, and a series resonant circuit together with a panel capacitor formed between the sustain electrodes by being driven by a voltage charged in the capacitor. And an inductor for supplying a resonance waveform to the sustain electrodes, a first switch connected to the capacitor to switch signal paths of the capacitor and the inductor, and commonly connected to the capacitor and the first switch. And a second switch for switching the signal path of the inductor, a third switch connected to the inductor, the panel capacitor, and an external voltage source, and connected to the inductor, the panel capacitor, and the base voltage source to resonate with any one of the sustain electrodes. And a fourth switch for supplying a waveform.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시 예들을 도 6 내지 도 10을 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 6 to 10.
도 6은 본 발명의 제1 실시 예에 따른 PDP의 소거방전구동방법에서 하나의 서브필드 기간동안의 구동파형도로서, Y, Z, X 각각은 주사전극(12Y), 유지전극(12Z) 및 어드레스전극(20X) 각각에 공급되는 구동파형을 나타낸 것으로서, 소거기간의 소거펄스가 종래의 것과 다름을 알 수 있을 것이다.6 is a driving waveform diagram for one subfield period in the erasing discharge driving method of the PDP according to the first embodiment of the present invention, wherein Y, Z, and X are the scanning electrode 12Y, the sustain electrode 12Z, and As a driving waveform supplied to each of the address electrodes 20X, it can be seen that the erase pulse of the erase period is different from the conventional one.
도 6을 참조하면, 리셋기간(RPD)에서 주사전극(12Y)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up)시 전압이 증가하고 셋다운(Set-down)시 전압이 감소하는 형태를 가진다. 이러한 리셋펄스(RP)에 의해 셋업시 리셋방전이 발생되어 상부 유전층(14)에 벽전하가 형성된다. 이어서, 리셋펄스(RP)의 셋다운시 감소하는 전압에 의해 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운시 유지전극(12Z)에 정극성(+)의 직류전압(Vs)을 공급한다. 이 정극성(+)의 직류전압(Vs)에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운시 주사전극(12Y)이 유지전극(12Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업시 생성된 벽전하들이 감소하게 된다.Referring to FIG. 6, the reset pulse RP is supplied to the scan electrode 12Y in the reset period RPD. The reset pulse RP has a form of a ramp wave in which a voltage increases during set-up and a voltage decreases during set-down. A reset discharge is generated during setup by the reset pulse RP to form wall charges in the upper dielectric layer 14. Subsequently, the charged particles are partially erased by the voltage which decreases during the set down of the reset pulse RP, so that the wall charge is reduced enough to help the next address discharge without causing an erroneous discharge. In order to reduce the wall charges, a positive DC voltage Vs is supplied to the sustain electrode 12Z when the reset pulse RP is set down. Since the reset pulse RP is gradually supplied to the positive DC voltage Vs, the scan electrode 12Y becomes negative in relation to the sustain electrode 12Z during set down. In other words, the polarity is reversed so that the wall charges generated during setup are reduced.
어드레스기간(APD)에서 주사전극(12Y)에 스캔펄스(SP)가 공급됨과 아울러 동시에 어드레스전극(20X)에 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스기간(APD) 동안 유지된다.In the address period APD, the scan pulse SP is supplied to the scan electrode 12Y and the data pulse DP is supplied to the address electrode 20X, thereby causing address discharge. The wall charge formed by this address discharge is maintained for the other discharge cells during the address period APD.
유지기간(SPD)의 시작부에서 주사전극(12Y)에 트리거링펄스(TP)를 공급하여어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀(11)들에서 유지방전이 개시되게 한다. 이어서, 유지전극(12Z)과 주사전극(12Y)에 교번적으로 유지펄스(SUSPz, SUSPy)를 공급하여 유지기간(SPD) 동안 유지방전이 유지되게 한다.The triggering pulse TP is supplied to the scan electrode 12Y at the beginning of the sustain period SPD to start the sustain discharge in the discharge cells 11 in which the wall charges are sufficiently formed in the address period APD. Subsequently, sustain pulses SUSPz and SUSPy are alternately supplied to sustain electrode 12Z and scan electrode 12Y to maintain sustain discharge during sustain period SPD.
이러한 유지기간(SPD)에 이은 소거기간(EPD)에서는 유지전극(12Z)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다. 이 때 소거펄스(EP)는 종래의 램프나 구형파와는 달리 공진형 소거펄스(EP)를 사용한다. 이는 공진회로에 의한 사인파를 이용하여 전계효과 트랜지스터(FET)를 이용한 불완전한 구형파 구동의 단점을 극복하기 위함이고, 공진파가 발생하는 동안은 별도의 스위칭 소자의 동작이 필요치 않기 때문이다. 이는 도 7에 도시된 유지펄스(SUSPy, SUSPz)를 발생시키는 에너지 회수장치를 그대로 이용함으로써 가능하게 된다.In the erase period EPD subsequent to the sustain period SPD, the discharge pulse EP is supplied to the sustain electrode 12Z to stop the discharge. In this case, the erasing pulse EP uses a resonance erasing pulse EP unlike a conventional lamp or a square wave. This is to overcome the disadvantage of incomplete square wave driving using a field effect transistor (FET) using a sine wave by the resonant circuit, and does not require the operation of a separate switching element while the resonant wave is generated. This can be done by using the energy recovery apparatus for generating the sustain pulses SUSPy and SUSPz shown in FIG. 7 as it is.
도 7은 본 발명에 따른 플라즈마 디스플레이 패널의 소거방전구동방법에 따라 공진형의 소거펄스을 발생하기 위한 에너지 회수장치를 나타내는 도면이다.7 is a view showing an energy recovery apparatus for generating a resonance type erase pulse according to the erase discharge driving method of the plasma display panel according to the present invention.
도 7을 참조하면, Y 전극(62)에 접속된 다수의 Y 전극 단위구동셀(60)과, Z 전극(64)에 접속된 Z 전극 단위구동셀(70)을 구비한다. Y 전극(62)과 Z전극(64)은 전극간 용량성 패널 캐패시터(Cp)에 접속된다. Y전극(62)과 Z전극(64)은 유지전극쌍으로써 Y 전극 단위구동셀(60)과 Z 전극 단위구동셀(70)에 의해 유지펄스(SP)가 인가되어 유지방전을 행함으로써 표시된 데이터의 밝기를 유지시키게 된다. Y 전극 단위구동셀(60)은 기저 전압원에 접속된 외부 캐패시터(Cssy)와, 외부 캐패시터(Cssy)에 병렬로 접속된 제1 및 제3 스위치(SY1, SY3)와, 외부 서스테인전압 공급원(Vcc)과 기저 전압원 사이에 직렬로 접속된 제2 및 제4 스위치(S3, S4)와, 제1 노드(n1)와 제2 노드(n2) 사이에 접속된 인덕터(Ly)를 구비한다. Z 전극 단위구동셀(70)은 패널 캐패시터를 중심으로 Y 전극 단위구동셀(60)에 대칭적으로 구성된다.Referring to FIG. 7, a plurality of Y electrode unit drive cells 60 connected to the Y electrode 62 and a Z electrode unit drive cell 70 connected to the Z electrode 64 are provided. The Y electrode 62 and the Z electrode 64 are connected to the interelectrode capacitive panel capacitor Cp. The Y electrode 62 and the Z electrode 64 are the sustain electrode pairs, and the sustain pulse SP is applied by the Y electrode unit driving cell 60 and the Z electrode unit driving cell 70 to perform sustain discharge. It will maintain the brightness of. The Y electrode unit driving cell 60 includes an external capacitor Cssy connected to the base voltage source, first and third switches SY1 and SY3 connected in parallel to the external capacitor Cssy, and an external sustain voltage supply source Vcc. ) And second and fourth switches S3 and S4 connected in series between the base voltage source and the inductor Ly connected between the first node n1 and the second node n2. The Z electrode unit driving cell 70 is symmetrically configured in the Y electrode unit driving cell 60 with respect to the panel capacitor.
도 8은 도 7에 도시된 에너지 회수장치를 이용하여 Z 전극에서 유지기간과 소거기간에 각각 인가되는 유지펄스와 소거펄스의 형태와, 스위치들의 절환 타이밍도를 나타낸 것이다.FIG. 8 illustrates the types of sustain pulses and erase pulses applied to the sustain period and the erase period at the Z electrode and the switching timing diagram of the switches using the energy recovery device shown in FIG. 7.
도 8을 참조하면, 먼저 Z 전극에서 유지기간(SPD)에 인가되는 유지펄스(SUSPz)는 외부 캐패시터(Cssz)에 전압이 충전되었다고 가정하면, 먼저 제1 스위치(SZ1)가 닫히게 되어 외부 캐패시터(Cssz)에 충전된 전압이 제1 스위치(SZ1)와 인덕터(Lz)를 경유하여 패널 캐패시터(Cp)에 충전된다. 그리고 LC 공진파형의 공진점에서 제3 스위치(S3)를 닫아 외부 유지전압(Vcc)을 패널 캐패시터(Cp)에 공급함으로써 패널 캐패시터(Cp)를 충전하게 된다. 방전시에는 먼저 제2 스위치(SZ2)가 닫히게 되어 패널 캐패시터(Cp)에 충전된 전압이 인덕터(L)와 제2 스위치(SZ2)를 경유하여 외부 캐패시터(Cssz)에 공급됨으로써 외부 캐패시터(Cssz)가 충전된다. 그 다음, 제2 스위치(SZ2)는 열리게 되고 제4 스위치(SZ4)는 닫히게 되어 패널 캐패시터(Cp)는 완전히 방전된다. 패널 캐패시터(Cp)가 소정기간(대략 1㎲) 방전을 유지한 후, Z 전극 단위구동셀(70)이 패널 캐패시터(Cp)를 충/방전시키게 된다. Y 전극 단위구동셀(60)과 Z전극 단위 구동셀(70)은 교번적으로 패널 캐패시터(Cp)를 충/방전시켜 Y전극(62) 및 Z 전극(64) 사이에 유지방전을 일으키게된다.Referring to FIG. 8, assuming that the sustain pulse SSUSz applied to the sustain period SPD at the Z electrode is first charged with the voltage of the external capacitor Cssz, the first switch SZ1 is first closed to close the external capacitor (S). The voltage charged in Cssz is charged in the panel capacitor Cp via the first switch SZ1 and the inductor Lz. The panel capacitor Cp is charged by closing the third switch S3 at the resonance point of the LC resonance waveform and supplying the external sustain voltage Vcc to the panel capacitor Cp. When discharging, the second switch SZ2 is first closed, and the voltage charged in the panel capacitor Cp is supplied to the external capacitor Cssz via the inductor L and the second switch SZ2, thereby causing the external capacitor Cssz. Is charged. Next, the second switch SZ2 is opened and the fourth switch SZ4 is closed so that the panel capacitor Cp is completely discharged. After the panel capacitor Cp maintains discharge for a predetermined period (approximately 1 mA), the Z electrode unit driving cell 70 charges / discharges the panel capacitor Cp. The Y electrode unit driving cell 60 and the Z electrode unit driving cell 70 alternately charge / discharge the panel capacitor Cp to cause a sustain discharge between the Y electrode 62 and the Z electrode 64.
유지기간(SPD) 다음의 소거기간(EPD)에는 소거펄스(EP)를 주로 Z 전극(64)에 인가하여 Y 전극과의 사이에서 소거방전을 일으키게 한다. 소거펄스(EP)는 앞선 에너지 회수장치에서 다음과 같은 구동방법을 통하게 된다.In the erase period EPD following the sustain period SPD, the erase pulse EP is mainly applied to the Z electrode 64 to cause an erase discharge between the Y electrode and the Y electrode. The erasing pulse EP is driven through the following driving method in the energy recovery device.
즉, Z 전극 단위구동셀(70)에서 외부 캐패시터(Cssz)에 전압이 충전되었다고 가정하여 제1 스위치(SZ1)가 닫히게 되어 외부 캐패시터(Cssz)에 충전된 전압이 제1 스위치(SZ1)와 인덕터(Lz)를 경유하여 패널 캐패시터(Cp)에 충전된다. 그리고 LC 공진파형의 공진점에서 제2 스위치(SZ2)가 닫히게 되어 패널 캐패시터(Cp)에 충전된 전압이 인덕터(L)와 제2 스위치(SZ2)를 경유하여 외부 캐패시터(Cssz)에 공급됨으로써 외부 캐패시터(Cssz)가 충전하게 함으로써 Z 전극(64)에 존재하는 방전이 소거하게 된다. 이 때 제3 및 제4 스위치는 소거기간(EPD) 동안 오픈되어 있어 외부 유지전압원(Vcc)가 회로 내로 유입되지 않게 된다.That is, assuming that a voltage is charged in the external capacitor Cssz in the Z electrode unit driving cell 70, the first switch SZ1 is closed so that the voltage charged in the external capacitor Cssz becomes the first switch SZ1 and the inductor. The panel capacitor Cp is charged via Lz. In addition, the second switch SZ2 is closed at the resonance point of the LC resonant waveform so that the voltage charged in the panel capacitor Cp is supplied to the external capacitor Cssz via the inductor L and the second switch SZ2, thereby providing an external capacitor. By charging (Cssz), the discharge present in the Z electrode 64 is erased. At this time, the third and fourth switches are open during the erasing period EPD so that the external sustain voltage source Vcc does not flow into the circuit.
또한 소거펄스(EP)는 Z 전극에서 뿐만이 아니라 Y 전극에서도 인가할 수도 있고, 복수 개로도 사용할 수 있다. 물론 이들도 Y, Z 회로에 사용되는 에너지 회수장치를 이용하여 만들게 된다.In addition, the erase pulse EP may be applied not only to the Z electrode but also to the Y electrode, and may be used in plurality. Of course, they are also made using energy recovery devices used in the Y and Z circuits.
도 9는 본 발명의 제2 실시 예에 따른 PDP의 소거방전구동방법을 설명하는 도면이다.9 is a view for explaining a discharge discharge driving method of the PDP according to the second embodiment of the present invention.
도 9를 참조하면, 소거펄스(EP)가 Z 전극 뿐만 아니라 Y 전극에도 인가된 경우이다. Y 전극에 공진형 소거펄스를 인가할 때에도 별도의 회로를 사용하는 것이 아니라 각 전극라인 구동부에 에너지 회수장치가 구비되어 있기 때문에, 이를 이용하면 도 9와 같이 공진형 소거펄스를 생성할 수 있고 Y, Z 전극에 남아있는 벽전하를 소거할 수 있게 된다.9, the erase pulse EP is applied to not only the Z electrode but also the Y electrode. When applying the resonant type erase pulse to the Y electrode, instead of using a separate circuit, each electrode line driving unit is provided with an energy recovery device, by using this can generate a resonant type erase pulse as shown in FIG. Therefore, the wall charge remaining on the Z electrode can be erased.
이의 구동방법을 도 7에 도시된 에너지 회수장치를 통하여 설명하면, Z 전극에 인가되는 소거펄스(EP)는 도 8에서 설명한 바와 같이 Z 전극 단위구동셀(70)에서 외부 캐패시터(Cssz)에 전압이 충전되었다고 가정하여 제1 스위치(SZ1)가 닫히게 되어 외부 캐패시터(Cssz)에 충전된 전압이 제1 스위치(SZ1)와 인덕터(Lz)를 경유하여 패널 캐패시터(Cp)에 충전된다. 그리고 LC 공진파형의 공진점에서 제2 스위치(SZ2)가 닫히게 되어 패널 캐패시터(Cp)에 충전된 전압이 인덕터(L)와 제2 스위치(SZ2)를 경유하여 외부 캐패시터(Cssz)에 공급됨으로써 외부 캐패시터(Cssz)가 충전하게 함으로써 Z 전극(64)에 존재하는 방전이 소거하게 된다. 이 때 Y 전극에는 소거펄스(EP)가 인가되지 않는다. 즉, 제4 스위치(SY4)가 닫히게 되어 패널 캐패시터(Cp)에 충전된 전압을 기저 전압원으로 보내게 된다.Referring to FIG. 7, the erase pulse EP applied to the Z electrode is applied to the external capacitor Cssz in the Z electrode unit driving cell 70 as illustrated in FIG. 8. On the assumption that the battery is charged, the first switch SZ1 is closed so that the voltage charged in the external capacitor Cssz is charged to the panel capacitor Cp via the first switch SZ1 and the inductor Lz. In addition, the second switch SZ2 is closed at the resonance point of the LC resonant waveform so that the voltage charged in the panel capacitor Cp is supplied to the external capacitor Cssz via the inductor L and the second switch SZ2, thereby providing an external capacitor. By charging (Cssz), the discharge present in the Z electrode 64 is erased. At this time, the erase pulse EP is not applied to the Y electrode. That is, the fourth switch SY4 is closed to transmit the voltage charged in the panel capacitor Cp to the base voltage source.
이와 반대로 Y 전극에 인가되는 소거펄스(EP)는 Y 전극 단위구동셀(60)에서 외부 캐패시터(Cssy)에 전압이 충전되었다고 가정하고 제1 스위치(SY1)가 닫히게 되어 외부 캐패시터(Cssy)에 충전된 전압이 제1 스위치(SY1)와 인덕터(Ly)를 경유하여 패널 캐패시터(Cp)에 충전된다. 그리고 LC 공진파형의 공진점에서 제2 스위치(SY2)가 닫히게 되어 패널 캐패시터(Cp)에 충전된 전압이 인덕터(L)와 제2 스위치(SZ2)를 경유하여 외부 캐패시터(Cssy)에 공급됨으로써 외부 캐패시터(Cssy)가 충전하게 함으로써 Y 전극(62)에 존재하는 방전이 소거하게 된다. 이 때 Z 전극에는 소거펄스(EP)가 인가되지 않는다. 즉, 제4 스위치(SY4)가 닫히게 되어 패널 캐패시터(Cp)에 충전된 전압을 기저 전압원으로 보내게 된다.On the contrary, the erase pulse EP applied to the Y electrode is charged to the external capacitor Cssy because the first switch SY1 is closed on the assumption that the external capacitor Cssy is charged in the Y electrode unit driving cell 60. The charged voltage is charged in the panel capacitor Cp via the first switch SY1 and the inductor Ly. In addition, the second switch SY2 is closed at the resonance point of the LC resonant waveform so that the voltage charged in the panel capacitor Cp is supplied to the external capacitor Cssy via the inductor L and the second switch SZ2. By charging Cssy, the discharge present in the Y electrode 62 is erased. At this time, the erase pulse EP is not applied to the Z electrode. That is, the fourth switch SY4 is closed to transmit the voltage charged in the panel capacitor Cp to the base voltage source.
도 10은 본 발명의 제3 실시 예에 따른 PDP의 소거방전구동방법을 설명하는 도면이다.10 is a view for explaining a discharge discharge driving method of a PDP according to a third embodiment of the present invention.
도 10을 참조하면, Z 전극에 공진형 소거펄스를 연속적으로 발생시키는 것으로서, 이는 도 8에서 Z 전극에 공진형 소거펄스를 발생시키는 방전동작을 반복시키는 것이다.Referring to FIG. 10, the resonance type erase pulse is continuously generated at the Z electrode, which repeats the discharge operation of generating the resonance type erase pulse at the Z electrode in FIG. 8.
이를 설명하면, 유지기간(SPD)에서 Z 전극 단위구동셀(70)에서 외부 캐패시터(Cssz)에 전압이 충전되었다고 가정하면 제1 스위치(SZ1)가 닫히게 되어 외부 캐패시터(Cssz)에 충전된 전압이 제1 스위치(SZ1)와 인덕터(Lz)를 경유하여 패널 캐패시터(Cp)에 충전된다. 그리고 LC 공진파형의 공진점에서 제2 스위치(SZ2)가 닫히게 되어 패널 캐패시터(Cp)에 충전된 전압이 인덕터(L)와 제2 스위치(SZ2)를 경유하여 외부 캐패시터(Cssz)에 공급됨으로써 외부 캐패시터(Cssz)가 충전하게 함으로써 Z 전극(64)에 존재하는 방전이 1차 소거하게 된다. 1차 소거방전한 후 잔류 전하를 소거하기 위해 위와 같은 동작을 반복하게 되는데 패널 캐패시터(Cp)에 전압을 충전할 때 외부 유지전압(Vcc)가 인가되지 않기 때문에 앞 동작에 의해 충전된 외부 캐패시터(Cssz)의 전위(Vssz)는 낮아져서 결과적으로 제2 공진형 소거펄스의 진폭도는 작아지게 된다.In this case, assuming that voltage is charged in the external capacitor Cssz in the Z electrode unit driving cell 70 in the sustain period SPD, the first switch SZ1 is closed so that the voltage charged in the external capacitor Cssz The panel capacitor Cp is charged via the first switch SZ1 and the inductor Lz. In addition, the second switch SZ2 is closed at the resonance point of the LC resonant waveform so that the voltage charged in the panel capacitor Cp is supplied to the external capacitor Cssz via the inductor L and the second switch SZ2, thereby providing an external capacitor. By charging (Cssz), the discharge present in the Z electrode 64 is first erased. After the first erasing discharge, the above operation is repeated to erase the residual charges. Since the external holding voltage Vcc is not applied when the voltage is charged to the panel capacitor Cp, the external capacitor charged by the previous operation ( The potential Vssz of Cssz is lowered, and as a result, the amplitude degree of the second resonant erase pulse becomes smaller.
또한 2개 이상의 공진형 소거펄스를 사용할 경우는 갈수록 외부 캐패시터(Cssz)의 전위(Vssz)가 낮아지게 된다. 즉, 공전형 소거펄스가 서서히 작아지게 되므로 자연스럽게 방전을 할 수 있게 된다. 이와 더불어 도 10과 도 11을조합하여 구동할 수도 있다.Also, when two or more resonant erase pulses are used, the potential Vssz of the external capacitor Cssz is lowered. In other words, the idle elimination pulse gradually decreases, so that discharge can occur naturally. In addition, it is also possible to drive in combination with FIG.
상술한 바와 같이, 본 발명에 의한 플라즈마 디스플레이 패널의 소거방전구동방법에 의하면 유지펄스를 발생시키는 에너지 회수장치를 그대로 이용하여 공진형 소거펄스를 만듦으로써 전극에 존재하는 벽전전하를 확실하게 소거할 수 있다.As described above, according to the erasing discharge driving method of the plasma display panel according to the present invention, it is possible to reliably erase the wall charges present in the electrode by making the resonance type erasing pulse using the energy recovery device which generates the sustain pulse as it is. have.
본 발명에 의한 다른 플라즈마 디스플레이 패널의 소거방전구동방법에 의하면 공진형 소거펄스를 유지전극 뿐만 아니라 주사전극에도 인가하고 또한 복수개의 공진형 소거펄스를 인가함으로써 유지방전을 소거할 수 있다.According to the erase discharge driving method of the other plasma display panel according to the present invention, the sustain discharge can be erased by applying the resonant type erase pulse to the scan electrode as well as the sustain electrode and by applying a plurality of resonant type erase pulses.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0019268A KR100404837B1 (en) | 2001-04-11 | 2001-04-11 | Method and Apparatus for Erasing Discharge of Plasma Display Panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0019268A KR100404837B1 (en) | 2001-04-11 | 2001-04-11 | Method and Apparatus for Erasing Discharge of Plasma Display Panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020080095A true KR20020080095A (en) | 2002-10-23 |
| KR100404837B1 KR100404837B1 (en) | 2003-11-07 |
Family
ID=27700704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0019268A KR100404837B1 (en) | 2001-04-11 | 2001-04-11 | Method and Apparatus for Erasing Discharge of Plasma Display Panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100404837B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100709658B1 (en) * | 2004-03-24 | 2007-04-19 | 가부시키가이샤 히타치세이사쿠쇼 | Plasma display apparatus and driving method thereof |
| KR100910288B1 (en) * | 2007-10-31 | 2009-08-03 | 히다찌 플라즈마 디스플레이 가부시키가이샤 | Method for driving plasma display panel |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3036496B2 (en) * | 1997-11-28 | 2000-04-24 | 日本電気株式会社 | Driving method and circuit for plasma display panel and plasma display panel display |
| KR20000009133A (en) * | 1998-07-21 | 2000-02-15 | 구자홍 | Driving device for plasma display panel |
-
2001
- 2001-04-11 KR KR10-2001-0019268A patent/KR100404837B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100709658B1 (en) * | 2004-03-24 | 2007-04-19 | 가부시키가이샤 히타치세이사쿠쇼 | Plasma display apparatus and driving method thereof |
| KR100910288B1 (en) * | 2007-10-31 | 2009-08-03 | 히다찌 플라즈마 디스플레이 가부시키가이샤 | Method for driving plasma display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100404837B1 (en) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100433213B1 (en) | Method and apparatus for driving plasma display panel | |
| KR100404839B1 (en) | Addressing Method and Apparatus of Plasma Display Panel | |
| JP2891280B2 (en) | Driving device and driving method for flat display device | |
| KR100487809B1 (en) | Plasma Display Panel and Driving Method thereof | |
| JP2004310108A (en) | Plasma display panel and its drive method | |
| KR100488463B1 (en) | Apparatus and Method of Driving Plasma Display Panel | |
| KR100607511B1 (en) | Method of driving plasma display panel | |
| KR100425487B1 (en) | Apparatus Of Driving Plasma Display Panel | |
| KR100330033B1 (en) | Method for Driving Plasma Display Panel | |
| KR100404837B1 (en) | Method and Apparatus for Erasing Discharge of Plasma Display Panel | |
| KR100385882B1 (en) | Driving Method for Erasing Discharge of Plasma Display Panel and Driving Apparatus Thereof | |
| KR100438914B1 (en) | Apparatus Of Driving Plasma Display Panel | |
| KR100482340B1 (en) | Method And Apparatus Of Driving Plasma Display Panel | |
| JP4509649B2 (en) | Plasma display device | |
| KR100385883B1 (en) | Data Driving Method of Plasma Display Panel and Driving Apparatus thereof | |
| KR100467073B1 (en) | Methdo and apparatus driving of plasma display panel | |
| KR100488154B1 (en) | Method and apparatus for driving plasma display panel | |
| KR101069867B1 (en) | Method And Aparatus for Driving Plasma Display Panel | |
| KR100404848B1 (en) | Plasma display panel and method for driving the same | |
| KR20020058952A (en) | Driving Method for Erasing of Plasma Display Panel | |
| KR20020085026A (en) | Driving Method of Plasma Display Panel and Driving Apparatus of Data Electrode in the Same | |
| KR100480173B1 (en) | Driving Method Of Plasma Display Panel | |
| KR100426188B1 (en) | Driving apparatus of plasma display panel | |
| KR100404843B1 (en) | Addressing Method and Apparatus of Plasma Display Panel | |
| KR20020094316A (en) | Driving Method for Erasing Discharge of Plasma Display Panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |