KR20020056382A - 반도체소자의 평탄화방법 - Google Patents
반도체소자의 평탄화방법 Download PDFInfo
- Publication number
- KR20020056382A KR20020056382A KR1020000085731A KR20000085731A KR20020056382A KR 20020056382 A KR20020056382 A KR 20020056382A KR 1020000085731 A KR1020000085731 A KR 1020000085731A KR 20000085731 A KR20000085731 A KR 20000085731A KR 20020056382 A KR20020056382 A KR 20020056382A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- thin film
- cut
- semiconductor device
- laser beam
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title abstract description 12
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 238000005520 cutting process Methods 0.000 claims abstract description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000004140 cleaning Methods 0.000 claims abstract description 3
- 238000011109 contamination Methods 0.000 abstract description 2
- 239000008367 deionised water Substances 0.000 abstract description 2
- 229910021641 deionized water Inorganic materials 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- 101000864342 Homo sapiens Tyrosine-protein kinase BTK Proteins 0.000 description 1
- 102100029823 Tyrosine-protein kinase BTK Human genes 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
평탄화를 위한 공정시간을 단축하고 균일성을 높여서 공정마진을 높이고 식각후 잔여물로 인한 오염을 방지할 수 있는 반도체소자의 평탄화방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 본 발명 반도체소자의 평탄화방법은 웨이퍼상에 굴곡을 갖고 형성된 박막을 큰 파장영역의 레이저빔으로 1차 컷팅하는 단계, 상기 1차 컷팅된 상기 웨이퍼상의 박막을 1차 컷팅보다 작은 파장영역의 레이저빔으로 2차 컷팅하는 단계, 상기 웨이퍼를 순수(DI water)에서 세정하는 단계를 포함함을 특징으로 한다.
Description
본 발명은 평탄화방법에 대한 것으로, 특히 레이저를 이용한 반도체소자의 평탄화방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체소자의 평탄화방법에 대하여 설명하면 다음과 같다.
종래 반도체소자의 평탄화 방법은 화학적 기계적 연마(Chemical Mechanical Polishing:CMP)공정에 의해서 웨이퍼상에 형성된 박막을 현탁액(slurry)을 사용하여서 연마하는 것인데, 토포로지(topology)가 높은 부분은 연마속도가 빨라서 많은 양이 연마되고 토포로지가 낮은 부분은 연마속도가 느려서 토포로지가 높은 부분에비해서 적은 양이 연마된다.
상기 종래의 화학적 기계적 연마 공정은 박막의 패턴 밀도에 대한 의존성이 높아서 알맞은 공정조건을 찾으려고 할 때 많은 시간과 웨이퍼의 손실이 따르고, 현탁액의 종류에 따른 변수가 많아서 평가시 분석하고 좋은조건을 찾는데 많은 시간이 소요되고, CMP 각 장비에 대한 파라 미터의 의존성이 강해서 좋은 균일도를 갖는 조건뿐만아니라 균일도를 개선하기가 힘들고, 셀/페리영역의 단차가 심한 부분에서 디슁(dishing) 현상으로 인하여 후속 공정시 잔여물이 남는 문제가 발생하고, 박막의 종류와 토포로지에 따른 의존성이 높아서 공정변수를 조절하기가 힘들고, 패턴에 따른 균일도 개선이 어려워서 소자가 고집적화될수록 공정마진이 감소될 수 있다.
상기와 같은 종래 반도체소자의 평탄화방법은 다음과 같은 문제가 있다.
첫째, 박막의 패턴 밀도에 대한 의존성이 높고, 현탁액의 종류에 따른 변수가 많고, 각 장비에 대한 파라 미터의 의존성이 높고, 박막의 종류와 토포로지에 따른 의존성이 높아서 알맞은 공정조건을 찾는데 많은 시간이 소요되고, 균일성을 높이는데도 한계가 있다.
둘째, 셀/페리영역의 단차가 심한 부분에서 디슁(dishing) 현상으로 인하여 후속 공정시 잔여물이 남는 문제가 발생한다.
셋째, 패턴에 따른 균일도 개선이 어려워서 소자가 고집적화될 수록 공정마진이 감소된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 평탄화를 위한 공정시간을 단축하고 균일성을 높여서 공정마진을 높이고 식각후 잔여물로 인한 오염을 방지할 수 있는 반도체소자의 평탄화방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체소자의 평탄화 공정시 표면 굴곡에 따른 레이저 빔의 파장조절을 나타낸 모식도
도 2는 본 발명의 레이저 빔의 파장 조절에 따른 웨이퍼의 이동방향을 나타낸 도면
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 평탄화방법은 웨이퍼상에 굴곡을 갖고 형성된 박막을 큰 파장영역의 레이저빔으로 1차 컷팅하는 단계, 상기 1차 컷팅된 상기 웨이퍼상의 박막을 1차 컷팅보다 작은 파장영역의 레이저빔으로 2차 컷팅하는 단계, 상기 웨이퍼를 순수(DI water)에서 세정하는 단계를 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 평탄화방법에 대하여 설명하면 다음과 같다.
도 1은 본 발명에 따른 반도체소자의 평탄화 공정시 표면 굴곡에 따른 레이저 빔의 파장조절을 나타낸 모식도이고, 도 2는 본 발명의 레이저 빔의 파장 조절에 따른 웨이퍼의 이동방향을 나타낸 도면이다.
본 발명은 레이저를 이용하여 토포로지(topology)가 높은 부분을 컷팅하여 줌으로써 단차 완화와 균일성(uniformity)을 개선하는 것이다.
상기에서와 같이 본 발명은 레이저를 이용한 연마(polishing)방법에 대한 것으로, 도 1과 도 2에 도시한 바와 같이 웨이퍼상에 박막이 형성되어 있을 때 박막의 표면이 굴곡을 갖고 평탄하지 않게 형성되어 있을 때, 표면의 열적데미지(damage)를 줄여주기 위해서 토포로지가 높은부분 즉, 돌출된 부분은 큰 파장영역(강한 레이저 빔(beam))에서 웨이퍼와 수평으로 레이저를 턴온(turn on)하여서 컷팅(cutting)시키므로써 웨이퍼상에 증착된 박막의 표면 토포로지를 완화시킨다.
이때 큰 파장영역은 1000nm~10000nm의 범위이고, 이 파장대의 레이저는 KrF, Co, CO2, He나 Ne와 같은 것을 사용할수 있다.
이후에 토포로지가 낮은부분 즉, 돌출이 적게된 부분은 작은 파장영역을 사용하여서 마무리 컷팅시킨다.
이때 작은 파장영역은 1nm~1500nm의 범위이다.
즉, 강한 레이저 빔으로 먼저 박막을 컷팅하고 이후에 작은 파장영역으로 마무리 컷팅을 하여 소자에 대한 열적 데미지를 줄여준다.
그리고 상기에서 레이저를 이용하여 컷팅할 수있는 박막에는 STI(Shallow Trench Isolation), IPO1(Inter Poly Oxide1), LPP, 폴리실리콘, IPO2(Inter Poly Oxide2), IPO3(Inter Poly Oxide3), IMD1(Inter Metal Directic1),IMD2(Inter Metal Directic2)나 금속과 같은 어떤 박막 물질이라도 가능하다.
이후에 DI 용액(De Ionized Water)(순수)에서 강한 수압을 가하여 컷팅된 박막 및 잔여물(residue)을 제거한다.
상기와 같은 본 발명 반도체소자의 평탄화방법은 다음과 같은 효과가 있다.
첫째, 박막의 패턴 밀도와 현탁액의 종류와 각 장비에 대한 파라 미터와 박막의 종류와 토포로지에 따른 의존성을 없애서 공정 시간을 단축시키고 박막의 균일성을 높이기에 효과적이다.
둘째, 셀/페리영역의 단차가 심한 부분에서 디슁(dishing) 현상으로 인하여 후속 공정시 잔여물이 남는 문제를 방지할 수 있다.
셋째, 패턴에 따른 균일도 개선이 쉬어져서 소자가 고집적화될 수록 공정마진을 증가시킬 수 있다.
Claims (3)
- 웨이퍼상에 굴곡을 갖고 형성된 박막을 큰 파장영역의 레이저빔으로 1차 컷팅하는 단계,상기 1차 컷팅된 상기 웨이퍼상의 박막을 1차 컷팅보다 작은 파장영역의 레이저빔으로 2차 컷팅하는 단계,상기 웨이퍼를 순수(DI water)에서 세정하는 단계를 포함함을 특징으로 하는 반도체소자의 평탄화방법.
- 제 1 항에 있어서, 상기 1차 컷팅은 파장이 1000nm ~ 10000nm의 범위가 되도록 함을 특징으로 하는 반도체소자의 평탄화방법.
- 제 1 항에 있어서, 상기 2차 컷팅은 파장이 1nm ~ 1500nm의 범위가 되도록 함을 특징으로 하는 반도체소자의 평탄화방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000085731A KR20020056382A (ko) | 2000-12-29 | 2000-12-29 | 반도체소자의 평탄화방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000085731A KR20020056382A (ko) | 2000-12-29 | 2000-12-29 | 반도체소자의 평탄화방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020056382A true KR20020056382A (ko) | 2002-07-10 |
Family
ID=27688879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000085731A KR20020056382A (ko) | 2000-12-29 | 2000-12-29 | 반도체소자의 평탄화방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020056382A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415755B1 (ko) * | 2001-07-11 | 2004-01-24 | 주식회사 한택 | 레이저를 사용하는 반도체소자의 제조방법 |
| US7106127B2 (en) | 2002-08-09 | 2006-09-12 | Samsung Electronics Co., Ltd. | Temperature sensor and method for detecting trip temperature of a temperature sensor |
-
2000
- 2000-12-29 KR KR1020000085731A patent/KR20020056382A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415755B1 (ko) * | 2001-07-11 | 2004-01-24 | 주식회사 한택 | 레이저를 사용하는 반도체소자의 제조방법 |
| US7106127B2 (en) | 2002-08-09 | 2006-09-12 | Samsung Electronics Co., Ltd. | Temperature sensor and method for detecting trip temperature of a temperature sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5843226A (en) | Etch process for single crystal silicon | |
| US6235643B1 (en) | Method for etching a trench having rounded top and bottom corners in a silicon substrate | |
| US6380095B1 (en) | Silicon trench etch using silicon-containing precursors to reduce or avoid mask erosion | |
| US5972793A (en) | Photolithography alignment mark manufacturing process in tungsten CMP metallization | |
| KR100218763B1 (ko) | 실리콘계 피에칭재의 에칭방법 | |
| US6180533B1 (en) | Method for etching a trench having rounded top corners in a silicon substrate | |
| US7361607B2 (en) | Method for multi-layer resist plasma etch | |
| WO2003094217A1 (en) | Method of etching silicon nitride spacers with high selectivity relative to oxide in a high density plasma chamber | |
| KR100291154B1 (ko) | 폴리사이드막의드라이에칭방법 | |
| US5320708A (en) | Dry etching method | |
| KR100632651B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| US6593241B1 (en) | Method of planarizing a semiconductor device using a high density plasma system | |
| KR100570060B1 (ko) | 반도체소자의 랜딩플러그콘택 형성 방법 | |
| US7247571B2 (en) | Method for planarizing semiconductor structures | |
| KR100564580B1 (ko) | 산화막 평탄화 방법 및 이를 이용한 반도체 소자의 제조방법 | |
| KR100632653B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR20020056382A (ko) | 반도체소자의 평탄화방법 | |
| US20050287762A1 (en) | Formation of removable shroud by anisotropic plasma etch | |
| JP5047100B2 (ja) | 使用済み半導体ウエハの再生方法 | |
| KR20010065308A (ko) | 반도체 소자의 평탄화 방법 | |
| KR101034598B1 (ko) | 반도체소자의 랜딩플러그콘택 형성 방법 | |
| US6171938B1 (en) | Method for fabricating semiconductor device capable of minimizing damage of lower layer using insulating layer resided in opening | |
| US7214596B2 (en) | Method for the fabrication of isolation structures | |
| KR100307220B1 (ko) | 반도체 소자의 마스크 제조방법 | |
| Withers et al. | Wide margin CMP for STI. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |