KR20020052468A - 반도체 소자의 얼터내이팅 위상 반전 마스크 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 얼터내이팅 위상 반전 마스크(alternating phase shift mask) 제조방법에 관한 것으로, EUV를 광원으로 사용하는 포토 리소그래피(photo lithography)공정 중 특정 파장에서 반사율이 최고가 되는 특정 두께를 기준으로 위상차를 유발하는 두께만큼 반사층의 두께를 식각하거나, 버퍼층을 추가하여 반사층의 손상없이 반사층의 두께를 조절하여 반사광의 위상 반전을 가능하게 하여 공정 여유도를 높여 고해상도의 미세패턴을 형성하여 반도체소자의 고집적화를 유리하게 하는 기술이다.

Description

반도체 소자의 얼터내이팅 위상 반전 마스크 제조방법{Manufacturing method for alternating phase shift mask of semiconductor device}

본 발명은 반도체소자의 얼터네이팅 위상 반전 마스크 제조방법에 관한 것으로, 보다 상세하게 EUV를 광원으로 사용하는 리소그래피 공정에서 서로 이웃하는 반사층의 두께를 달리하여 반사광의 위상을 반전시킴으로써 공정 여유도를 높여 미세 패턴의 구현을 유리하게 하는 반도체소자의 얼터내이팅 위상 반전 마스크 제조방법에 관한 것이다.

종래기술에 따른 투과용 노광공정에 사용되는 얼터내이팅 위상반전마스크는 KrF, ArF 광원에 대해서 석영기판이나 위상반전층이 거의 투명하기 때문에 광량의 손실 없이 사용할 수 있었다.

도 1a 및 도 1b 는 종래 기술에 따른 투과용 얼터내에팅 위상 반전 마스크(alternating phase shift mask)의 구조를 도시한 단면도로서, 도 1a 에 도시된 위상반전마스크는 석영기판(11) 상에 위상반전층(12)을 형성하여 위상반전영역을 형성하고, 도 1b 에 도시된 위상반전마스크는 석영기판(11)을 식각하여 위상반전영역을 형성한다.

그러나, 차세대 노광기술에 적용되는 EUV, soft X-선 등의 짧은 파장을 갖는 광원은 흡수도가 커서 투과용 마스크를 사용하기 어렵게 되어, 상기 투과용 마스크 대신 반사용 마스크를 사용하였다.

상기 투과용 마스크에서는 감광제에 형성되는 상의 콘트라스트를 높이기 위하여 위상반전마스크를 사용하였으나, 상기 반사용 마스크에서는 흡수도 때문에 위상반전층을 사용할 수 없고, 석영기판의 두께를 달리하는 방법처럼 쉽게 반사층의 두께를 제거할 수도 없다. 특히, EUV를 광원으로 사용하는 경우 반사층은 Mo/Si막, Mo/Be막 등의 다층 구조로 특정 두께 이상이 되어야 하므로 제거하기 어렵기 때문에 얼터내이팅 위상반전마스크를 제작하기 곤란하였다.

본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, EUV를 광원으로 사용하는 포토 리소그래피 공정에서 인접하는 반사층의 두께를 달리하여 위상 반전을 일으켜 공정 여유도를 높여 고해상도의 미세패턴을 형성할 수 있는 반도체 소자의 얼터내이팅 위상 반전 마스크 제조방법을 제공하는데 그 목적이 있다.

도 1a 및 도 1b 는 종래 기술에 따른 투과용 얼터내에팅 위상반전마스크 (alternating phase shift mask)의 구조를 도시한 단면도.

도 2a 내지 도 2d 는 본 발명의 제1실시예에 따른 투과용 얼터내이팅 위상반전 마스크의 제조방법을 도시한 공정 단면도.

도 3a 내지 도 3e 는 본 발명의 제2실시예에 따른 투과용 얼터내이팅 위상반전마스크의 제조방법을 도시한 공정 단면도.

< 도면의 주요부분에 대한 부호의 설명 >

11 : 석영기판 12 : 위상반전층

13 : 크롬층패턴 21, 31 : 기판

23 : 반사층 24 : 흡수층

26, 43 : 제1감광막 27, 44 : 제1감광막패턴

29, 45 : 제2감광막패턴 33 : 제1반사층

35 : 제1버퍼층 37 : 제2반사층

39 : 제2버퍼층 41 : 흡수층

상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 얼터내이팅 위상 반전 마스크 제조방법은,

기판 상부에 다층 구조의 반사층을 형성하는 공정과,

상기 반사층 상부에 흡수층을 형성하는 공정과,

상기 흡수층 상부에 위상반전영역을 노출시키는 제1감광막패턴을 형성하는 공정과,

상기 제1감광막패턴을 식각마스크로 상기 흡수층과 소정 두께의 반사층을 식각하여 위상반전영역을 형성하는 공정과,

상기 제1감광막패턴을 제거하는 공정과,

전체표면 상부에 비위상반전영역을 노출시키는 제2감광막패턴을 형성하는 공정과,

상기 제2감광막패턴을 식각마스크로 상기 흡수층을 식각하여 상기 반사층을 노출시키는 비위상반전영역을 형성하는 공정과,

상기 제2감광막패턴을 제거하는 공정을 포함하는 것을 제1특징으로 한다.

또한, 상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 얼터내이팅 위상 반전 마스크 제조방법은,

기판 상부에 다층 구조의 제1반사층을 형성하는 공정과,

상기 제1반사층 상부에 제1버퍼층을 형성하는 공정과,

상기 제1버퍼층 상부에 다층 구조의 제2반사층을 형성하는 공정과,

상기 제2반사층 상부에 제2버퍼층과 흡수층을 순차적으로 형성하는 공정과,

상기 흡수층 상부에 위상반전영역을 노출시키는 제1감광막패턴을 형성하는 공정과,

상기 제1감광막패턴을 식각마스크로 상기 흡수층, 제2버퍼층 및 제2반사층을 식각하여 상기 제1버퍼층을 노출시키는 공정과,

상기 제1감광막패턴을 제거하는 공정과,

전체표면 상부에 비위상반전영역을 노출시키는 제2감광막패턴을 형성하는 공정과,

상기 제2감광막패턴을 식각마스크로 상기 흡수층을 식각하여 제2버퍼층을 노출시키는 공정과,

상기 제2감광막패턴을 제거하는 공정과,

상기 위상반전영역과 비위상반전영역에서 노출되는 제1버퍼층과 제2버퍼층을 식각하여 제1반사층과 제2반사층을 노출시키는 얼터내이팅 위상반전마스크를 형성하는 공정을 포함하는 것을 제2특징으로 한다.

본 발명에서 위상반전을 위한 다층 구조의 반사층의 두께 차이(h)는 광원의 파장을 λ라고 할 때, 두 반사광의 광경로 차이가 λ/2의 홀수배만큼 차이가 나도록 설정해야 한다. 그리고, 다층 구조의 반사층의 두께 차이(h)는 광원의 파장에 대한 굴절률을 n이라고 할 때,

h=(λ/2n)×홀수배

가 된다.

예를 들면, EUV의 경우 λ가 13.4㎚이고, 진공상태에서 공정이 이루어지므로 n은 1이기 때문에 반사층의 두께 차이(h)는 6.2㎚의 홀수배가 된다. 일반적으로 반사층은 Mo막과 Si막이 교대로 증착된 다층구조이므로, 6.2㎚는 상기 Mo막과 Si막이 한 층씩 증착된 두께, 즉 주기 두께가 된다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 얼터내이팅 위상 반전 마스크 제조방법에 대해 상세히 설명한다.

도 2a 내지 도 2d 는 본 발명의 제1실시예에 따른 투과용 얼터내이팅 위상반전 마스크의 제조방법을 도시한 공정 단면도이다.

먼저, 기판(21) 상부에 반사층(23)을 형성한다. 상기 반사층(23)은 Mo막과 Si막의 적층구조 또는 Mo막과 Be막의 적층구조로 형성하되, 상기 적층구조가 여러 층이 적층된 다층(multi layer)구조로 형성한다.

다음, 상기 반사층(23) 상부에 흡수층(24)을 형성한다.

그 다음, 상기 흡수층(24) 상부에 위상반전영역(A)을 노출시키는 제1감광막패턴(27)을 형성한다. (도 2a 참조)

다음, 상기 제1감광막패턴(27)을 식각마스크로상기 흡수층(24)과 소정 두께의 반사층(23)을 식각한다.

그 다음, 상기 제1감광막패턴(27)을 제거한다. (도 2b 참조)

다음, 전체표면 상부에 비위상반전영역(B)을 노출시키는 제2감광막패턴(29)을 형성한다. (도 2c 참조)

그 다음, 상기 제2감광막패턴(29)을 식각마스크로 상기 흡수층(24)을 식각하여 상기 반사층(23)을 노출시킨다.

이때, 상기 위상반전영역(A)과 비위상반전영역(B) 간의 두께차(h)는 주기 두께의 홀수배 차이가 난다. 이때, 상기 주기 두께는 반사층을 이루는 적층구조의 한 층 두께이다. (도 2d 참조)

도 3a 내지 도 3e 는 본 발명의 제2실시예에 따른 투과용 얼터내이팅 위상반전마스크의 제조방법을 도시한 공정 단면도이다.

먼저, 기판(31) 상부에 제1반사층(33)을 형성한다.

다음, 상기 제1반사층(33) 상부에 제1버퍼층(35)을 형성한다.

그 다음, 상기 제1버퍼층(35) 상부에 제2반사층(37)을 형성한다. 이때, 상기 제1반사층(33)과 제2반사층(37)은 Mo막과 Si막의 적층구조 또는 Mo막과 Be막의 적층구조로 형성하되, 상기 적층구조가 여러 층이 적층된 다층(multi layer)구조로형성한다.

다음, 상기 제2반사층(37) 상부에 제2버퍼층(39)을 형성한다.

그 다음, 상기 제2버퍼층(39) 상부에 흡수층(41)을 소정 두께 형성한다.

그 다음, 상기 흡수층(41) 상부에 위상반전영역(A)을 노출시키는 제1감광막패턴(44)을 형성한다. (도 3a 참조)

다음, 상기 제1감광막패턴(44)을 식각마스크로 상기 흡수층(41), 제2버퍼층(39) 및 제2반사층(37)을 식각하여 제1버퍼층(35)을 노출시킨다.

그 다음, 상기 제1감광막패턴(44)을 제거한다. (도 3b 참조)

다음, 전체표면 상부에 비위상반전영역(B)을 노출시키는 제2감광막패턴(45)을 형성한다. (도 3c 참조)

그 다음, 상기 제2감광막패턴(44)을 식각마스크로 상기 흡수층(41)을 식각하여 상기 제2버퍼층(39)을 노출시킨다.

다음, 상기 제2감광막패턴(44)을 제거한다. (도 3d 참조)

그 다음, 상기 위상반전영역(A)의 노출된 제1버퍼층(35)과 비위상반전영역(B)의 노출된 제2버퍼층(39)을 식각하여 제1반사층(33)과 제2반사층(37)을 노출시킨다. 이때, 상기 위상반전영역(A)과 비위상반전영역(B) 간의 두께차(h')인 제2반사층(37)과 제1버퍼층(35)의 두께는 주기 두께의 홀수배 차이가 난다. (도 3e 참조)

상기한 바와 같이 본 발명에 따른 제2실시예는 반사층 상부에 버퍼층을 구비함으로써 반사층의 손상없이 반사층의 두께를 조절할 수 있고, 반사층 식각공정 시버퍼층이 식각장벽으로 사용되기 때문에 식각공정이 용이하다.

이상 상술한 바와 같이, 상기한 본 발명에 따른 반도체 소자의 얼터내이팅 위상 반전 마스크 제조방법에 의하면, EUV를 광원으로 사용하는 포토 리소그래피(photo lithography)공정 중 특정 파장에서 반사율이 최고가 되는 특정 두께를 기준으로 위상차를 유발하는 두께만큼 반사층의 두께를 식각하거나, 버퍼층을 추가하여 반사층의 손상없이 반사층의 두께를 조절하여 반사광의 위상 반전을 가능하게 하여 공정 여유도를 높여 고해상도의 미세패턴을 형성하여 반도체소자의 고집적화를 유리하게 하는 이점이 있다.

Claims (10)

1. 기판 상부에 다층 구조의 반사층을 형성하는 공정과,

   상기 반사층 상부에 흡수층을 형성하는 공정과,

   상기 흡수층 상부에 위상반전영역을 노출시키는 제1감광막패턴을 형성하는 공정과,

   상기 제1감광막패턴을 식각마스크로 상기 흡수층과 소정 두께의 반사층을 식각하여 위상반전영역을 형성하는 공정과,

   상기 제1감광막패턴을 제거하는 공정과,

   전체표면 상부에 비위상반전영역을 노출시키는 제2감광막패턴을 형성하는 공정과,

   상기 제2감광막패턴을 식각마스크로 상기 흡수층을 식각하여 상기 반사층을 노출시키는 비위상반전영역을 형성하는 공정과,

   상기 제2감광막패턴을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 얼터내이팅 위상반전마스크 제조방법.
2. 제 1 항에 있어서,

   상기 반사층은 Mo막과 Si막 적층구조 또는 Mo막과 Be막 적층구조를 주기 두께로 하는 다층 구조로 형성되는 것을 특징으로 하는 반도체소자의 얼터내이팅 위상반전마스크 제조방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 위상반전영역의 반사층과 비위상반전영역의 반사층과의 두께 차이는 상기 반사층의 주기 두께의 홀수배인 것을 특징으로 하는 반도체소자의 얼터내이팅 위상반전마스크 제조방법.
4. 제 1 항에 있어서,

   상기 얼터내이팅 위상반전마스크는 EUV를 광원으로 사용하는 포토 리소그래피공정에서 적용되는 것을 특징으로 하는 반도체소자의 얼터내이팅 위상반전마스크 제조방법.
5. 제 1 항에 있어서,

   상기 얼터내이팅 위상반전마스크의 제조방법은 광원의 파장이 λ인 경우 위상반전영역과 비위상반전영역 간 반사층 두께 차는 λ/2의 홀수배로 하는 것을 특징으로 하는 반도체소자의 얼터내이팅 위상반전마스크의 제조방법.
6. 기판 상부에 다층 구조의 제1반사층을 형성하는 공정과,

   상기 제1반사층 상부에 제1버퍼층을 형성하는 공정과,

   상기 제1버퍼층 상부에 다층 구조의 제2반사층을 형성하는 공정과,

   상기 제2반사층 상부에 제2버퍼층과 흡수층을 순차적으로 형성하는 공정과,

   상기 흡수층 상부에 위상반전영역을 노출시키는 제1감광막패턴을 형성하는 공정과,

   상기 제1감광막패턴을 식각마스크로 상기 흡수층, 제2버퍼층 및 제2반사층을 식각하여 상기 제1버퍼층을 노출시키는 공정과,

   상기 제1감광막패턴을 제거하는 공정과,

   전체표면 상부에 비위상반전영역을 노출시키는 제2감광막패턴을 형성하는 공정과,

   상기 제2감광막패턴을 식각마스크로 상기 흡수층을 식각하여 제2버퍼층을 노출시키는 공정과,

   상기 제2감광막패턴을 제거하는 공정과,

   상기 위상반전영역과 비위상반전영역에서 노출되는 제1버퍼층과 제2버퍼층을 식각하여 제1반사층과 제2반사층을 노출시키는 얼터내이팅 위상반전마스크를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 얼터내이팅 위상반전마스크 제조방법.
7. 제 6 항에 있어서,

   상기 제1반사층과 제2반사층은 Mo막과 Si막 적층구조 또는 Mo막과 Be막 적층구조를 주기 두께로 하는 다층 구조로 형성되는 것을 특징으로 하는 반도체소자의 얼터내이팅 위상반전마스크 제조방법.
8. 제 6 항 또는 제 7 항에 있어서,

   상기 위상반전영역의 제1반사층과 비위상반전영역의 제2반사층과의 두께 차이는 상기 반사층의 주기 두께의 홀수배인 것을 특징으로 하는 반도체소자의 얼터내이팅 위상반전마스크 제조방법.
9. 제 6 항에 있어서,

   상기 얼터내이팅 위상반전마스크는 EUV를 광원으로 사용하는 포토 리소그래피공정에서 적용되는 것을 특징으로 하는 반도체소자의 얼터내이팅 위상반전마스크 제조방법.
10. 제 6 항에 있어서,

    상기 얼터내이팅 위상반전마스크의 제조방법은 광원의 파장이 λ인 경우 위상반전영역의 제1반사층과 비위상반전영역의 제2반사층 간 두께 차는 λ/2의 홀수배로 하는 것을 특징으로 하는 반도체소자의 얼터내이팅 위상반전마스크의 제조방법.