KR20020049148A - Thin film transistor and the method of fabricating the same - Google Patents
Thin film transistor and the method of fabricating the same Download PDFInfo
- Publication number
- KR20020049148A KR20020049148A KR1020000078244A KR20000078244A KR20020049148A KR 20020049148 A KR20020049148 A KR 20020049148A KR 1020000078244 A KR1020000078244 A KR 1020000078244A KR 20000078244 A KR20000078244 A KR 20000078244A KR 20020049148 A KR20020049148 A KR 20020049148A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- substrate
- polysilicon layer
- forming
- polysilicon
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 229920005591 polysilicon Polymers 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 53
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000007788 liquid Substances 0.000 claims abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 59
- 239000010408 film Substances 0.000 claims description 53
- 238000000151 deposition Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 9
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 8
- 239000004973 liquid crystal related substance Substances 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims 3
- 230000008018 melting Effects 0.000 claims 3
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 1
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- -1 silicon ions Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 액정표시장치에 관한 것으로, 특히 다결정 실리콘으로 이루어지는 채널을 사용하는 스위칭 소자 중, 상기 스위칭 소자에 구성되는 절연막인 실리콘 산화막의 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a method of forming a silicon oxide film, which is an insulating film comprised in the switching element, of a switching element using a channel made of polycrystalline silicon.
일반적으로, 액티브 채널이 폴리 실리콘(poly-silicon)층으로 구성된 다결정 실리콘박막을 형성하기 위해서는, 순수 비정질 실리콘(intrinsic amorphous silicon)을 소정의 방법 즉, 절연 기판에 500 Å 두께의 플라즈마 기상증착법(Plasma chemical vapor deposition)이나 LPCVD(Low pressure CVD) 방법으로 비정질 실리콘 막을 증착한 후, 이를 다시 결정화 하는 방법을 사용한다. In general, in order to form a polycrystalline silicon thin film in which the active channel is composed of a poly-silicon layer, pure amorphous silicon is applied to a predetermined method, that is, a plasma vapor deposition method having a plasma thickness of 500 Å on an insulating substrate. A method of depositing an amorphous silicon film by chemical vapor deposition (LPCVD) or low pressure CVD (LPCVD) and then crystallizing it is used.
상기 비정질 실리콘을 결정화하는 방법은 다음과 같이 크게 세 가지로 분류될 수 있다.Crystallization of the amorphous silicon can be classified into three types as follows.
첫째, 레이저 열처리(laser annealing) 방법은 비정질 실리콘 박막이 증착된 기판에 레이저를 가해서 다결정 실리콘을 성장하는 방법이다.First, laser annealing is a method of growing polycrystalline silicon by applying a laser to a substrate on which an amorphous silicon thin film is deposited.
둘째, 고상 결정화(solid phase crystallization : 이하 SPC라 칭한다) 방법은 비정질 실리콘을 고온에서 장시간 열처리하여 다결정 실리콘을 형성하는 방법이다.Second, solid phase crystallization (hereinafter referred to as SPC) method is a method of forming polycrystalline silicon by heat-treating amorphous silicon for a long time at a high temperature.
셋째, 금속유도 결정화(metal induced crystallization : MIC) 방법은 비정질 실리콘 상에 금속을 증착하여 다결정 실리콘을 형성하는 방법으로, 대면적의 유리기판을 사용할 수 있다.Third, the metal induced crystallization (MIC) method is a method of forming a polycrystalline silicon by depositing a metal on amorphous silicon, a large-area glass substrate can be used.
첫번째 방법인 레이저 열처리는 현재 널리 연구되고 있는 저온 다결정 실리콘 형성 방법으로 비정질 실리콘이 증착된 기판에 레이저 에너지를 공급하여 상기 비정질 실리콘을 용융상태로 만든후 냉각에 의해 다결정 실리콘을 형성하는 방법이다.The first method, laser heat treatment, is a low temperature polycrystalline silicon formation method that is widely studied at present. The method is a method of forming polycrystalline silicon by cooling laser energy by supplying laser energy to a substrate on which amorphous silicon is deposited.
두번째 방법인 고상 결정화는 600℃ 이상의 고온을 견딜 수 있는 석영기판에 불순물의 확산을 방지하기 위해 소정의 두께로 완충층(buffer layer)을 형성하고, 상기 완충층 상에 비정질 실리콘을 증착한 후, 퍼니스에서 고온 장시간 열처리 하여 다결정 실리콘을 얻는 방법으로, 전술한 바와 같이 상기 고상 결정화는 고온에서 장시간 수행되므로 원하는 다결정 실리콘 상(phase)을 얻을 수 없으며, 그레인 성장 방향성이 불규칙하여 박막 트랜지스터로의 응용 시 다결정 실리콘과 접속될 게이트 절연막이 불규칙하게 성장되어 소자의 항복전압이 낮아지는 문제점이 있고, 다결정 실리콘의 입경(grain)의 크기가 심하게 불균일하여 소자의 전기적 특성을 저하시킬뿐만 아니라, 고가의 석영기판을 사용해야 하는 문제점이 있다.The second method, solid crystallization, forms a buffer layer with a predetermined thickness to prevent diffusion of impurities on a quartz substrate that can withstand high temperatures of 600 ° C. or higher, deposits amorphous silicon on the buffer layer, and then As a method of obtaining polycrystalline silicon by heat treatment at high temperature for a long time, as described above, since the solid phase crystallization is performed for a long time at a high temperature, a desired polycrystalline silicon phase cannot be obtained. The breakdown voltage of the device is lowered due to the irregular growth of the gate insulating layer to be connected to the gate, and the grain size of the polycrystalline silicon is extremely uneven to degrade the electrical characteristics of the device, and an expensive quartz substrate should be used. There is a problem.
세번째 방법인 금속유도 결정화는 저가의 대면적 유리기판을 사용하여 다결정 실리콘을 형성할 수 있으나, 상기 다결정 실리콘 내부의 네트워크(network) 속에 금속의 잔류물이 존재할 가능성이 많기 때문에 막질의 신뢰성을 보장할 수 없다.The third method, metal-induced crystallization, can form polycrystalline silicon using a low-cost, large-area glass substrate. However, since metal residues are more likely to be present in the network inside the polycrystalline silicon, it is possible to ensure film quality reliability. Can't.
이하, 도 1은 다결정실리콘 박막트랜지스터를 개략적으로 도시한 단면도이다.1 is a cross-sectional view schematically showing a polysilicon thin film transistor.
도시한 바와 같이, 다결정 박막트랜지스터는 게이트 전극(14)이 액티브 채널(15)의 상부에 위치하는 탑 게이트(top gate)형으로 구성된다.As shown, the polycrystalline thin film transistor has a top gate type in which the gate electrode 14 is positioned above the active channel 15.
일반적으로 다결정 실리콘은 전술한 바와 같이, 공정 온도에 따라 고온공정와 저온공정으로 결정화가 진행되며, 고온공정은 공정온도가 1000℃근처에서 공정이 진행된다. 따라서, 가격이 저렴한 유리기판을 사용할 수 없기 때문에 생산수율 낮추는 문제가 있다.In general, as described above, the polycrystalline silicon is crystallized in a high temperature process and a low temperature process according to the process temperature, and the high temperature process is performed at a process temperature of about 1000 ° C. Therefore, there is a problem in lowering the production yield because it is not possible to use a cheap glass substrate.
이와는 다르게 저온공정은 유리기판을 사용하며, 공정온도가 450℃이하에서 행해지며, 전술한 레이저 조사법을 이용하여 결정을 만든다.In contrast, the low temperature process uses a glass substrate, the process temperature is carried out at 450 ℃ or less, and the crystal is made using the laser irradiation method described above.
따라서, 대면적 액정패널을 제작할 때 큰 면적의 유리기판을 사용하므로 저온공정으로 폴리실리콘을 제작하는 것이 유리하다.Therefore, since a large area glass substrate is used when manufacturing a large area liquid crystal panel, it is advantageous to manufacture polysilicon by a low temperature process.
상기 저온공정으로 형성된 폴리실리콘을 패턴하여 액티브층(15)을 형성한 후, 상기 액티브층(15)을 상기 게이트 전극(14)으로부터 격리하기위해 절연막(12)을 형성하게 된다.After forming the active layer 15 by patterning the polysilicon formed by the low temperature process, the insulating layer 12 is formed to isolate the active layer 15 from the gate electrode 14.
상기 절연막(12)은 상기 폴리실리콘막과의 부착특성을 고려하여 실리콘 원자와 산소 또는 질소원자를 반응하도록 하여 실리콘 산화막을 형성한다.The insulating film 12 forms a silicon oxide film by reacting silicon atoms with oxygen or nitrogen atoms in consideration of adhesion characteristics with the polysilicon film.
이하, 도 2a 내지 도 2b의 실리콘 산화막 형성방법을 도시한 도면을 참조하여, 종래의 실리콘 산화막 형성방법을 설명한다.Hereinafter, a conventional silicon oxide film forming method will be described with reference to the drawings showing the silicon oxide film forming method shown in FIGS. 2A to 2B.
먼저, 소정의 형상으로 패턴된 결정질 실리콘(15)이 형성된 기판(22)을 챔버(42)내에 고정하고, 상기 챔버(42)내에 산소(또는 질소)(O)와 규소(Si)를 함유하고 있는 가스를 방전시켜 플라즈마(plasma)(12`)상태로 존재하도록 한다.First, the substrate 22 having the crystalline silicon 15 patterned into a predetermined shape is fixed in the chamber 42, and the chamber 42 contains oxygen (or nitrogen) (O) and silicon (Si). The gas is discharged to exist in a plasma (12 ') state.
이때, 상기 플라즈마 상태로 활성화된 실리콘 이온과 산소(질소)이온을 상기 폴리실리콘 패턴이 구성된 기판의 표면에서 반응시켜 실리콘 옥사이드(실리콘 산화막)박막(12)을 증착한다. 이와 같은 방법으로 실리콘 산화막인 게이트 절연막을 형성할 수 있다.In this case, the silicon oxide (silicon oxide film) thin film 12 is deposited by reacting the silicon ions and oxygen (nitrogen) ions activated in the plasma state on the surface of the substrate on which the polysilicon pattern is formed. In this manner, a gate insulating film that is a silicon oxide film can be formed.
다음으로, 도 1에 도시한 바와 같이 상기 게이트 전극(14)은 상기 액티브채널(15)의 상부에 구성되며, 상기 액티브 채널(15)의 양측이 불순물이 주입된 오믹콘택층(16,17)에는 각각 소스전극(44)및 드레인전극(46)이 접촉되어 다결정 실리콘 박막트랜지스터를 구성할 수 있다.Next, as illustrated in FIG. 1, the gate electrode 14 is formed on the active channel 15, and ohmic contact layers 16 and 17 in which impurities are injected at both sides of the active channel 15 are formed. The source electrode 44 and the drain electrode 46 may be in contact with each other to form a polycrystalline silicon thin film transistor.
그러나, 종래와 같이 저온공정을 통해 제작되는 박막트랜지스터의 상기 게이트 절연막은, 전술한 바와 같이 활성화된 이온들을 이용하므로, 반응이 급격히 일어난 이온들이 서로 안정한 위치에 도달하여 실리콘원자와 산소원자 사이의 안정한 결합(Si-O)이 형성되기에 충분한 시간이 주어지지 못하므로, 실리콘 산화막 내부에 주위 원자와 결합되지 못한 댕글링 본드(dangling bond)들에 의한 결함들이 다량으로 존재한다.However, since the gate insulating film of the thin film transistor manufactured through the low temperature process as in the prior art uses the activated ions as described above, the ions rapidly reacted reach a stable position between the silicon atoms and the oxygen atoms. Since there is not enough time to form a bond (Si-O), there are a large amount of defects due to dangling bonds that are not bonded to surrounding atoms in the silicon oxide film.
상기 결함들은 소자내로 급격한 전압이 유입되었을 경우 절연파괴가 일어나는 불량을 유발할 수 있다.The defects may cause a failure in which dielectric breakdown occurs when a sudden voltage is introduced into the device.
따라서, 전술한 바와 같은 문제를 해결하기 위해 본 발명은 저온공정으로 양질의 단결정 실리콘 산화막을 형성하는 방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method for forming a high quality single crystal silicon oxide film by a low temperature process in order to solve the above problems.
도 1은 일반적인 탑 게이트방식의 박막트랜지스터를 도시한 단면도이고,1 is a cross-sectional view showing a typical top gate thin film transistor,
도 2a 내지 도 2b는 종래 기술에 따라 실리콘 산화막을 형성하는 공정을 도시한 도면이고,2A to 2B are views illustrating a process of forming a silicon oxide film according to the prior art,
도 3a 내지 도 3c는 본 발명에 따라 저온에서 실리콘 산화막 결정을 형성하는 공정을 도시한 단면도이고,3A to 3C are cross-sectional views illustrating a process of forming silicon oxide crystals at low temperatures in accordance with the present invention;
도 4a 내지 도 4f는 본 발명에 따라 형성된 박막트랜지스터를 포함하는 액정표시장치용 어레이기판의 제조공정을 도시한 공정 단면도이다.4A to 4F are cross-sectional views illustrating a manufacturing process of an array substrate for a liquid crystal display device including a thin film transistor formed according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 기판 115 : 실리콘결정 박막100: substrate 115: silicon crystal thin film
142 : 반응챔버 148 : 레이저 빔142: reaction chamber 148: laser beam
상술한 목적을 달성하기 위한 본 발명에 따른 결정질 실리콘 산화막 형성방법은 기판을 구비하는 단계와; 상기 기판 상에 비정질 실리콘을 증착하는 단계와; 상기 비정질 실리콘을 폴리 실리콘으로 결정화하는 단계와; 상기 폴리실리콘 층이 형성된 기판을 반응챔버내에 고정하는 단계와; 상기 폴리실리콘층의 상부에 실리콘 산화막을 형성함에 있어서, 상기 반응 챔버내의 산소 분압을 높여주는 단계와, 상기 폴리 실리콘층의 표면에 레이저 빔을 조사하는 단계와, 상기 레이저빔에 의해 실리콘 표면이 녹아 액상 실리콘이 되는 단계와, 상기 액상 실리콘 원자와 산소원자가 반응하면서 고상화하는 단계를 포함하는 실리콘 산화막 형성 단계를 포함한다.Method for forming a crystalline silicon oxide film according to the present invention for achieving the above object comprises the steps of providing a substrate; Depositing amorphous silicon on the substrate; Crystallizing the amorphous silicon with polysilicon; Fixing the substrate on which the polysilicon layer is formed into a reaction chamber; In forming a silicon oxide film on the polysilicon layer, increasing the oxygen partial pressure in the reaction chamber, irradiating a laser beam on the surface of the polysilicon layer, the silicon surface is melted by the laser beam And forming a silicon oxide film including the step of becoming liquid silicon and solidifying the liquid silicon atom with an oxygen atom.
본 발명의 특징에 따른 박막트랜지스터 형성방법은 기판을 구비하는 단계와; 상기 기판 상에 비정질 실리콘을 증착하는 단계와; 상기 비정질 실리콘을 폴리 실리콘으로 결정화하는 단계와; 상기 폴리실리콘 층이 형성된 기판을 반응챔버 내에 고정하는 단계와; 상기 폴리실리콘층의 상부에 실리콘 산화막을 형성함에 있어서, 상기 반응 챔버내의 산소 분압을 높여주는 단계와, 상기 폴리 실리콘층의 표면에 레이저 빔을 조사하는 단계와, 상기 레이저 빔에 의해 실리콘 표면이 녹아 액상 실리콘이 되는 단계와, 상기 액상 실리콘 원자와 산소원자가 반응하면서 고상화하는 단계를 포함하는 실리콘 산화막 형성 단계와; 상기 폴리실리콘 층과 실리콘 산화막을 동시에 식각하여 아일랜드를 형성하는 단계와; 상기 아일랜드가 형성된 기판의 전면에 도전성 금속을 증착하고 패턴하여, 상기 아일랜드의 상부에 게이트전극을 형성하는동시에, 게이트전극 양측의 폴리실리콘층의 표면을 노출하는 단계와;According to an aspect of the present invention, a method of forming a thin film transistor includes: providing a substrate; Depositing amorphous silicon on the substrate; Crystallizing the amorphous silicon with polysilicon; Fixing the substrate on which the polysilicon layer is formed into a reaction chamber; In forming a silicon oxide film on the polysilicon layer, increasing the oxygen partial pressure in the reaction chamber, irradiating a laser beam on the surface of the polysilicon layer, the silicon surface is melted by the laser beam Forming a silicon oxide film including solidifying silicon and reacting and solidifying the liquid silicon atom with an oxygen atom; Simultaneously etching the polysilicon layer and the silicon oxide layer to form an island; Depositing and patterning a conductive metal on the entire surface of the island-formed substrate to form a gate electrode on the island, and simultaneously exposing the surfaces of the polysilicon layers on both sides of the gate electrode;
상기 노출된 폴리 실리콘에 n+ 또는 p+불순물 이온을 도핑하는 단계와; 상기 게이트전극이 패턴된 기판의 전면에 층간 절연막을 형성하고 패턴하여, 상기 불순물 이온이 도핑된 폴리실리콘층을 노출하는 단계와; 상기 패턴된 층간 절연막 상에 도전성 금속을 증착하고 패턴하여, 상기 노출 폴리실리콘층과 각각 접촉하여 이격된 소스전극 및 드레인전극을 형성하는 단계를 포함한다.Doping n + or p + impurity ions to the exposed polysilicon; Forming and patterning an interlayer insulating film on the entire surface of the substrate on which the gate electrode is patterned to expose the polysilicon layer doped with the impurity ions; Depositing and patterning a conductive metal on the patterned interlayer insulating layer to form a source electrode and a drain electrode spaced apart from each other in contact with the exposed polysilicon layer.
본 발명의 특징에 다른 액정표시장치용 어레이기판 형성방법은 기판을 구비하는 단계와; 상기 기판 상에 비정질 실리콘을 증착하는 단계와; 상기 비정질 실리콘을 폴리 실리콘으로 결정화하는 단계와; 상기 폴리실리콘 층이 형성된 기판을 반응챔버 내에 고정하는 단계와; 상기 폴리실리콘층의 상부에 실리콘 산화막을 형성함에 있어서, 상기 반응 챔버내의 산소 분압을 높여주는 단계와, 상기 폴리 실리콘층의 표면에 레이저 빔을 조사하는 단계와, 상기 레이저 빔에 의해 실리콘 표면이 녹아 액상 실리콘이 되는 단계와, 상기 액상 실리콘 원자와 산소원자가 반응하면서 고상화하는 단계를 포함하는 실리콘 산화막 형성 단계와; 상기 폴리실리콘 층과 실리콘 산화막을 동시에 식각하여 아일랜드를 형성하는 단계와; 상기 아일랜드가 형성된 기판의 전면에 도전성 금속을 증착하고 패턴하여, 상기 아일랜드의 상부에 게이트전극을 형성하는 동시에, 게이트전극 양측의 폴리실리콘층의 표면을 노출하는 단계와; 상기 노출된 폴리 실리콘에 n+ 또는 p+불순물 이온을 도핑하는 단계와; 상기 게이트전극이 패턴된 기판의 전면에 층간 절연막을 형성하고 패턴하여, 상기 불순물 이온이 도핑된 폴리실리콘층을 노출하는 단계와; 상기 패턴된 층간 절연막 상에 도전성 금속을 증착하고 패턴하여, 상기 노출 폴리실리콘층과 각각 접촉하여 이격된 소스전극 및 드레인전극을 형성하는 단계와; 상기 드레인전극과 접촉하는 투명화소전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming an array substrate for a liquid crystal display device, the method comprising: providing a substrate; Depositing amorphous silicon on the substrate; Crystallizing the amorphous silicon with polysilicon; Fixing the substrate on which the polysilicon layer is formed into a reaction chamber; In forming a silicon oxide film on the polysilicon layer, increasing the oxygen partial pressure in the reaction chamber, irradiating a laser beam on the surface of the polysilicon layer, the silicon surface is melted by the laser beam Forming a silicon oxide film including solidifying silicon and reacting and solidifying the liquid silicon atom with an oxygen atom; Simultaneously etching the polysilicon layer and the silicon oxide layer to form an island; Depositing and patterning a conductive metal on the entire surface of the substrate on which the island is formed, forming a gate electrode on the island, and simultaneously exposing the surfaces of the polysilicon layers on both sides of the gate electrode; Doping n + or p + impurity ions to the exposed polysilicon; Forming and patterning an interlayer insulating film on the entire surface of the substrate on which the gate electrode is patterned to expose the polysilicon layer doped with the impurity ions; Depositing and patterning a conductive metal on the patterned interlayer insulating film to form a source electrode and a drain electrode spaced apart from each other in contact with the exposed polysilicon layer; Forming a transparent pixel electrode in contact with the drain electrode.
이하, 첨부된 도면과 실시예들을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings and embodiments will be described the present invention in detail.
-- 실시예 --Example
이하, 도 3a 내지 도 3c는 본 발명에 따른 실리콘 산화막 결정화 방법을 도시한 단면도이다.3A to 3C are cross-sectional views illustrating a silicon oxide crystallization method according to the present invention.
먼저, 도 3a에 도시한 바와 같이, 다결정 실리콘(115)이 형성된 기판(100)을 반응 챔버내(142)에 고정한 후, 상기 챔버(142)내로 산소를 함유하고 있는 가스(O2,N2O)(146)를 흘려준다.First, as shown in FIG. 3A, the substrate 100 on which the polycrystalline silicon 115 is formed is fixed in the reaction chamber 142, and thereafter, gases O 2 and N 2 containing oxygen into the chamber 142. O) 146 to flow.
이때, 상기 산소를 함유하고 있는 가스(146)의 분압을 크게한다.At this time, the partial pressure of the gas 146 containing oxygen is increased.
다음으로, 도 3b에 도시한 바와 같이, 상기 다결정 실리콘(115)의 표면에 소정의 에너지 밀도를 가지는 레이저 빔(148)을 조사한다.Next, as shown in FIG. 3B, the laser beam 148 having a predetermined energy density is irradiated onto the surface of the polycrystalline silicon 115.
이 과정에서, 상기 결정질 실리콘(115)의 표면은 상기 레이저 빔(148)의 에너지에 의해 순간적으로 멜팅(melting)되었다가 다시 고상(solidification)화 되어가는 상변이 과정을 겪게 된다.In this process, the surface of the crystalline silicon 115 undergoes a phase change process of being melted by the energy of the laser beam 148 and then solidified again.
이때, 상기 상변이 과정에서 액상 실리콘의 표면에 위치한 산소원자들이 액상 상태의 실리콘과 반응하여 막내로 확산되면서 산소원자가 혼입된 액상상태의 실리콘이 고상화로 상변이 되어 간다.At this time, as the oxygen atoms located on the surface of the liquid silicon reacts with the silicon in the liquid phase and diffuses into the film, the liquid silicon in which the oxygen atoms are mixed is phase-shifted by the solidification.
이 과정에서 상변이 중 발생하는 잠열과 실리콘과 산소의 높은 이동도에 의해 안정된 위치로의 원자들의 이동을 촉진하여 내부결함을 감소 시킬 수 있다.In this process, internal defects can be reduced by promoting the movement of atoms to stable positions due to latent heat generated during phase transition and high mobility of silicon and oxygen.
결과적으로 도 3c에 도시한 바와 같이, 상기 결정질 실리콘(115)의 표면에 양질의 결정질 실리콘 산화막(112)이 형성되는 결과를 얻을 수 있다.As a result, as shown in FIG. 3C, a result of forming a high quality crystalline silicon oxide film 112 on the surface of the crystalline silicon 115 may be obtained.
전술한 바와 같은 방법으로 형성된 결정질 실리콘 산화막을 도입한 소자는 급격한 전압이 유입되어도 상기 절연막이 파괴되는 현상이 발생하지 않는다. 즉 절연파괴 전압을 증가시켜 더욱 신뢰성 있는 소자를 제작할 수 있게된다.A device incorporating a crystalline silicon oxide film formed by the method described above does not occur when the insulating film is destroyed even when a sudden voltage is introduced. In other words, it is possible to manufacture more reliable devices by increasing the dielectric breakdown voltage.
이하, 전술한 바와 같은 본 발명에 따른 방법으로 형성된 실리콘 산화막을 게이트 절연막으로 구성하는 박막트랜지스터의 제조공정을 설명한다.Hereinafter, a manufacturing process of a thin film transistor including a silicon oxide film formed by the method according to the present invention as a gate insulating film will be described.
도 4a 내지 도 4e는 종래의 다결정 실리콘 박막 트랜지스터를 제작하는 공정을 도시한 도면이다.4A to 4E illustrate a process of fabricating a conventional polycrystalline silicon thin film transistor.
먼저 도 4a에 도시된 도면은 기판(100) 상에 제 1 절연물질(102)과 비정질 실리콘(104)을 연속으로 증착하는 공정이다. 상기 제 1 절연막(102)은 추후 공정에서 생성될 수 있는 기판(100) 내부의 알카리 물질의 용출을 방지하기 위함이다.4A is a process of continuously depositing the first insulating material 102 and the amorphous silicon 104 on the substrate 100. The first insulating layer 102 is to prevent the dissolution of the alkali material in the substrate 100 that can be generated in a later process.
상기 비정질 실리콘(104)을 증착한후, 레이저 빔을 조사하여 결정화한다.After depositing the amorphous silicon 104, the laser beam is irradiated and crystallized.
다음, 도 4b는 상기 폴리실리콘 상부에 제 2 절연막인 게이트 절연막을 형성하는 공정이다.Next, FIG. 4B is a step of forming a gate insulating film, which is a second insulating film, on the polysilicon.
도시한 바와 같이, 상기 폴리실리콘막(104)이 형성된 기판(100)을 챔버내에 고정하고, 산소분압을 높인 상태에서 상기 폴리실리콘의 표면에 레이저 빔을 조사하면, 상기 폴리실리콘의 표면은 액상이 된다.As shown in the drawing, when the substrate 100 on which the polysilicon film 104 is formed is fixed in a chamber, and the laser beam is irradiated to the surface of the polysilicon while the oxygen partial pressure is increased, the surface of the polysilicon becomes liquid. do.
이때, 상기 액상화된 실리콘과 상기 산소이온과 반응 하면서 고상화되어 양질의 결정질 실리콘 산화막인 게이트 절연막(112)이 형성된다.At this time, the gate insulating film 112, which is a crystalline silicon oxide film of high quality, is solidified while reacting with the liquefied silicon and the oxygen ions.
다음으로 도 4c에 도시한 바와 같이, 게이트 절연막(112)과 상기 폴리실리콘막(104)을 동시에 식각하여, 아일랜드(104`,112`)를 형성한다.Next, as shown in FIG. 4C, the gate insulating film 112 and the polysilicon film 104 are simultaneously etched to form islands 104 ′ and 112 ′.
다음으로, 게이트 절연막(112)이 패턴된 기판의 전면에 금속층(118)을 형성하고 패턴하여, 도 4d에 도시한 바와 같이 상기 금속층과 상기 아일랜드 형상으로 패턴된 게이트 절연막을 동시에 식각하여 게이트전극(114)을 형성한다.Next, the metal layer 118 is formed and patterned on the entire surface of the substrate on which the gate insulating layer 112 is patterned, and as shown in FIG. 4D, the metal layer and the gate insulating layer patterned in the island shape are simultaneously etched to form a gate electrode ( 114).
상기 폴리실리콘층의 아일랜드(108)는 두 개의 영역으로 구분될 수 있으며, 제 1 액티브 영역(115)은 순수 실리콘 영역이고, 제 2 액티브 영역(116, 117)은 불순물 영역이다. 상기 제 2 액티브 영역(116, 117)은 상기 제 1 액티브 영역(115)의 양 가장자리에 위치하고 있다.The island 108 of the polysilicon layer may be divided into two regions, wherein the first active region 115 is a pure silicon region, and the second active regions 116 and 117 are impurity regions. The second active regions 116 and 117 are positioned at both edges of the first active region 115.
상기 게이트 절연막(112) 및 상기 게이트 전극(114)은 상기 제 1 액티브 영역(115) 상에 형성된다.The gate insulating layer 112 and the gate electrode 114 are formed on the first active region 115.
상기 게이트 전극(114)과 게이트 절연막(112)은 마스크의 수를 절감하기 위해 동일 패턴으로 형성된다.The gate electrode 114 and the gate insulating layer 112 are formed in the same pattern to reduce the number of masks.
상기 게이트 전극(114)을 형성한 후에, 상기 제 2 액티브 영역(116, 117)에 저항성 접촉층을 형성하기위해 이온도핑을 한다. 이 때, 상기 게이트 전극(114)은 상기 제 1 액티브(115)영역에 도펀트가 침투하는 것을 방지하는 이온 스타퍼(Ion-stopper)의 역할을 하게 된다. 상기 이온도핑 시 도펀트의 종류에 따라 상기 폴리실리콘 아일랜드(108)의 전기적 특성이 바뀌게 되며, 상기 도펀트가 B2H6등의 3족 원소가 도핑이 되면 P-형 반도체로, PH3등의 5족 원소가 도핑이 되면 N-형 반도체로서 동작을 하게 된다. 상기 도펀트는 반도체 소자의 사용 용도에 따라 적절한 선택이 요구된다. 상기 이온 도핑 공정후에 상기 도펀트를 활성화 하는 공정으로 진행된다.After the gate electrode 114 is formed, ion doping is performed to form an ohmic contact layer on the second active regions 116 and 117. In this case, the gate electrode 114 serves as an ion stopper to prevent the dopant from penetrating into the first active 115 region. The ions, depending on the type of dopant and the doping changes during the electrical characteristics of the polysilicon island 108, the dopant is a P- type semiconductor when doped with a Group III element such as B 2 H 6, 5, such as PH 3 When the group element is doped, it acts as an N-type semiconductor. The dopant needs to be appropriately selected according to the use of the semiconductor device. The ion doping process is followed by a process of activating the dopant.
도 4e는 상기 게이트 전극(114)과 제 2 액티브 영역(116, 117) 및 제 1 절연층(102)의 전면에 걸쳐 제 3 절연층인 층간 절연막(Inter layer insulator ; 119)을 증착하고 패터닝하는 단계로, 상기 제 2 액티브 영역(116, 117)에 각각 소스/드레인 콘택홀(116', 117')을 형성한다.4E illustrates the deposition and patterning of an interlayer insulator 119, which is a third insulating layer, over the entire surface of the gate electrode 114, the second active regions 116 and 117, and the first insulating layer 102. In an operation, source / drain contact holes 116 'and 117' are formed in the second active regions 116 and 117, respectively.
도 4f에 도시된 도면은 여러가지 공정을 복합적으로 나타내고 있다.The figure shown in FIG. 4F combines several processes.
먼저, 도 4d에서 형성한 콘택홀(116', 117')을 통해 제 2 액티브 영역(116, 117)과 각각 접촉하는 소스 전극(120) 및 드레인 전극(122)을 형성한다.First, the source electrode 120 and the drain electrode 122 contacting the second active regions 116 and 117 are formed through the contact holes 116 ′ and 117 ′ formed in FIG. 4D.
이후, 상기 전극들(120, 122) 및 기판의 전면에 걸쳐 보호층(126)을 증착하고 패터닝하여 상기 드레인 전극(122) 상부 상기 보호층(126)에 콘택홀(127)을 형성한다.Thereafter, the protective layer 126 is deposited and patterned on the electrodes 120 and 122 and the entire surface of the substrate to form a contact hole 127 in the protective layer 126 on the drain electrode 122.
그리고, 투명 도전전극을 증착하고 패터닝하여 상기 드레인 전극(122) 상부 상기 보호층(126)에 형성된 콘택홀을 통해 상기 드레인 전극(122)과 전기적으로 접촉하는 투명 화소전극(128)을 형성한다.The transparent conductive electrode is deposited and patterned to form a transparent pixel electrode 128 in electrical contact with the drain electrode 122 through a contact hole formed in the protective layer 126 on the drain electrode 122.
전술한 바와 같은 방법으로 본 발명에 따라 형성된 게이트 절연막으로 구성된 박막트랜지스터를 포함하는 액정표시장치용 어레이기판을 제작할 수 있다.According to the method described above, an array substrate for a liquid crystal display device including a thin film transistor including a gate insulating film formed according to the present invention can be manufactured.
본 발명의 실시예들에 따른 게이트 절연막을 박막 트랜지스터 및 상기 박막 트랜지스터를 액정 표시장치에 적용할 경우 다음과 같은 특징이 있다.When the gate insulating film according to the embodiments of the present invention is applied to the thin film transistor and the thin film transistor in a liquid crystal display, the following features are provided.
첫째, 실리콘 산화막을 저온에서 결정화 할 수 있으므로 저온 다결정 박막트랜지스터의 공정조건을 만족한다.First, since the silicon oxide film can be crystallized at low temperature, it satisfies the process conditions of the low temperature polycrystalline thin film transistor.
둘째, 실리콘 산화막이 결정질임으로 댕글링 본드와 같은 결함이 존재하지 않아 소자에 전압이 급격히 유입되어도 절연파괴가 잘 일어나지 않는다.Second, since the silicon oxide film is crystalline, defects such as dangling bonds do not exist, and dielectric breakdown does not occur well even when a voltage is rapidly introduced into the device.
따라서, 신뢰성 있는 소자를 제작할 수 있는 효과가 있다.Therefore, there is an effect that a reliable element can be manufactured.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0078244A KR100397876B1 (en) | 2000-12-19 | 2000-12-19 | Thin film transistor and the method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0078244A KR100397876B1 (en) | 2000-12-19 | 2000-12-19 | Thin film transistor and the method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020049148A true KR20020049148A (en) | 2002-06-26 |
| KR100397876B1 KR100397876B1 (en) | 2003-09-13 |
Family
ID=27683126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0078244A KR100397876B1 (en) | 2000-12-19 | 2000-12-19 | Thin film transistor and the method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100397876B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100709163B1 (en) | 2005-12-26 | 2007-04-20 | 전자부품연구원 | Method of forming polycrystalline silicon |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57126131A (en) * | 1981-01-28 | 1982-08-05 | Toshiba Corp | Manufacture of semiconductor device |
-
2000
- 2000-12-19 KR KR10-2000-0078244A patent/KR100397876B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100397876B1 (en) | 2003-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040126938A1 (en) | Method of fabricating polysilicon thin film transistor | |
| KR100650343B1 (en) | Thin film transistor and the method of fabricating the same | |
| KR100317641B1 (en) | Thin film transistor and the method of fabricating the same | |
| KR100473997B1 (en) | A method of fabricating the same | |
| KR100715908B1 (en) | Thin film transistor and the method of fabricating the same | |
| KR100930362B1 (en) | Polycrystalline Silicon Film Formation Method And Manufacturing Method Of Thin Film Transistor Including The Same | |
| KR20060062139A (en) | The method of poly tft fabrication by the multiple heatreatment | |
| KR100947180B1 (en) | Fabrication method for poly-silicon tft | |
| KR100317639B1 (en) | Thin film transistor, liquid crystal display device and the method of fabricating the same | |
| KR100317640B1 (en) | Thin film transistor and the method of fabricating the same | |
| KR100470021B1 (en) | Method for crystallizing of silicon and method for fabricating of Thin film transistor | |
| KR100397876B1 (en) | Thin film transistor and the method of fabricating the same | |
| KR100452444B1 (en) | Method for fabricating of poly silicon Thin film transistor | |
| KR100452445B1 (en) | Method for fabricating of poly silicon Thin film transistor | |
| KR100504538B1 (en) | Method For Crystallizing Amorphous Layer And Method For Fabricating Liquid Crystal Display Device By Using Said Method | |
| KR100796607B1 (en) | Poly silicon crystallization method and fabricating method for thin film transistor using the same | |
| KR100447893B1 (en) | Method for fabricating of Thin film transistor | |
| KR100452443B1 (en) | Method for fabricating of poly silicon Thin film transistor | |
| KR100709282B1 (en) | The manafacturing method of the silicon thin film transistor | |
| KR100452446B1 (en) | Method for fabricating of poly silicon Thin film transistor | |
| KR100290014B1 (en) | Thin film transistor and the method of fabricating the same using silicon thin film cristalzation | |
| KR100317636B1 (en) | A thin film transister, Semiconduct layer of a thin film transister and fabricating the same | |
| KR100749872B1 (en) | silicon thin film transistor and method for manufacturing the same | |
| KR100375390B1 (en) | Thin film transistor and the method of fabricating the same | |
| KR100659911B1 (en) | The method of fabricating poly crystaline silicon and the thin film transistor fabricating method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 16 |