KR20020039019A - 반도체 웨이퍼의 평탄도 측정방법 - Google Patents

반도체 웨이퍼의 평탄도 측정방법 Download PDF

Info

Publication number
KR20020039019A
KR20020039019A KR1020000068891A KR20000068891A KR20020039019A KR 20020039019 A KR20020039019 A KR 20020039019A KR 1020000068891 A KR1020000068891 A KR 1020000068891A KR 20000068891 A KR20000068891 A KR 20000068891A KR 20020039019 A KR20020039019 A KR 20020039019A
Authority
KR
South Korea
Prior art keywords
luminance value
semiconductor wafer
pattern luminance
pattern
defect
Prior art date
Application number
KR1020000068891A
Other languages
English (en)
Other versions
KR100690181B1 (ko
Inventor
김민석
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1020000068891A priority Critical patent/KR100690181B1/ko
Publication of KR20020039019A publication Critical patent/KR20020039019A/ko
Application granted granted Critical
Publication of KR100690181B1 publication Critical patent/KR100690181B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/30—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
    • G01B11/306—Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces for measuring evenness

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체웨이퍼의 평탄도 측정방법에 관한 것으로, 다수의 칩(1)을 형성하기 위해 배선패턴(1a)과 백그라운드패턴(1c)과 결함패턴(1b)이 형성된 반도체웨이퍼(W)의 표면을 웨이퍼 표면검사장치(10)를 이용하여 스캐닝하는 과정과, 웨이퍼 표면검사장치(10)를 이용하여 반도체웨이퍼(W)의 표면 스캐닝이 완료되면 스캐닝된 반도체웨이퍼(W)의 표면 정보를 이용하여 제어기(22)에서 이미지처리하는 과정과, 제어기(22)에서 반도체웨이퍼(W)의 표면의 이미지가 처리되면 제어기(22)에서 반도체웨이퍼(W)의 표면에 형성된 다수의 배선패턴(1a)과 백그라운드패턴(1c)과 결함패턴(1b)에 의해 발생되는 배선패턴 휘도값(P)과 백그라운드패턴 휘도값(G)과 결함패턴 휘도값(D)을 칩(1)단위로 산출하는 과정과, 칩(1)단위로 배선패턴 휘도값(P)과 백그라운드패턴 휘도값(G)과 결함패턴 휘도값(D)이 각각 산출되면 칩(1)과 칩(1)을 비교하여 배선패턴 휘도값(P)과 결함패턴 휘도값(D)을 제거하여 백그라운드패턴 휘도값(G)을 추출한 후 추출된 백그라운드패턴 휘도값(G)을 이용하여 반도체웨이퍼(W)의 평탄도를 산출하는 과정으로 구성하여, 반도체웨이퍼의 평탄도를 측정할 수 있도록 함에 있다.

Description

반도체웨이퍼의 평탄도 측정방법{Method for measuring uniformity of wafer}
본 발명은 반도체웨이퍼의 평탄도 측정방법에 관한 것으로, 웨이퍼 표면검사장치를 이용하여 반도체웨이퍼의 표면에 빔을 입사하여 스캐닝한 후 스캐닝된 정보를 이용하여 반도체웨이퍼의 평탄도를 측정하기 위한 방법에 관한 것이다.
반도체웨이퍼의 표면에 다수의 반도체소자를 제조하기 위해 많은 단위공정이 실시된다. 각각의 단위공정을 실시하여 소정의 배선패턴이 형성되면 형성된 배선패턴 사이에 결함패턴이 있는지 여부를 검사하기 위해 웨이퍼 표면검사장치가 사용된다. 반도체웨이퍼의 표면을 검사하는 웨이퍼 표면검사장치의 구성을 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 1은 일반적인 웨이퍼 표면검사장치의 사시도로, 웨이퍼척(wafer chuck)(12), 레이저모듈(laser module)(13), 입사빔 경로모듈(14) 및 광검출모듈(16)로 구성된다.
회전축(11a)은 웨이퍼척(12)의 저면에 조립되고, 웨이퍼척(12)은 지면을 기준으로 회전축(11a)을 중심으로 소정의 방향으로 회전되도록 구성된다. 소정의 방향으로 회전되는 웨이퍼척(12) 위에 반도체웨이퍼(W)가 장착된다. 웨이퍼척(12) 위에 표면 검사될 반도체웨이퍼(W)가 장착되면 레이저모듈(13)에서 소정의 파장을 갖는 빔을 발생한다. 레이저모듈(13)에서 발생된 빔은 입사빔 경로모듈(14)을 통해 소정의 각도로 굴절되어 반도체웨이퍼(W)의 표면으로 입사된다.
입사빔 경로모듈(14)을 통해 반도체웨이퍼(W)의 표면으로 입사된 입사빔은 광검출모듈(16)로 입사되며, 광검출모듈(16)은 집속된 빔을 전기신호로 변환시킨다. 웨이퍼 표면검사장치(10)의 세부 구성을 설명하면 다음과 같다. 레이저모듈(13)은 레이저발생부(13a)와 빔가속기(13b)로 구성된다.
레이저발생부(13a)는 소정의 파장을 갖는 빔을 발생한다. 레이저발생부(13a)에서 발생된 빔은 빔가속기(13b)를 통해 가속된 후 입사빔 경로모듈(14)로 입사된다. 입사빔 경로모듈(14)은 제1하프미러(half mirror)(14a)와 반사미러(14b)로 구성된다. 제1하프미러(14a)는 빔가속기(13b)를 통해 입사된 빔을 소정의 각도로 굴절시켜 반사미러(14b)로 입사시킨다. 반사미러(14b)는 입사된 빔을 소정 각도로 반도체웨이퍼(W)의 표면에 입사시킨다.
반도체웨이퍼(W)의 표면으로 입사되는 입사빔은 광검출모듈(16)로 입사된다. 광검출모듈(16)은 제2하프미러(16a), 빔슬롯(beam slot)(16b), 빔렌즈(16c), 빔검출자(16d) 및 빔검출기(16e)로 구성된다. 광검출모듈(16)로 입사된 빔은 제2하프미러(16a)로 입사된 후 소정 각도로 굴절된 후 빔슬롯(beam slot)(16b), 빔렌즈(16c) 및 빔검출자(16d)를 통해 빔검출기(16e)에서 입사받는다. 빔검출기(16e)는 빔검출자(16d)를 통해 입사된 빔을 수신받아 전기신호로 변환시켜 출력한다. 빔검출기(16e)를 통해 출력되는 전기신호는 이미지신호로 변환된 후 모니터를 통해 표시되어 작업자가 반도체웨이퍼(W)의 표면을 검사하도록 한다.
전술한 구성을 갖는 종래의 웨이퍼 표면검사장치는 도 2a 내지 도 2d에서와 같이 반도체웨이퍼(W)의 표면에 발생된 결함패턴(1b)을 추출하여 매핑(mapping)하기 위해 사용된다. 반도체웨이퍼(W)의 표면에 발생된 결함패턴(1b)을 추출하여 매핑하기 위해 먼저, 도 2a에서와 같이 반도체웨이퍼(W)의 표면에 다수의 칩(1)의 배선패턴(1a)을 형성한다. 배선패턴(1a)이 형성되면 반도체웨이퍼(W)의 표면을 도 1에 도시된 웨이퍼 표면검사장치(10)를 이용하여 스캐닝한다. 반도체웨이퍼(W)의 표면에 형성된 배선패턴(1a)을 스캐닝하는 과정에서 배선패턴(1a) 사이에 결함패턴(1b)이 발생되면 발생된 결함패턴(1b)이 스캐닝된다.
웨이퍼 표면검사장치(10)를 이용하여 반도체웨이퍼(W)의 표면을 스캐닝하면 광검출모듈(16)에서 전기신호를 발생한다. 광검출모듈(16)에서 발생된 전기신호를 A/D 변환기(17a)에서 디지탈신호로 변환시킨 후 제어기(17b)에서 수신된 전기신호를 이미지신호로 처리한다. 제어기(17b)에서 반도체웨이퍼(W)의 이미지가 처리되면 도 2b에서와 같은 파형을 얻게 된다. 도 2b에 도시된 파형은 반도체웨이퍼(W)의 표면을 기준으로 배선패턴 휘도값(p)과 결함패턴 휘도값(d)이 산출된다. 여기서 반도체웨이퍼(W)에 백그라운드패턴(도시 않음)이 형성된 경우에 백그라운드패턴 휘도값(도시 않음)도 산출된다.
배선패턴 휘도값(p), 백그라운드패턴 휘도값 및 결함패턴 휘도값(d)이 각각 산출되면 도 2c에서와 같이 칩(1)과 칩(1)의 단위로 배선패턴 휘도값(p)과 백그라운드패턴 휘도값을 각각 결함패턴 휘도값(d)과 비교한 후 배선패턴 휘도값(p)과 백그라운드패턴 휘도값을 제거하여 결함패턴 휘도값(d)을 추출한다. 결함패턴 휘도값(d)이 추출되면 도 2d에서와 같이 반도체웨이퍼(W)의 표면에 발생된 결함패턴(1b)을 인쇄장치(도시 않음)를 이용하여 플로팅(plotting)하여 결함패턴(1b)의 위치 및 크기를 반도체웨이퍼 표면에 매핑하여 결함패턴(1b)이 발생된 칩(1)을 마킹(marking)하게 된다.
이상과 같이 반도체웨이퍼의 결함을 측정하기 위해 백그라운드패턴이 형성된 경우에 백그라운드패턴에 의해 발생된 휘도값을 제거함으로써 종래의 웨이퍼표면검사장치를 이용하여 반도체웨이퍼의 전체적인 또는 국부적인 평탄도를 측정할 수 없는 문제점이 있다.
본 발명의 목적은 웨이퍼 표면검사장치에서 발생되는 백그라운드 휘도값을 이용하여 반도체웨이퍼의 평탄도를 측정할 수 있는 반도체웨이퍼 평탄도 측정방법을 제공함에 있다.
본 발명의 다른 목적은 웨이퍼 표면검사장치를 이용하여 반도체웨이퍼의 평탄도를 추가적으로 측정할 수 있게 됨으로써 웨이퍼 표면검사장치를 다기능으로 활용할 수 있도록 함에 있다.
도 1은 일반적인 웨이퍼 표면검사장치의 사시도,
도 2a 내지 도 2d는 도 1에 도시된 웨이퍼 표면검사장치를 이용한 반도체웨이퍼의 표면결함 측정방법을 나타낸 공정도,
도 3a 내지 도 3c는 도 1에 도시된 웨이퍼 표면검사장치를 이용한 본 발명에 따른 평탄도 측정방법을 나탄낸 공정도,
도 4a 내지 도 4d는 패턴 및 백그라운드 휘도값의 산출방법을 나타낸 도,
도 5a 및 도 5b는 결함 휘도값을 제거하는 방법을 나타낸 도,
도 6a 및 도 6b는 본 발명에 의한 반도체웨이퍼의 평탄도 측정방법의 제1 실시예를 나타낸 도,
도 7은 본 발명에 의한 반도체웨이퍼의 평탄도 측정방법의 제2실시예를 나타낸 도이다.
본 발명의 반도체웨이퍼의 평탄도 측정방법은 다수의 칩을 형성하기 위해 배선패턴과 백그라운드패턴과 결함패턴이 형성된 반도체웨이퍼의 표면을 웨이퍼 표면검사장치를 이용하여 스캐닝하는 과정;웨이퍼 표면검사장치를 이용하여 반도체웨이퍼의 표면 스캐닝이 완료되면 스캐닝된 반도체웨이퍼의 표면 정보를 이용하여 제어기에서 이미지처리하는 과정;제어기에서 반도체웨이퍼의 표면의 이미지가 처리되면 제어기에서 반도체웨이퍼의 표면에 형성된 다수의 배선패턴과 백그라운드패턴과 결함패턴에 의해 발생되는 배선패턴 휘도값과 백그라운드패턴 휘도값과 결함패턴 휘도값을 칩단위로 산출하는 과정; 및칩단위로 배선패턴 휘도값과 백그라운드패턴 휘도값과 결함패턴 휘도값이 각각 산출되면 칩과 칩을 비교하여 배선패턴 휘도값과 결함패턴 휘도값을 제거하여 백그라운드패턴 휘도값을 추출한 후 추출된 백그라운드패턴 휘도값을 이용하여 반도체웨이퍼의 평탄도를 산출하는 과정으로 구성됨을 특징으로 한다.
배선패턴 휘도값과 백그라운드패턴 휘도값과 결함패턴 휘도값을 칩단위로 산출하는 과정에서 배선패턴 휘도값은 반도체웨이퍼의 표면을 기준으로 배선패턴의 두께로 산출되며, 결함패턴 휘도값은 반도체웨이퍼의 표면을 기준으로 결함패턴의 두께로 산출되고, 백그라운드패턴 휘도값은 반도체웨이퍼의 표면을 기준으로 백그라운드패턴의 두께로 산출됨을 특징으로 한다.
배선패턴 휘도값과 결함패턴 휘도값을 제거하여 백그라운드패턴 휘도값을 추출한 후 추출된 백그라운드패턴 휘도값을 이용하여 반도체웨이퍼의 평탄도를 산출하는 과정에서 결함패턴 휘도값은 연속된 다수의 결함패턴 휘도값에서 이웃하는 두개의 결함패턴 휘도값의 차를 산출한 후 제1평균결함패턴 휘도값으로 나누어 산출된 제2평균결함패턴 휘도값을 기준으로 제거되며, 제2평균결함패턴 휘도값 보다 큰 결함패턴 휘도값이 제거됨을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 3a 내지 도 3c는 도 1에 도시된 웨이퍼 표면검사장치를 이용한 본 발명에 따른 평탄도 측정방법을 나탄낸 공정도이다. 도시된 바와 같이, 다수의 칩(1)을 형성하기 위해 배선패턴(1a)과 백그라운드패턴(1c)과 결함패턴(1b)이 형성된 반도체웨이퍼(W)의 표면을 웨이퍼 표면검사장치(10)를 이용하여 스캐닝하는 과정과, 웨이퍼 표면검사장치(10)를 이용하여 반도체웨이퍼(W)의 표면 스캐닝이 완료되면 스캐닝된 반도체웨이퍼(W)의 표면 정보를 이용하여 제어기(22)에서 이미지처리하는 과정과, 제어기(22)에서 반도체웨이퍼(W)의 표면의 이미지가 처리되면 제어기(22)에서 반도체웨이퍼(W)의 표면에 형성된 다수의 배선패턴(1a)과 백그라운드패턴(1c)과 결함패턴(1b)에 의해 발생되는 배선패턴 휘도값(P)과 백그라운드패턴 휘도값(G)과 결함패턴 휘도값(D)을 칩(1)단위로 산출하는 과정과, 칩(1)단위로 배선패턴 휘도값(P)과 백그라운드패턴 휘도값(G)과 결함패턴 휘도값(D)이 각각 산출되면 칩(1)과 칩(1)을 비교하여 배선패턴 휘도값(P)과 결함패턴 휘도값(D)을 제거하여 백그라운드패턴 휘도값(G)을 추출한 후 추출된 백그라운드패턴 휘도값(G)을 이용하여 반도체웨이퍼(W)의 평탄도를 산출하는 과정으로 구성된다.
본 발명의 구성 및 작용을 보다 상세히 설명하면 다음과 같다.
웨이퍼 표면검사장치(10)를 이용하여 반도체웨이퍼(W)의 평탄도를 측정하기 위해 먼저, 도 3a에서와 같이 반도체웨이퍼(W)의 표면에 형성된 다수의 배선패턴(1a), 백그라운드패턴(1c) 및 결함패턴(1b)을 웨이퍼 표면검사장치(10)를 이용하여 스캐닝하는 과정이 실시된다. 반도체웨이퍼(W)의 표면에 다수의 배선패턴(1a)과 백그라운드패턴(1c)을 형성하는 과정에서 오염입자가 발생되면 오염입자에 의해 결함패턴(1b)이 발생되어 배선패턴(1a)과 백그라운드패턴(1c)을 스캐닝하는 과정에서 결함패턴(1b)이 스캐닝된다.
배선패턴(1a), 백그라운드패턴(1c) 및 결함패턴(1b)을 스캐닝하기 위해 웨이퍼 표면검사장치(10)의 웨이퍼척(12)에 반도체웨이퍼(W)를 안착시킨다. 웨이퍼척(12)이 구비되는 웨이퍼 표면검사장치(10)는 X-Y 스테이지(11), 웨이퍼척(12), 레이저모듈(13), 입사빔 경로모듈(14) 및 광검출모듈(16)로 구성된다.
웨이퍼척(12)은 X-Y 스테이지(11) 위에 조립되어 소정 방향으로 회전함과 아울러 X-Y축 방향으로 이동하여 웨이퍼척(12)을 조절하게 된다. 웨이퍼척(12)을 조절하는 X-Y 스테이지(11)는 화살표 방향으로 이동되어 웨이퍼척(12)에 안착된 반도체웨이퍼(W)를 스캐닝하게 된다. 반도체웨이퍼(W)가 X-Y축 방향으로 이동되어 스캐닝됨과 아울러 반도체웨이퍼(W)의 휘도값을 산출하기 위해 반도체웨이퍼(W)의 표면에 소정의 파장을 갖는 빔을 입사시키게 된다.
빔은 레이저모듈(13)에서 발생되며, 레이저발생부(13a)와 빔가속기(13b)로 구성된다. 레이저발생부(13a)는 소정의 파장을 갖는 빔을 발생한다. 레이저발생부(13a)에서 발생된 빔은 빔가속기(13b)를 통해 가속된 후 입사빔 경로모듈(14)로 입사된다. 입사빔 경로모듈(14)은 제1하프미러(14a)와 반사미러(14b)로 구성된다. 제1하프미러(14a)는 빔가속기(13b)를 통해 입사된 빔을 소정의 각도로 굴절시켜 반사미러(14b)로 입사시킨다.
반사미러(14b)는 입사된 빔을 소정 각도로 반도체웨이퍼(W)의 표면에 입사시킨다. 반도체웨이퍼(W)의 표면으로 입사되는 입사빔은 지면을 기준으로 20°정도로 입사된다. 20°로 입사되는 입사빔은 광검출모듈(16)로 입사된다. 광검출모듈(16)은 제2하프미러(16a), 빔슬롯(16b), 빔렌즈(16c), 빔검출자(16d) 및 빔검출기(16e)로 구성된다.
광검출모듈(16)로 입사된 빔은 제2하프미러(16a)로 입사된 후 소정 각도로 굴절된 후 빔슬롯(16b), 빔렌즈(16c) 및 빔검출자(16d)를 통해 빔검출기(16e)에서입사받는다. 빔검출기(16e)는 빔검출자(16d)를 통해 입사된 빔을 수신받아 전기신호로 변환시켜 출력한다. 빔검출기(16e)를 통해 출력되는 전기신호는 A/D 변환기(21)를 통해 디지탈신호로 변환된 후 제어기(22)로 전송된다.
웨이퍼 표면검사장치(10)를 이용하여 반도체웨이퍼(W)의 표면 스캐닝이 완료되어 제어기(22)로 전기신호가 수신되면 스캐닝된 반도체웨이퍼(W)의 표면 정보를 이용하여 제어기(22)에서 이미지처리하는 과정을 실시한다. 제어기(22)는 수신된 전기신호를 이용하여 반도체웨이퍼(W)의 표면에 형성된 이미지를 처리한다. 제어기(22)에서 반도체웨이퍼(W)의 표면의 이미지가 처리되면 도 4b에서와 같이 제어기(22)는 반도체웨이퍼(W)의 표면의 배선패턴 휘도값(P)과 결함패턴 휘도값(D)과 백그라운드패턴 휘도값(G)을 칩(1) 단위로 산출하는 과정을 실시한다.
칩(1)단위로 설정되어 배선패턴 휘도값(P)과 결함패턴 휘도값(D)과 백그라운드 패턴 휘도값(G)을 산출하는 과정에서 배선패턴 휘도값(P)은 반도체웨이퍼(W)의 표면을 기준으로 배선패턴(1a)의 두께로 산출된다. 배선패턴 휘도값(P)과 같이 결함패턴 휘도값(D)도 동일하게 반도체웨이퍼(W)의 표면을 기준으로 결함패턴(1b)의 두께로 산출되며, 백그라운드패턴 휘도값(G)은 반도체웨이퍼(W)의 표면을 기준으로 백그라운드패턴(1c)의 두께로 산출된다.
배선패턴 휘도값(P)과 결함패턴 휘도값(D)과 백그라운드 휘도값(G)을 산출하는 예로 도 4a 내지 도 4d에 도시되어 있다. 도 4a에서와 같이 평탄한 반도체웨이퍼(W)의 표면에 배선패턴(1a)이 형성된 경우에 배선패턴 휘도값(P)은 도 4b에서와 같이 파형으로 산출된다. 즉, 하나의 배선패턴(1a)에 하나의 배선패턴 휘도값(P)이파형으로 산출되며, 산출된 배선패턴 휘도값(P)을 나타내는 파형은 광검출모듈(16)로 집속된 빔의 휘도값을 의미한다. 도 4c에서와 같이 반도체웨이퍼(W)에 백그라운드패턴(1c)이 형성된 경우에 백그라운드패턴 휘도값(G)이 산출된다. 백그라운드 휘도값(G)은 도 4d에서와 같이 백그라운드패턴(1c)의 두께(h)에 의해 산출된다.
배선패턴 휘도값(P)과 결함패턴 휘도값(D)과 백그라운드패턴 휘도값(G)이 각각 칩(1) 단위로 산출되면 도 4c에서와 같이 칩(1)단위로 배선패턴 휘도값(P)과 백그라운드패턴 휘도값(G)과 결함패턴 휘도값(D)이 각각 산출되면 칩(1)과 칩(1)을 비교하여 배선패턴 휘도값(P)과 결함패턴 휘도값(D)을 제거하여 백그라운드패턴 휘도값(G)을 추출한 후 추출된 백그라운드패턴 휘도값(G)을 이용하여 반도체웨이퍼(W)의 평탄도를 산출하는 과정이 실시된다. 백그라운드패턴 휘도값(G)을 추출하는 과정에서 칩(1)과 칩(1)을 비교하여 배선패턴 휘도값(P)과 결함패턴 휘도값(D)을 제거하는 방법은 도 5a 및 도 5b에 도시되어 있다.
도 5a에서와 같이 연속된 다수의 결함패턴 휘도값(D)에서 이웃하는 두개의 결함패턴 휘도값(D1)(D2)의 차(D2-D1)을 산출한 후 미리 산출된 제1평균결함패턴 휘도값(도시 않음)으로 나누어 산출된 제2평균결함패턴 휘도값(도시 않음)을 기준으로 제거된다. 즉, 제2평균결함패턴 휘도값이 산출되면 제2평균결함패턴 휘도값 보다 큰 결함패턴 휘도값(D)을 제거한다. 산출된 제2평균결함패턴 휘도값을 기준으로 결함패턴 휘도값(D)이 제거됨과 아울러 배선패턴 휘도값(P)이 제거되면 도 5b에서와 같이 백그라운드패턴 휘도값(G)을 추출하게 된다.
백그라운드패턴 휘도값(G)이 추출되면 백그라운드패턴 휘도값(G)을 이용하여반도체 웨이퍼(W)의 평탄도를 국부적 또는 전체적으로 측정할 수 있게 된다. 즉 백그라운드패턴(1c)으로 인한 반도체웨이퍼(W)의 단차를 산출할 수 있게 되어 반도체웨이퍼(W)의 평탄도를 측정할 수 있게 된다. 웨이퍼표면검사장치(10)를 이용하여 반도체웨이퍼(W)의 평탄도를 측정하기 위한 실시예를 첨부된 도면을 이용하여 설명하면 다음과 같다.
평탄도측정방법의 제1실시예는 도 6a 및 도 6b에 도시되어 있다. 도 6a 및 도 6b에서와 같이 반도체웨이퍼(W)의 표면이 국부적으로 굴곡이 심한 경우에 굴곡이 심한 위치의 평탄도를 측정하기 위해 전술한 과정과 동일하게 배선패턴 휘도값(P), 결함패턴 휘도값(D) 및 백그라운드패턴 휘도값(G)을 각각 산출한 후 배선패턴 휘도값(P), 결함패턴 휘도값(D)을 제거한 후 백그라운드패턴 휘도값(G)을 추출하여 국부적으로 반도체웨이퍼(W)의 평탄도를 측정할 수 있다.
평탄도 측정방법의 제2실시예는 도 7에 도시되어 있다. 도 7에서와 같이 배선패턴(1a), 결함패턴(1b) 및 백그라운드패턴(1c)을 다수의 밝기레벨(L1,L2,L3,L4)로 산출한다. 다수의 밝기레벨(L1,L2,L3,L4)은 L1이 가장 낮으며 L4가 가장 높은 수치로 설정하여 산출되며, 배선패턴(1a), 결함패턴(1b) 및 백그라운드패턴(1c)을 다수의 밝기레벨(L1,L2,L3,L4)로 산출됨으로써 시각적으로 반도체웨이퍼(W)의 평탄도를 용이하게 판별할 수 있게 된다.
이상에서 설명한 바와 같이 배선패턴, 결함패턴 및 백그라운드패턴이 형성된 반도체웨이퍼를 웨이퍼표면검사장치를 이용하여 스캐닝한 후 배선패턴 휘도값, 결함패턴 휘도값 및 백그라운드패턴 휘도값을 산출하고 산출된 휘도값에서 배선패턴 휘도값 및 결함패턴 휘도값을 제거함으로써 백그라운드패턴 휘도값을 이용하여 반도체웨이퍼의 평탄도를 측정할 수 있게 된다.
이상에서 설명한 바와 같이 본 발명은 웨이퍼 표면검사장치를 이용하여 배선패턴 휘도값, 결함패턴 휘도값 및 백그라운드패턴 휘도값을 산출한 후 산출된 휘도값에서 배선패턴 휘도값 및 결함패턴 휘도값을 제거하여 백그라운드패턴 휘도값추출함으로써 백그라운드패턴 휘도값을 이용하여 반도체웨이퍼의 평탄도를 측정할 수 있는 효과를 제공한다.

Claims (6)

  1. 웨이퍼 표면검사장치를 이용하여 반도체웨이퍼의 평탄도를 측정하는 방법에 있어서,
    다수의 칩을 형성하기 위해 배선패턴과 백그라운드패턴과 결함패턴이 형성된 반도체웨이퍼의 표면을 상기 웨이퍼 표면검사장치를 이용하여 스캐닝하는 과정;
    상기 웨이퍼 표면검사장치를 이용하여 반도체웨이퍼의 표면 스캐닝이 완료되면 스캐닝된 반도체웨이퍼의 표면 정보를 이용하여 제어기에서 이미지처리하는 과정;
    상기 제어기에서 반도체웨이퍼의 표면의 이미지가 처리되면 제어기에서 반도체웨이퍼의 표면에 형성된 다수의 배선패턴과 백그라운드패턴과 결함패턴에 의해 발생되는 배선패턴 휘도값과 백그라운드패턴 휘도값과 결함패턴 휘도값을 칩단위로 산출하는 과정; 및
    상기 칩단위로 배선패턴 휘도값과 백그라운드패턴 휘도값과 결함패턴 휘도값이 각각 산출되면 칩과 칩을 비교하여 배선패턴 휘도값과 결함패턴 휘도값을 제거하여 백그라운드패턴 휘도값을 추출한 후 추출된 백그라운드패턴 휘도값을 이용하여 반도체웨이퍼의 평탄도를 산출하는 과정을 구비한 것을 특징으로 하는 반도체웨이퍼의 평탄도 측정방법.
  2. 제 1 항에 있어서, 상기 배선패턴 휘도값과 백그라운드패턴 휘도값과 결함패턴 휘도값을 칩단위로 산출하는 과정에서 배선패턴 휘도값은 반도체웨이퍼의 표면을 기준으로 배선패턴의 두께로 산출됨을 특징으로 하는 반도체웨이퍼의 평탄도 측정방법.
  3. 제 1 항에 있어서, 상기 배선패턴 휘도값과 백그라운드패턴 휘도값과 결함패턴 휘도값을 칩단위로 산출하는 과정에서 결함패턴 휘도값은 반도체웨이퍼의 표면을 기준으로 결함패턴의 두께로 산출됨을 특징으로 하는 반도체웨이퍼의 평탄도 측정방법.
  4. 제 1 항에 있어서, 상기 배선패턴 휘도값과 백그라운드패턴 휘도값과 결함패턴 휘도값을 칩단위로 산출하는 과정에서 백그라운드패턴 휘도값은 반도체웨이퍼의 표면을 기준으로 백그라운드패턴의 두께로 산출됨을 특징으로 하는 반도체웨이퍼의 평탄도 측정방법.
  5. 제 1 항에 있어서, 상기 배선패턴 휘도값과 결함패턴 휘도값을 제거하여 백그라운드패턴 휘도값을 추출한 후 추출된 백그라운드패턴 휘도값을 이용하여 반도체웨이퍼의 평탄도를 산출하는 과정에서 결함패턴 휘도값은 연속된 다수의 결함패턴 휘도값에서 이웃하는 두개의 결함패턴 휘도값의 차를 산출한 후 제1평균결함패턴 휘도값으로 나누어 산출된 제2평균결함패턴 휘도값을 기준으로 제거됨을 특징으로 하는 반도체웨이퍼의 평탄도 측정방법.
  6. 제 1 항 또는 제 5 항에 있어서, 상기 배선패턴 휘도값과 결함패턴 휘도값을 제거하여 백그라운드패턴 휘도값을 추출한 후 추출된 백그라운드패턴 휘도값을 이용하여 반도체웨이퍼의 평탄도를 산출하는 과정에서 상기 제2평균결함패턴 휘도값 보다 큰 결함패턴 휘도값이 제거됨을 특징으로 하는 반도체웨이퍼의 평탄도 측정방법.
KR1020000068891A 2000-11-20 2000-11-20 반도체 웨이퍼의 평탄도 측정방법 KR100690181B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000068891A KR100690181B1 (ko) 2000-11-20 2000-11-20 반도체 웨이퍼의 평탄도 측정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000068891A KR100690181B1 (ko) 2000-11-20 2000-11-20 반도체 웨이퍼의 평탄도 측정방법

Publications (2)

Publication Number Publication Date
KR20020039019A true KR20020039019A (ko) 2002-05-25
KR100690181B1 KR100690181B1 (ko) 2007-03-08

Family

ID=19700007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000068891A KR100690181B1 (ko) 2000-11-20 2000-11-20 반도체 웨이퍼의 평탄도 측정방법

Country Status (1)

Country Link
KR (1) KR100690181B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817082B1 (ko) * 2007-01-25 2008-03-26 삼성전자주식회사 표면 균일도 평가 시스템 및 그 평가 방법
TWI493646B (zh) * 2008-12-12 2015-07-21 Lam Res Corp 用以將晶圓在卡盤上對準中心之方法與系統

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374762B1 (ko) * 1998-07-28 2003-03-04 히다치 덴시 엔지니어링 가부시키 가이샤 결함 검사 장치 및 그 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817082B1 (ko) * 2007-01-25 2008-03-26 삼성전자주식회사 표면 균일도 평가 시스템 및 그 평가 방법
TWI493646B (zh) * 2008-12-12 2015-07-21 Lam Res Corp 用以將晶圓在卡盤上對準中心之方法與系統

Also Published As

Publication number Publication date
KR100690181B1 (ko) 2007-03-08

Similar Documents

Publication Publication Date Title
US10359370B2 (en) Template substrate for use in adjusting focus offset for defect detection
US10782242B2 (en) Inspection method for semiconductor substrates using slope data and inspection apparatus
KR100310106B1 (ko) 패턴검사방법 및 그 장치
KR100516405B1 (ko) 웨이퍼의 에지 노광 영역 검사 장치
JP2003215060A (ja) パターン検査方法及び検査装置
WO2011001651A1 (ja) 欠陥検査方法及び欠陥検査装置
KR20100110321A (ko) 검사 장치 및 검사 방법
JP5463943B2 (ja) 画像データ処理方法および画像作成方法
JP2006090740A (ja) 配線基板の検査方法、配線基板の製造方法及び配線基板の検査装置
JP2014137229A (ja) 検査装置及び欠陥検査方法
JP2004012301A (ja) パターン欠陥検出方法およびその装置
JP6461555B2 (ja) バンプ検査装置
JP4851960B2 (ja) 異物検査方法、および異物検査装置
TWI829958B (zh) 用於檢驗半導體裝置之系統及方法
JP2013210393A (ja) 欠陥検査方法及び欠陥検査装置
US10365227B2 (en) Detection device and detection method
KR100690181B1 (ko) 반도체 웨이퍼의 평탄도 측정방법
KR102050960B1 (ko) 반도체 웨이퍼 주변부 파티클 검사방법
US20080151259A1 (en) Synchronized wafer mapping
KR101360251B1 (ko) 웨이퍼 디펙트 검사장치 및 그 방법
KR20060077021A (ko) 금속 잔류물 검사 장비 및 방법
KR101785069B1 (ko) 다크 필드 조명 장치
JPH07159333A (ja) 外観検査装置及び外観検査方法
KR20020016541A (ko) 전자빔 노광용 마스크결함 검사방법 및 장치
JP3168100B2 (ja) バンプ検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee