KR20020033429A - 노출 방법 - Google Patents

노출 방법 Download PDF

Info

Publication number
KR20020033429A
KR20020033429A KR1020010064214A KR20010064214A KR20020033429A KR 20020033429 A KR20020033429 A KR 20020033429A KR 1020010064214 A KR1020010064214 A KR 1020010064214A KR 20010064214 A KR20010064214 A KR 20010064214A KR 20020033429 A KR20020033429 A KR 20020033429A
Authority
KR
South Korea
Prior art keywords
resist pattern
resist
pattern
light
film
Prior art date
Application number
KR1020010064214A
Other languages
English (en)
Inventor
타케우치코이치
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20020033429A publication Critical patent/KR20020033429A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은, 제조 비용 및 가공 시간이 증가하지 않으면서, 미세한 레지스트 패턴이 기판면 내에서 균일한 치수 정밀도로 형성될 수 있는, 패턴 형성 방법을 제공한다. 광-산 발생제를 포함하는 제 1 레지스트 패턴이 리소그래피 방법에 의해 기판상에 형성된 후에, 산과 반응하는 가교제를 포함하는 레지스트막을 제 1 레지스트 패턴을 덮는 상태로 기판상에 코팅되는, 패턴 형성 방법에서, 가교반응은 가교층을 성장시키기 위해 제 1 레지스트 패턴과 레지스트막 사이의 계면에서 발생하도록 이루어지며, 가교층 및 제 1 레지스트 패턴으로 이루어진 제 2 레지스트막이 형성되고, 제 1 레지스트 패턴을 광으로 조사하는 단계는 기판 상에 레지스트막을 형성하기 전에 수행된다.

Description

노출 방법{Exposure Method}
발명의 배경
1. 발명의 분야
본 발명은 패턴 형성 방법에 관한 것으로, 특히, 반도체 디바이스 또는 마이크로-머신 등의 제조시에 가공 마스크(processing mask)가 되는 미세한 레지스트 패턴(minute resist pattern)을 형성하기 위한 패턴 형성 방법에 관한 것이다.
2. 관련 기술의 설명
반도체 디바이스들의 집적화가 높아짐에 따라, 게이트들, 배선들 또는 접촉홀들 등의 패턴들의 미세화(minuteness)가 진행되어지고 있다. 이러한 패턴들은 리소그래피 기술에 의해 형성된 레지스트 패턴들을 마스크들로서 이용하여 처리될 다양한 밑바탕막들을 에칭함으로써 형성된다. 리소그래피 기술은 레지스트 코팅(resist coating), 패턴 노출(pattern exposure) 및 현상 처리(development treatment)의 개별적인 단계들에 의해 구성되고, 이것에 의해 형성되는 레지스터 패턴의 최소선 폭(R)은 다음의 식(1)으로 주어진다
R = K1 ×λ/NA ..............(1)
여기서, 식(1)에서, K1은 프로세스에 기인한 정수이고, λ는 노출광의 파장이며, NA는 투영 렌즈(projection lens)의 개구수(a numerical aperture)이다.
그러한 식(1)으로부터, 노출광 파장(λ)의 단파장화, 및 투영 렌즈의 NA의 증가는 레지스트 패턴의 미세화(최소선 폭의 세선화)의 개선에서 유효하다는 것을 안다. 따라서, 리소그래피의 패턴 노출에서, 노출 광의 파장은 수은 램프의 g 선(파장 436 nm), i 선(파장 356 nm), KrF 액시머 레이저(파장 248nm) 같이, 짧아져 왔다. 이와 함께, 높은 개구수를 갖는 노출 장치의 투영 렌즈는 해마다 발전되어왔다.
게다가, 레지스트 패턴의 미세화를 더 개선하기 위해, 해상도뿐만 아니라, 노출광의 초점 심도(focal depth)의 증가도 중요하다. 즉, 기판의 단차(step)에 대응하는 디포커스 마진, 렌즈의 수차(aberration), 레지스트의 두께 및 노출 장치의 포커스 변동이 필수적으로 된다. 이 초점 심도(d)는 다음 식(2)에 의해 주어진다.
d = K2 ×λ/(NA)2.........(2)
여기서, 식(2)에서, K2는 프로세스에 의해 초래된 정수이고, λ는 노출광의 파장이며, NA는 투영 렌즈의 개구수이다.
이 식(2)으로부터, 노출광의 파장의 단파장화는 또한, 초점 심도(d)의 증가에 대해 효율적임을 알 수 있다. 한편, 투영 렌즈의 개구수(NA)가 해상도를 개선하기 위해 증가되는 경우, 초점 심도(d)가 감소됨을 알 수 있다.
따라서, 투영 렌즈의 개구수(NA)의 증가에 의해 초래된 초점 심도(d)의 감소를 보상하기 위해, 다른 수단을 이용하여 초점 심도를 증가시키는 것이 필요하다.하나의 수단으로서, 레지스트가 박막으로 만들어지는 방법이 있고, 식(2)에서 프로세스 정수(K2)가 증가한다. 게다가, 레지스트의 박막화는 또한, 현상 시간에서의 표면 장력(surface tension)으로 인한 패턴의 쓰러짐(pattern fall)을 억제하는 효과를 갖는다.
그러나, 레지스트가 박막으로 되는 경우, 밑바탕층으로서 피가공막이 에칭될 때, 레지스트의 패턴의 두께가 불충분하게 되는 위험성이 생긴다. 따라서, 레지스트의 박막화의 한계는 레지스트 재료의 에칭 저항에 의해 결정된다. 게다가, 레지스트가 박막으로 되는 경우, 밑바탕층으로부터의 반사광과 입사광사이의 간섭으로 인한 레지스트에서의 광흡수 양의 변동, 소위 정재파비 효과가 증가된다. 밑바탕층으로부터의 반사광의 간섭을 억제하기 위해, 유기 반사방지막(organic antireflection film) 또는 CVD(화학적 증기 증착법)에 의해 형성된 반사방지막 기술이 일반적으로 레지스트의 하부층으로서 제공된다. 그러나, 레지스트의 박막화로 인한 정재파비 효과의 발생을 방지하기 위해 반사방지막을 이용하는 방법에 있어서, 반사방지막 또한 에칭되어야 하기 때문에, 레지스트는 그에 의해 두께를 형성해야 하고, 레지스트의 박막화의 한계는 또한, 이것에 의해서 결정된다.
그 뒤, T.Azuma 등에 의한, "Resist design for resolution limit of KrF imaging towards 130nm lithography", J. Vac. Sci. Techno., B16, 3734(1998) 등에 공개된 바와 같이, 피가공막 상에 CVD 기술에 의해 형성된, 실리콘 질화물막, 폴리실리콘막, 또는 비정질 실리콘막, 같은 박막이 이것을 통해 에칭되는 방법이 있다. 즉, 피가공막은 레지스트 패턴이 마스크로서 이용되는 동안 에칭되고, 또한,피가공막은 이 중간막이 마스크로서 이용되는 동안 에칭된다. 중간막으로서, 피가공막에 대하여 높은 에칭 선택비를 갖는 것이 이용된다. 이 방법에 따르면, 레지스트 패턴의 두께는 중간막을 에칭하기에 필요한 그러한 두께만 있으면, 중간막이 없는 경우에 비해 막의 상당한 박막화가 달성될 수 있다.
이에 덧붙여, 일본 특개평 98-3927(1998)은 광-산 발생제(photo-acid generating agent)를 포함하는 레지스트 패턴이 기판 상에 형성된 이후, 산과 반응하는, 가교제(cross-linking agent)를 포함하는 레지스트막은 이것이 이 레지스트 패턴을 덮는 경우에 기판상에 코팅되며, 가교반응(cross-linking reaction)은, 레지스트 패턴과 레지스트사이의 계면(interface)에서 간섭을 발생시켜, 가교층(cross-linked layer)을 성장하도록 하는 방법을 개시하고 있다. 이 때, 레지스트막이 코팅된 이후 광이 조사되어, 레지스트 패턴내에서 산이 충분하게 발생된다. 그러한 방법에 따르면, 가교층은 이것이 레지스트 패턴을 덮는 상태에서 형성되기 때문에, 가교층의 막두께는 레지스트 패턴에 추가되고, 리소그래피에 의해 형성된 레지스트 패턴의 두께는 추가의 양만큼 박막으로 만들어질 수 있다.
그러나, 상술한 패턴 형성 방법들은 다음과 같은 문제점들을 갖는다.
즉, 중간막을 형성하는 방법에 있어서는, 막 형성 시간을 필요로하는, CVD 방법등과 같은 막 형성 단계를 수행할 필요성이 있으며, 중간막의 제공에 의한 세척 단계 등이 추가된다. 또한, 중간막이 남아 있는 경우, 디바이스의 전기 특성들이 퇴화되는 경우가 있고, 피가공막이 에칭된 이후 중간막을 제거하는 단계를 수행할 필요가 있다. 상술한 바로부터, 제조 비용들 및 처리 시간이 증가한다는 문제점이 있다.
레지스트 패턴의 계면에 가교층을 성장시키는 방법에 있어서는, 중간막을 제공하는 방법에 비해, CVD 방법 같은 막 형성 단계를 실행할 필요가 없고, 제조 비용 및 처리 시간의 증가가 억제된다. 그러나, 광이 가교제를 포함하는 레지스트막을 통해 레지스트 패턴에 조가되기 때문에, 광의 다중 간섭(multiple interference)이 레지스트막에서 발생하고, 기판의 전체 표면 상에 광으로 레지스트 패턴을 균일하게 조사하는 것이 불가능하다. 따라서, 레지스트 패턴에서 발생된 산의 발생량에 변동이 생기고, 이것은 레지스트 패턴의 계면에 형성된 가교층의 막 두께를 기판의 평면에서 균일화를 어렵게 한다. 따라서, 가교층 및 가교 패턴으로 이루어진 제 2 레지스트 패턴의 치수 정밀도는 기판의 평면에서 변동하고, 마스크로서 이 제 2 레지스트 패턴을 이용하는 밑바탕층 가공의 치수 정밀도는 얻을 수 없다.
그러므로, 본 발명의 목적은 제조 비용들 및 처리 시간을 증가시키지 않고, 미세한 레지스트 패턴이 기판의 평면에 균일한 치수 정밀도로 형성될 수 있는 패턴 형성 방법을 제공하는 것이다.
발명의 요약
본 발명의 패턴 형성 방법은 다음 절차에 의해 특징지어진다. 첫째로, 광-산 발생제를 포함하는 제 1 레지스트 패턴이 기판 상에 형성되며, 이 제 1 레지스트 패턴에 광이 조사된다. 그 이후, 산과 반응하는, 가교제를 포함하는 레지스트막은이것이 제 1 레지스트 패턴을 덮는 상태로 기판 상에 코팅되고, 가교 반응은 가교층을 만들기 위해 제 1 레지스트 패턴의 계면에 발생되어, 제 2 패턴은 가교층 및 제 1 레지스트 층을 만든다.
이러한 패턴 형성 방법에서, 제 1 레지스트 패턴이 레지스트막으로 덮혀지기 전에 제 1 레지스트 패턴에 광이 조사된다. 따라서, 제 1 레지스트 패턴에 조사된 광은 레지스트막에 다중 간섭이 방지되는 상태로 실행되며, 기판의 전체 표면 상에 효율적인 양 광 조사가 균일하게 된다. 따라서, 기판의 전체 표면상에, 산의 균일한 양이 제 1 레지스트 패턴에서 발생되고, 균일한 두께를 갖는 가교층이 제 1 레지스트 패턴의 노출된 계면에 형성될 수 있다.
도 1a 내지 1e는 본 발명의 패턴 형성 방법의 실시예를 보여주는 단면 공정도.
도 2는 본 발명의 패턴 형성 방법을 실행하기 위한 반도체 제조 장치의 구성도.
도 3은 도 2의 반도체 제조 장치에서 이용되는 광조사 유닛(light irradiation unit)의 구성도.
도 4a 내지 4d는 본 발명이 반도체 디바이스의 제조 방법에 적용되는 일예를 도시하는 단면 구성도(1번).
도 5a 내지 5e는 본 발명이 반도체 디바이스의 제조 방법에 적용되는 일예를 도시하는 단면 구성도(2번).
도 6은 상기 예에 관련하여 비교예를 설명하는 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 기판2: 제 1 레지스트 패턴
3: 광7: 가교층
10: 제 2 레지스트 패턴25: 스핀 코팅 유닛
26: 가열 유닛31: 광원
32: 거울36: 슬릿
이하, 본 발명의 패턴 형성 방법을 도면들을 참조하여 상세히 설명할 것이다. 여기서, 본 발명의 패턴 형성 방법이 반도체 디바이스의 제조 공정에 적용되는 실시예에 대하여 설명이 주어질 것이다. 덧붙여 말하자면, 본 발명의 패턴 형성 방법은 반도체 디바이스의 제조 공정에 대한 응용에 한정되지 않고, 미세한 패턴들의 프로세싱에 필요한 다른 제조 공정들 또는 마이크로머신의 제조 공정에 폭넓게 응용될 수 있다.
먼저, 도 1a에 도시된 바와 같이, 제 1 레지스트 패턴(2)은 반도체 웨이퍼로 이루어진 기판(1) 상에 리소그래피 방법에 의해 형성된다. 여기서, 화학 증폭 레지스트(chemical amplification resist)를 이용하는 리소그래피가 실행된다. 화학 증폭 레지스트는 광-산 발생제를 포함하는 레지스트이며, 패턴은 리소그래피에 노울된 패턴에 의해 생성된 산의 촉매 반응을 이용하여 형성된다.
게다가, 이 리소그래피에서의 패턴 노출에서, 제 1 레지스트 패턴(2)의 라인폭, 패턴 간격 및 이용되는 레지스트 재료에 따라, KrF 액시머 레이저 노출 장치, I 라인 노출 장치, ArF 액시머 노출 장치, F2레이저 노출 장치, 전자빔 묘화(drawing) 장치, X-선 묘화 장치, X-선 노출 장치등으로부터 적절하게 선택된 노출장치를 이용하여 노출이 수행된다.
이 때, 상기 노출 수단에 따라 레지스트 재료가 적절하게 선택되어 이용된다. 예를 들어, 수은의 I 라인이 노출 광으로서 이용되는 경우, 레지스트 재료의 베이스 수지로서 노볼락 수지(novolac resin)를 이용한다. ArF 액시머 레이저 광(파장 193nm)의 광이 노출광으로서 이용되는 경우, 메타크릴(methacrylic) 수지 또는 사이클로올레핀(cycloolefin) 수지가 베이스 수지로서 이용된다. 레지스트 재료의 광-산 발생제는 특별히 제한되지 않으며, 술포니움 염(sulfonium salt) 또는 요소 등이 이용된다.
그 다음, 도 1b에 도시된 바와 같이, 제 1 레지스트 패턴(2)이 광(3)으로 조사되는 제 2 노출이 수행된다. 이 때, 광(3)은 기판(1)의 전체 표면에 균일하게 조사되고, 산(4)은 제 2 레지스트 패턴(2)의 내부에 충분하게 발생된다. 그러한 노출을 수행하기 위해, 이하 설명하는 바와 같이, 노출 유닛을 이용하는 것이 바람직하며, 이것은 기판(1)의 전체 표면을 광(3)으로 동시에 조사할 수 있다. 게다가, 광(3)의 파장은 제 1 레지스트 패턴(2)에서 광-산 발생제에 의해 흡수되는 한 특별히 제한되지 않는다.
그 이후, 도 1c에 도시된 바와 같이, 산과 반응하는, 가교제를 포함하는 레지스트막(5)은 그것이 레지스트 패턴(2)을 덮는 상태에서 기판(1) 상에 코팅되고 형성된다. 이 때, 가교제를 포함하는 비경화(non-hardedned) 레지스트 재료가 기판(1) 상에 스핀 코팅된다.
이하, 이용된 레지스트 재료는 예를 들어, 폴리비닐 알콜계, 폴리아크릴산계, 폴리비닐 아세탈계 등, 멜라민계, 요소계 등의 용해할 수 있는 가교제, 용제 같은 용액, 코팅 적절성을 개선하기 위한 용해할 수 있는 용제, 및 계면 활성제같은 첨가제 등으로 구성된 베이스 수지의 혼합물이다.
그 다음, 예를 들어, 기판(1)은 핫 플레이트(6;hot plate)에 놓여 가열되어, 제 1 레지스트 패턴(2)의 산(4)은 레지스트막(5)으로 확산된다. 이에 의해, 도 1d에 도시된 바와 같이, 제 1 레지스트 패턴(2)의 계면 근방에서, 레지스트막(5)의 가교제와 산(4)이 서로 반응하도록 만들어지고, 가교층(7)은 제 1 레지스트 패턴(2)의 계면에 형성된다. 성장할 가교층(7)의 두께는 기판(1)의 가열 온도 및 가열 시간을 최적화함에 의해 제어된다. 이 때, 가교층(7)의 증가가 가열 온도만큼 커지게 되더라도, 가열 온도는 제 1 레지스트 패턴(2)의 부드러워지기 시작하는 온도보다 더 낮은 온도 범위내에서 설정된다.
그 다음, 도 1e에 도시된 바와 같이, 기판(1)이 실온으로 변경된 이후, 반응하지 않은 부분의 레지스트막(5)은 린스 용액(rinse solution)에 의해 세척된다. 이에 의해, 제 1 레지스트 패턴(2) 및 이것을 덮는 가교층(7)으로 구성된 제 2 레지스트 패턴(10)이 얻어진다. 제 2 레지스트 패턴(10)은 리소그래피에 의해 형성된제 1 레지스트 패턴(2)의 두께 및 가교층(78)의 두께의 합의 두께를 갖는다.
상술한 방법에서, 제 1 레지스트 패턴(2)이 레지스트막(5)으로 덮혀지기 전에, 광(3)이 제 1 레지스트 패턴(2)에 조사된다. 따라서, 레지스트막(5)에서의 광(3)의 다중 간섭이 방지되는 광 조사가 기판(1) 상의 제 1 레지스트 패턴(2)에 수행될 수 있고, 기판(1)의 전체 표면 상에 효율적인 광 조사 양이 균일하게 된다. 따라서, 기판(1)의 전체 표면 상에, 산의 균일한 양이 제 1 레지스트 패턴(2)에서 발생될 수 있고, 기판(1)의 전체 표면 상에 제 1 레지스트 패턴(2)의 계면에서 균일하게 충분한 두께의 가교층(7)을 성장하는 것이 가능하게 된다. 그 결과로서, 기판(1)의 균일한 두께와 치수 정밀도를 갖는 제 2 레지스트 패턴(10)을 형성하는 것이 가능해진다.
또한, 이 제 2 레지스트 패턴(10)이 가교층(7)의 두께에 추가된 제 1 레지스트 패턴(2)의 두께를 가지기 때문에, 제 1 레지스트 패턴(2)의 두께는 추가에 의해 박막화될 수 있다. 따라서, 제 1 레지스트 패턴(2) 형성되는 경우의 리소그래피에서, 더 높은 해상도를 갖는 패턴 노출을 수행할 수 있다. 그 결과로서, CVD 방법 등에 의해 중간막을 형성하지 않고, 즉, 제조 비용들 및 제조 시간 등을 증가시키지 않고, 더 미세한 라인 폭과 개구 폭을 갖는 레지스트 패턴(2)을 형성하는 것이 가능해진다.
특히, 이 경우, 가교층(7)은 또한, 제 1 레지스트 패턴(2)의 측벽 상에 형성되기 때문에, 제 2 레지스트 패턴(10)의 나머지 패턴의 라인 폭이 확장된다. 따라서, 물체가 미세함에서의 개선을 가속하는 것일 경우, 물체가 홀 패턴(holepattern) 또는 그루브 패턴(groove pattern) 같은 제거된 패턴(10a)을 형성하는 것인 경우에 응용이 이루어지는 것이 바람직하다. 광(3)이 제 1 레지스트 패턴(2)에 조사되는 제 2 노출에서는, 제 1 레지스트 패턴(2)의 측벽에 비해, 광(3)은 그의 상부 표면에 더 조사된다. 따라서, 상부 표면의 측면에서의 가교층(7)의 두께는 제 1 레지스트 패턴(2)의 측벽의 측면에서보다 더 두껍게 된다.
그 다음, 이와 같은 패턴 형성 방법을 수행하기 위한 제조 방법은 반도체 제조 장치의 구조로서 설명될 것이다. 도 2는 반도체 제조 장치의 일 예를 도시하는 구성도이다. 이 도면에 도시된 반도체 제조 장치는 피가공 웨이프(W)(즉, 기판)를 포함하는 캐리어 박스(도시하지 않음)가 배치되는 캐리어 박스 배열 부분들(21,21)을 포함하며, 웨이퍼 운송부(23;wafer transfer part)는 캐리어 박스 배열 부분들(21)에 근접하게 제공된다.
더욱이, 다음의 각각의 유닛들은 이들이 웨이퍼 운송부(23)를 둘러싸는 상태에서 배열된다. 광으로 웨이퍼(W)를 조사하기 위한 광 조사 유닛(24), 레지스트막으로 웨이퍼(W)를 코팅하기 위한 스핀 코팅 유닛(25), 레지스트막으로 코팅된 웨이퍼(W)를 가열하기 위한 가열 유닛(26), 가열된 웨이퍼(W)를 건조 및 냉각하기 위한 웨이퍼 건조 및 냉각 유닛, 및 웨이퍼(W)의 표면 상의 레지스트막을 제거하기 위한 웨이퍼 세척 유닛(28)이 제공된다.
그 뒤, 캐리어 박스 배열 부분(21)의 캐리어 박스에 포함된 웨이퍼는 웨이퍼 운송 부(23)에 의해 각각의 유닛들에 운송되고, 그 유닛들 각각에서 처리하도록 놓여진다.
이러한 유닛들 중에, 광으로 웨이퍼(W)를 조사하기 위한 광 조사 유닛(24)은 예를 들어, 도 3에 도시된 바와 같이 구성된다. 이 도면에 도시된 광 조사 유닛은 예를 들면, 고압 수은 램프로 구성된 광원(31)을 구비하며, 거울(32), 오목 렌즈(33), 셔터(34;shutter), 파리-눈 렌즈(35;fly-eye lens), 슬릿(36), 거울(37), 볼록 렌즈(38), 스테이지(39) 및 조도계(40)는 광원(31)으로부터 조사된 광(3)의 통로에 연속적으로 배열된다.
광원(31)으로부터 조사된 광(3)은 거울(32)에 의해 반사되고, 셔터(34)를 통해 진행하며, 파리-눈 렌즈(35) 상에 입사된다. 이 파리-눈 렌즈(35)는 작은 볼록 렌즈들의 복수의 다발로 구성되고, 제한된 지향성 및 균일한 확산 특성들을 가지며, 입사광(3)을 평균화하고 균일하게 확산한다. 이 파리-눈 렌즈(35)는 제 2 의 광원이 되고, 광은 슬릿(36)을 통해 진행한다. 이 슬릿(36)은 렌즈의 주변에서 광이 산발되는 것을 방지하기 위해 광속(light flux)의 주변을 차광하기 위한 것이다. 슬릿(36)을 통과한 광(3)은 볼록 렌즈(38)를 통해 진행하고 평행한 광(3)이 되며, 스테이지(39) 상에 배치된 웨이퍼(W)의 전체 표면에 균일하게 조사된다. 광(3) 조사량은 셔터(34)의 개방시간에 의해 제어되고, 조도는 조도계(40)에 의해 앞서 보정된다.
스핀 코팅 유닛(25)으로서, 코터 디벨로퍼(coater developer)의 레지스트 스핀 코팅 유닛이 이용된다. 이 스핀 코딩 유닛(25)은 회전 웨이퍼 척(rotary wafer chuck) 및 에이전트 공급 노즐(agent supply nozzle)을 포함하며, 가교제를 포함하는 레지스트 재료 용액는 회전 웨이퍼 척에 의해 회전식으로 유지된 웨이퍼(W) 상의 에이전트 공급 노즐로부터 공급되고, 이것에 의해, 레지스트막은 웨이퍼(W)의 표면 상에 스핀 코팅된다.
가열 유닛(26)은 웨이퍼(W) 상에 코팅된 레지스트막의 용제(예를 들면, 물)를 증발시키기 위한 블록 및, 가교층을 형성하기 위해 웨이퍼(W)를 가열하기 위한 블록을 포함하며, 각각의 블록들은 2개의 스테이지들에 수직적으로 배열된다. 블록들 각각은 가열판을 포함하며, 웨이퍼(W)의 평면에서 ± 0.5℃의 정밀도로 제어될 수 있다. 또한, 웨이퍼(W)의 평면에서 온도 분포를 균일하게 하기 위해, 웨이퍼(W) 주위에 공기 흐름을 조절하기 위한 배기 포트가 제공된다.
그 뒤, 웨이퍼 건조 및 냉각 유닛(27)은 웨이퍼(W)를 건조하기 위한 가열 판을 포함하는 블록 및, 실온에서 웨이퍼(W)를 냉각하기 위한 냉각 판을 포함하는 블록으로 구성되고, 각각의 블록들은 2개의 스테이지들에 수직으로 배열된다.
코터 디벨로퍼의 현상 유닛은 웨이퍼 세척 유닛(28)으로서 이용된다. 회전 웨이퍼 척 및 2개의 에이전트 공급 노즐들은 웨이퍼 세척 유닛(28)에 제공되며, 회전 웨이퍼 척에 의해 회전식으로 유지된 웨이퍼(W)에 제공되고, 이소프로필 알콜은 하나의 에이전트 공급 노즐로부터 공급되고, 순수물은 다른 에이전트 공급 노즐로부터 공급된다. 이것에 의해, 웨이퍼(W)의 표면은 이소프로필 알콜 및 순수물에 의해 처리될 수 있고, 웨이퍼(W)의 회전 건조가 수행될 수 있다.
그러한 구조의 반도체 제조 장치를 이용함으로써, 도 1을 이용하여 연속하여 설명한 각각의 단계들 및 라인을 수행하는 것이 가능해진다.
게다가, 웨이퍼(W)의 전체 표면을 광으로 균일하게 조사하기 위한 광 조사유닛(24)이 제공되기 때문에, 웨이퍼(W)(기판(1))의 전체 표면 상에 효율적인 광 조사량이 더 균일하게 될 수 있고, 기판(1)의 전체 표면 상의 레지스트 패턴(2)의 계면에서 충분한 두께를 갖는 가교층(7)을 균일하게 성장시키는 것이 가능해진다.
덧붙여 말하면, 그러한 구조의 반도체 제조 장치는 또한, 변경에 의해, 예를 들면, 일반적인 코터 디벨로퍼에 의해 얻어질 수도 있다. 코터 디벨로퍼는 캐리어 박스 배열 부분, 웨이퍼 운송부, 주변 노출 조사 유닛, 스핀 코팅 유닛, 현상 유닛, 가열 유닛, 및 웨이퍼 건조 및 냉각 유닛을 포함한다. 여기서, 주변 노출 유닛은 현상 시간에 웨이퍼 에지(wafer edge)의 레지스트(포지티브 타입)를 제거하기 위해 노출 광으로 웨이퍼 에지를 조사한다. 따라서, 주변 노출 유닛은 앞서 말한 광 조사 유닛(24)으로 변경되고, 가교제를 포함하는 레지스트 재료 용액은 스핀 코팅 유닛의 에이전트 공급 노즐로부터 공급되도록 이루어지며, 이소프로필 알콜은 현상 유닛의 에이전트 공급 노즐로부터 공급되도록 이루어져서, 앞서 말한 구조의 반도체 제조 방치로서 이용하는 것이 가능해진다.
그 다음, 본 발명의 패턴 형성 방법이 반도체 디바이스의 제조 공정에 적용된 특정 예가 도 4 및 도 5를 이용하여 설명될 것이다.
먼저, 도 4에 도시된 바와 같이, 실리콘 기판(10)의 표면측에 소자 분리(102)가 형성되고, 그 다음, 0.1㎛의 라인폭을 갖는 게이트 전극(103)이 실리콘 기판(101) 상에 형성되고, 소스/드레인 확산층들(101a)이 실리콘 기판(101)의 표면층 상에 형성된다. 그 뒤, 층간 절연막이 되는 실리콘 산화막(104)이 CVD 방법에 의해 실리콘 기판(101) 상에 형성되며, 실리콘 산화막(104)의 표면은 CMP(화학기계적 연마) 방법에 의해 평탄화된다. 이것에 의해, 실리콘 산화막(104)의 두께는 500±50nm가 된다. 이 때, 실리콘 산화막(104)의 두께는 CMP 단계에서 연삭한 량의 변동으로 인해 ±50nm의 범위내의 변동을 갖는다.
그 다음, 도 4b에 도시된 바와 같이, 유기 재료로 이루어지고 135nm의 두께를 갖는 산화방지막(105)은 실리콘 산화막(104) 상에 스핀 코팅된다. 이 때, 반사방지막(105)의 두께는 그 다음 단계에서 패턴 노출에서 밑바탕막으로부터의 반사된 광을 충분하게 억제하기 위해 135nm 두께만큼 이루어져야 한다. 반사방지막(105)의 두께가 충분하지 않은 경우, 실리콘 산화막(104)의 두께의 변동으로 인해 광의 간섭 상태가 변하고, 밑바탕막으로부터의 반사된 광의 강도가 그것에 의해 변한다. 따라서, 다음 단계의 패턴 노출 및 현상에 의해 레지스트 패턴의 형성에 있어서, 그 크기가 변동한다.
그 다음, 390nm의 두께를 갖는 포지티브 타입의 화학 증폭 레지스트(106)가 반사방지막(105) 상에 스핀 코팅된다. 화학 증폭 레지스트(106)로서, KrF 액시머 레이저를 위한 레지스트인, 술포니움염의 광-산 발생제를 주로 포함하는 것과, 보호기(protecting group)로서 아세탈기(acetal group)를 갖는 폴리하이드록시 스테인레스 수지(polyhydroxy stainless resin)가 이용된다.
그 다음, 화학 증폭 수지(106)에 대한 홀 패턴(hole pattern)의 노출은 1/4의 감소율의 투영 렌즈로 KrF 액시머 레이저 스캐너(노출 파장 248nm)를 이용함으로써 수행되고, 기판(101)이 1300℃에 90초 동안 가열된 이후, 이것은 TMAH(tetramethylammonium hydroxide)의 2.0wt.%의 희석 용액을 이용하여 형성되고, 순수물에 의해 최종적으로 세척된다. 이것에 의해, 도 4c에 도시된 바와 같이, 220nm의 직경의 홀 패턴(107)을 갖는 제 1 레지스트 패턴(106a)이 형성된다.
그 다음, 도 4d에 도시된 바와 같이, 광(3)은 수은 램프(108)에 의해 80J/m2의 전체 노출량으로 기판(101)에 균일하게 조사되고, 이것에 의해 산(109)은 제 1 레지스트 패턴(106a)의 표면층에 발생된다. 이 때, 도 3을 이용하여 설명한 구조를 갖는 광조사 유닛(24)이 이용된다.
그 다음, 도 5a에 도시된 바와 같이, 가교제를 포함하고 800nm의 두께를 갖는 레지스트막(110)이 기판(101) 상에 스핀 코팅된다. 이 때, 코팅될 레지스트 재료 용액은 폴리비닐 알콜계의 용해할 수 있는 수지, 요소계의 가교제, 용제로서의 물로 이루어진다. 그 이후, 기판(101)은 가열판(111) 상에 배치되어 가열된다. 이 때, 먼저, 용액내의 용제를 증발시키기 위해 70초동안 850℃에서 가열이 수행된다. 그 다음, 70초 동안 110℃에서 가열이 수행되고, 제 1 레지스트 패턴(106a)의 표면 상의 산은 레지스트막(110)내로 확산된다. 이것에 의해, 레지스트막(110)내로 확산된 산(109) 및 레지스트막(11) 내의 가교제가 서로 반응하도록 이루어지고, 물에 녹지 않는 가교제(112)는 그것이 제 1 레지스트 패턴(106a)을 덮은 상태에서 형성된다.
그 다음, 도 5b에 도시된 바와 같이, 이소프로필 알콜 용액은 기판(101)상에서 순수하게 되고, 가교되지 않은 부분의 레지스트막(110)은 용해되어 제거된다. 최종적으로, 기판(101)은 순수물에 의해 세척되고, 기판(101)은 가열되어 건조된다. 이것에 의해, 레지스트 패턴(106a)의 표면이 가교층(112)으로 덮혀진 레지스트패턴(113)이 형성된다. 제 2 레지스트 패턴(113)의 높이는 가교층(112)의 110nm 두께와 레지스트 패턴(106a)의 390nm 높이가 합해져서 500nm가 되고, 홀 패턴(107)의 직경은 330nm로부터 100nm까지 감소된다.
그 다음, 도 5c에 도시된 바와 같이, 하부층의 반사방지막(105)은 제 2 레지스트 패턴(113)이 마스크로서 이용되는 동안 에칭된다. 에칭 조건들은 다음과 같다:
<반사방지막(105)의 에칭 조건>
에칭 장치: 유도 결합된 플라즈마 에처(inductive coupled plasma etcher)
가스의 종류 및 유량: 산소 O2(10sccm)/헬륨 He(100sccm)
반사방지막(105)에 대한 제 2 레지스트 패턴(113)의 선택비: 1
오버에칭량: 30%
그 이후, 도 5d에 도시된 바와 같이, 실리콘 산화막(104)은 제 2 레지스트 패턴(113)이 마스크로서 이용되는 동안 더 에칭된다. 이 때의 에칭 조건들은 다음과 같다:
<실리콘 산화막(104)의 에칭 조건들>
에칭 장치: 평행 평판형 플라즈마 에처
가스 종류 및 유량: 사이클로부탄 옥타플루오르화물 C4F8 (c sccm)O2(10 sccm)/아르곤 Ar (300 sccm)
실리콘 산화물(104)에 대한 제 2 레지스트 패턴(113)의 선택비: 3
오브에칭량: 30%
여기서, 가스 유량의 단위는 표준 3제곱 센티미터/분(standard cubic centimeter/minutes)으로 규정되고 표준 상태에서 가스의 유속을 나타낸다.
상술한 바와 같은 방식으로, 기판(101)의 표면층의 확산층(101a)에 도달하는 접촉홀(104a)은 실리콘 산화막(104)내에 형성된다.
그 이후, 도 5e에 도시된 바와 같이, 실리콘 기판(101) 상에 남아 있는 제 2 레지스트 패턴(113)과 유기 반사방지막(105)을 실리콘 산화막(104)위로부터 제거하기 위해 산소 에싱(oxygen ashing)이 수행되고, 유황산 및 과산화수소의 혼합 용액에 의해 후-처리(post-treatment)가 수행된다.
상술한 일련의 단계들에 의해, 100nm의 직경의 접촉홀(104a)은 기판(101)의 평면에서 균일한 직경 정밀도를 갖는 기판(101)의 상부의 실리콘 산화막에 형성된다.
덧붙여 말하면, 접촉홀(104a)의 형성에 필요한 제 2 레지스트 패턴(113)의 두께는 아래에 기술하는 방식으로 설정된다. 먼저, 2차례 수행된 예칭에 의해 제 2 레지스트 패턴(113)의 두께를 연삭(shaving)하는 것이 계산된다.
제 2 레지스트 패턴(113)의 연삭 두께 = (반사방지막의 두께/에칭 선택비) × (1 + 오버에칭 량) + (층간막의 두께/에칭 선택비) × (1 + 오브에칭 량) = (135nm/1) × (1 + 0.3) + (500 nm/3) × (1 + 0.3) = 175.5 nm + 216.7 nm = 392 nm.
여기서, 반사방지막(105)이 또한 에칭 마스크로서 기능하더라도, 에칭에 의해 감소된 막은 반사방지막(105)에 도달하고, 에칭 이후의 접촉홀(104a)의 직경의 균일성은 극적으로 퇴화된다. 게다가, 제 2 레지스트 패턴(113)의 접촉홀(107)의 개방 부분이 에칭의 시간에서 확장되기 때문에, 또한, 상기 확장이 접촉홀(107)의 하부 부분에 도달하는 것을 방지하기 위해, 에칭 이후 제 2 레지스트 패턴(113)의 남아 있는 막이 적어도 60nm는 되어야 한다. 따라서, 제 2 레지스트 패턴(113)의 두께는 392 nm + 60 nm ≒ 450nm가 된다.
그 뒤, 상기 실시예에서, 제 2 레지스트 패턴(113)의 두께는 500nm로 이루어진다. 이것에 의해, 접촉홀(104a)의 모양 및 직경의 균일성이 보장된다.
덧붙여 말하면, 도 6에 도시된 바와 같이, 가교층(112)이 형성되지 않는 동안, 마스크로서 제 1 레지스트 패턴(106a)만을 이용함으로써 실리콘 산화막(104)내에 접촉홀이 형성되는 경우, 실리콘 산화막(104)내의 접촉홀(104a)의 상부 개구가 확장된다. 이러한 경우, 접촉홀들(104)사이의 부분 상에와 그 위의 상부 부분들 상에 형성된 배선들 사이에 전기 쇼트 회로가 발생하고, 반도체 디바이스가 제조될 수 없다.
상술한 바와 같이, 본 발명의 패턴 형성 방법에 따르면, 산과 반응하는 가교제를 포함하는 레지스트막으로 제 1 레지스트 패턴이 덮혀지기 전에 광이 제 1 레지스트 패턴에 조사되어, 균일한 두께와 치수 정밀도를 갖는 제 2 레지스트 패턴이 기판의 평면에 형성될 수 있다. 또한, 처리 시간을 취하는 CVD 방법 등에 의해 중간막의 막 형성을 수행할 필요가 없기 때문에, 제조 비용 및 제조 시간의 증가를억제하면서, 기판의 평면에 균일한 치수 정밀도를 갖는 더 미세한 제 2 레지스트 패턴을 형성할 수 있다. 그 결과로서, 기판의 평면에 마스크로서 제 2 레지스트 패턴을 이용하여 미세 패턴 가공의 형태 정밀도를 개선할 수 있다.

Claims (4)

  1. 패턴 형성 방법에 있어서,
    광-산 발생제를 포함하는 제 1 레지스트 패턴을 기판 상에 형성하는 단계와,
    상기 제 1 레지스트 패턴의 노출된 표면에 광을 조사하는 단계와,
    산과 반응하는 가교제를 포함하는 레지스트막을, 상기 광의 조사후, 상기 제 1 레지스트 패턴을 덮은 상태로 상기 광의 조사이후 상기 기판 상에 코팅하는 단계와,
    상기 제 1 레지스트 패턴과 상기 레지스트막사이의 계면에서의 가교 반응이 가교층을 성장시키도록 하는 단계와,
    상기 가교층 및 상기 제 1 레지스트 패턴으로 이루어진 제 2 레지스트 패턴을 형성하는 단계를 포함하는, 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 광은 ArF 액시머 레이저 광 및 KrF 액시머 레이저 광으로 구성된 그룹으로부터 선택된 것인, 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 광-산 발생제를 포함하는 제 1 레지스트 패턴을 형성하는 레지스트 재료의 베이스 수지는 메타크릴 수지(methacrylic resin) 및 사이클로올레핀수지(cycloolefin resin)로 구성된 그룹으로부터 선택된 것인, 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 산과 반응하는 상기 가교제를 포함하는 레지스트막의 베이스 수지는 폴리비닐 알콜계 수지, 폴리아크릴산계 수지 및 폴리비닐 아세탈계 수지로 구성된 그룹으로부터 선택된 것인, 패턴 형성 방법.
KR1020010064214A 2000-10-19 2001-10-18 노출 방법 KR20020033429A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00318901 2000-10-19
JP2000318901A JP2002134379A (ja) 2000-10-19 2000-10-19 パターン形成方法

Publications (1)

Publication Number Publication Date
KR20020033429A true KR20020033429A (ko) 2002-05-06

Family

ID=18797451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010064214A KR20020033429A (ko) 2000-10-19 2001-10-18 노출 방법

Country Status (6)

Country Link
US (1) US20020064958A1 (ko)
JP (1) JP2002134379A (ko)
KR (1) KR20020033429A (ko)
CN (1) CN1350205A (ko)
SG (1) SG101494A1 (ko)
TW (1) TW556052B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230099015A (ko) 2021-12-27 2023-07-04 신예나 썬팅 우산

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4552326B2 (ja) * 2001-01-17 2010-09-29 ソニー株式会社 微細パターン形成方法
KR100475080B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
JP3850772B2 (ja) 2002-08-21 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法
JP2004093832A (ja) * 2002-08-30 2004-03-25 Renesas Technology Corp 微細パターン形成材料、微細パターン形成方法および半導体装置の製造方法
WO2004100235A1 (ja) 2003-05-09 2004-11-18 Fujitsu Limited レジストの加工方法、半導体装置及びその製造方法
KR101020164B1 (ko) 2003-07-17 2011-03-08 허니웰 인터내셔날 인코포레이티드 진보된 마이크로전자적 응용을 위한 평탄화 막, 및 이를제조하기 위한 장치 및 방법
JP4143023B2 (ja) * 2003-11-21 2008-09-03 株式会社東芝 パターン形成方法および半導体装置の製造方法
KR100640587B1 (ko) * 2004-09-23 2006-11-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
US7482280B2 (en) * 2005-08-15 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a lithography pattern
JP2007094058A (ja) * 2005-09-29 2007-04-12 Elpida Memory Inc パターン形成方法
US7759253B2 (en) * 2006-08-07 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and material for forming a double exposure lithography pattern
US7767570B2 (en) 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
JP5014734B2 (ja) * 2006-10-25 2012-08-29 三菱電機株式会社 半導体装置の製造方法
RU2450384C1 (ru) * 2011-01-25 2012-05-10 Мойше Самуилович Китай Способ создания маски на поверхности подложки
US9017927B2 (en) * 2013-02-25 2015-04-28 Eastman Kodak Company Patterning of transparent conductive coatings
JP6239466B2 (ja) * 2014-08-15 2017-11-29 東京エレクトロン株式会社 半導体装置の製造方法
JP2016192522A (ja) * 2015-03-31 2016-11-10 大日本印刷株式会社 インプリントモールドの製造方法
CN105655249A (zh) * 2016-03-21 2016-06-08 京东方科技集团股份有限公司 一种刻蚀方法
US10643858B2 (en) * 2017-10-11 2020-05-05 Samsung Electronics Co., Ltd. Method of etching substrate
CN112885898A (zh) * 2019-11-29 2021-06-01 吴俊鹏 缩短线宽的半导体器件及半导体制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952150A (en) * 1995-06-08 1999-09-14 Jsr Corporation Radiation sensitive resin composition
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
TW383416B (en) * 1997-06-26 2000-03-01 Matsushita Electric Ind Co Ltd Pattern forming method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230099015A (ko) 2021-12-27 2023-07-04 신예나 썬팅 우산

Also Published As

Publication number Publication date
JP2002134379A (ja) 2002-05-10
US20020064958A1 (en) 2002-05-30
TW556052B (en) 2003-10-01
SG101494A1 (en) 2004-01-30
CN1350205A (zh) 2002-05-22

Similar Documents

Publication Publication Date Title
KR20020033429A (ko) 노출 방법
US6451512B1 (en) UV-enhanced silylation process to increase etch resistance of ultra thin resists
US8153350B2 (en) Method and material for forming high etch resistant double exposure patterns
US7566525B2 (en) Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
US6713236B2 (en) Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer
KR20070035976A (ko) 포토마스크 제조용으로 적합한 카본 하드마스크를 통한크롬 층의 플라즈마 에칭 방법
JP3161040B2 (ja) 半導体装置の製造方法
US8815496B2 (en) Method for patterning a photosensitive layer
JP3660258B2 (ja) 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法
US6602794B1 (en) Silylation process for forming contacts
US20060088784A1 (en) Effective photoresist stripping process for high dosage and high energy ion implantation
US6777172B2 (en) Method and apparatus for using an excimer laser to pattern electrodeposited photoresist
KR100645835B1 (ko) 반도체 소자의 감광막패턴 형성 방법
US6403285B1 (en) Method for exposing semiconductor wafers in a manner that promotes radial processing uniformity
US6156480A (en) Low defect thin resist processing for deep submicron lithography
US6319843B1 (en) Nitride surface passivation for acid catalyzed chemically amplified resist processing
KR20070087728A (ko) 폴리머를 이용한 반도체 소자의 게이트 형성 방법
US6548384B2 (en) Method for performing lithographic process to a multi-layered photoresist layer
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
US7887875B2 (en) Method to reduce photoresist poisoning
KR950009291B1 (ko) 시릴화된 레지스트의 박리방법
KR0172718B1 (ko) 반도체 소자의 형성방법
US6291135B1 (en) Ionization technique to reduce defects on next generation lithography mask during exposure
KR100545172B1 (ko) 반도체 장치의 사진 식각 방법
KR20010038407A (ko) 플라즈마로 처리된 반사방지막을 이용한 포토레지스트 패턴 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid