KR20020032027A - Ｃｃｄ 이미징 칩용 패키징 구조 - Google Patents
Ｃｃｄ 이미징 칩용 패키징 구조 Download PDFInfo
- Publication number
- KR20020032027A KR20020032027A KR1020000062885A KR20000062885A KR20020032027A KR 20020032027 A KR20020032027 A KR 20020032027A KR 1020000062885 A KR1020000062885 A KR 1020000062885A KR 20000062885 A KR20000062885 A KR 20000062885A KR 20020032027 A KR20020032027 A KR 20020032027A
- Authority
- KR
- South Korea
- Prior art keywords
- imaging chip
- substrate
- ccd
- chip
- packaging structure
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 72
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 52
- 239000011521 glass Substances 0.000 claims abstract description 24
- 229910000679 solder Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 52
- 239000000853 adhesive Substances 0.000 claims description 16
- 230000001070 adhesive effect Effects 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 16
- 238000003745 diagnosis Methods 0.000 abstract 1
- 238000009462 micro packaging Methods 0.000 abstract 1
- 238000001444 catalytic combustion detection Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 11
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- XOMKZKJEJBZBJJ-UHFFFAOYSA-N 1,2-dichloro-3-phenylbenzene Chemical compound ClC1=CC=CC(C=2C=CC=CC=2)=C1Cl XOMKZKJEJBZBJJ-UHFFFAOYSA-N 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 CCD 이미징 칩용 패키징 구조, 특히 투명유리를 기판으로 직접 사용하여 패키징용 회로로 제조하기 위하여 플립칩 실장 기술을 사용하거나, CCD 이미징 칩 패키징 모듈의 두께를 줄이기 위하여 박형(thin-type) CCD 이미징 칩 패키징 모듈을 형성하도록 각종 기판(BT 기판, 적층 기판, PI 기판, 그레비티 다운(gravity down) 기판)을 결합하데 있어 플립칩 실장 기술을 사용하는 CCD 이미징용 패키징 구조에 관한 것이다.
Description
현재, CCD는 널리 사용되고 있고 카메라내의 이미징 요소로서 사용되는 가장 진보된 기술이며, 의약, 산업, 교육, 컴퓨터 정보, 운송 및 일반 경영에 이르기까지 다양한 분야에 사용될 수 있다. 종래의 CCD 패키징 모듈 1'(도 1 참조)에서, 와이어 접합법(wire bond method)을 사용하여 리드 프레임(lead frame) 11' 상의 기판 12'을 이미징 칩 2'과 접합하고, 이미징 칩 2'의 주위에는 댐(dam) 3'을 형성한다. 댐 3'을 덮기 위하여 유리 4'을 사용하므로 유리 4'과 이미징 칩 2'사이에 거리가 생기고, 이미징 경로 P는 유리 4'을 통하여 전달된 후, 칩 2'에 형성된다. 마지막으로, 리드 프레임 11'에 의해 전체 모듈이 PCB 5'과 함께 실장된다.
상술한 견지에서, 구조의 제한으로 인해 모듈 전체의 높이가 줄어들 수 없다. 따라서,초소형 진단장치, 디지탈 카메라등의 소형기기의 경우에 사용하기 위해서는 모듈의 표면적을 최소화하도록 초소형 패키징 모듈이 요구된다.
도 1은 종래의 CCD 패키징 모듈에 대한 개략도이다.
도 2는 본 발명의 이미징 칩 및 유리 기판용 플립칩 실장에 대한 개략도이다.
도 2a는 본 발명의 바람직한 실시예의 이미징 칩 및 유리 기판용 플립칩 실장에 대한 개략도이다.
도 3은 본 발명에 있어 이미징 칩을 BT 기판 또는 금속 기판에 플립칩 실장하는 개략도이다.
도 3a는 본 발명의 바람직한 실시예에 있어 이미징 칩을 BT 기판 또는 금속 기판에 플립칩 실장하는 개략도이다.
도 4는 본 발명에 있어 이미징 칩을 합금 PI 기판의 한 층과 플립칩 실장하는 개략도이다.
도 4a는 본 발명의 다른 바람직한 실시예에 있어 이미징 칩을 합금 PI 기판의 한 층과 플립칩 실장하는 개략도이다.
도 5는 본 발명에 있어 아래방향으로 오프닝이 있는 기판을 이미징 칩으로 플립칩 실장하는 개략도(PCB에 실장하기 위해 솔더 사용)이다.
도 5a는 본 발명의 다른 바람직한 실시예에 있어 아래방향으로 오프닝이 있는 기판을 이미징 칩으로 플립칩 실장하는 개략도(PCB에 실장하기 위해 솔더 사용)이다.
도 6은 본 발명에 있어 아래방향으로 오프닝이 있는 기판을 이미징 칩으로 플립칩 실장하는 개략도(PCB에 실장하기 위해 납금속 사용)이다.
도 6a는 본 발명의 다른 바람직한 실시예에 있어 아래방향으로 오프닝이 있는 기판을 이미징 칩으로 플립칩 실장하는 개략도이다(PCB에 실장하기 위해 납금속 사용).
CCD 이미징 칩용 패키징 구조는 플립칩 패키징용 실장으로서 이미징 칩 및 높게 설계된 기판을 반드시 포함한다. 본 발명에 따른 각종 패키징 구조를 아래와 같이 설명한다.
구조 A(도 2 참조)
본 CCD 패키징 모듈 1은 반드시 유리 12의 하부면에 이미징 칩 11로 플립칩 패키징 실장을 이루는 회로 121이 형성되며, 회로의 결합을 위해 솔더 13을 사용하여 회로 121을 인쇄 회로판 16에 실장하도록 한다.
구조 A1(도 2a 참조)
본 CCD 패키징 모듈 1의 구조는 구조 A와 유사하며, 유리 12상의 회로 121 및 이미징 칩 11 사이에 투명 접착제 14 또는 특수 화학약품 15을 채우고 전체적인 CCD 패키징 모듈 11을 보다 안정되도록 한다. 게다가, 이미징 경로 P는 유리 12를 지나 여전히 투명 접착제 14 또는 특수 화학약품 15를 통과할 수 있으며 이미징 칩 11로 들어간다.
구조 B(도 3 참조)
우선, 중앙에 홀이 있는 BT기판 또는 적층 기판의 상부면에 유리 22를 부착하고, 동시에, BT 기판 또는 적층 기판 23의 하부면을 적절한 회로 231로 만든다.다음으로, 이미징 칩 21을 플립칩 실장하고, BT 기판 또는 적층 기판 23 위에 있는 회로 231을 실장하여 CCD 패키징 모듈을 형성한다. 다음으로, 솔더 24를 사용하여 전체 CCD 패키징 모듈 2를 인쇄 회로판 27에 실장한다.
구조 B1(도 3a 참조)
본 CCD 패키징 모듈 2의 구조는 구조 B와 유사하며, 이미징 칩 21 및 BT 또는 적층 기판 사이에 투명 접착제 25 또는 특수 화학약품 26을 채운다. 이미징 경로 P는 유리 22를 지나 투명 접착제 25 또는 특수 화학약품 26을 통과하여 이미징 칩 21로 들어간다.
구조 C(도 4 참조)
우선, 중앙에 홀이 있는 PI 기판 33의 상부면에 유리 32를 부착한다. 동시에, PI 기판 33의 바닥부분에 적절한 회로를 형성한다. 그런 후, 플립칩 실장법을 사용하여 이미징 칩 31을 PI 기판 33에 실장하여 CCD 패키징 모듈 3을 형성한다. 마지막으로, 솔더 34을 사용하여 전체 CCD 패키징 모듈 3을 인쇄 회로판에 실장한다.
구조 C1(도 4a 참조)
본 CCD 패키징 모듈 3의 구조는 구조 C와 유사하며, PI 기판 33 및 이미징 칩 31 사이에 투명 접착제 35 또는 특수 화학약품 36을 채운다. 이미징 경로 P는 유리 32를 지나 투명 접착제 35 또는 특수 화학약품 36을 통과한 후 이미징 칩 31로 들어간다.
구조 D(도 5 참조)
아래방향으로 오프닝(opening)이 있는 기판 43의 상부면의 상부 리세스 431에 유리 42를 부착한다. 아래방향으로 오프닝이 있는 기판 43의 하부 리세스 432에 이미징 칩 41을 플립칩 실장하여 CCD 패키징 모듈 4를 형성한다. 그런 후, 솔더 44를 사용하여 CCD 패키징 모듈 4를 인쇄 회로판 48에 실장한다.
구조 D1(도 5a 참조)
본 CCD 패키징 모듈 4의 구조는 구조 D와 유사하며, 기판 43과 이미징 칩 41 사이에 투명 접착제 46 또는 특수 화학약품 47을 채운다. 이미징 경로 P는 유리 42를 지나 투명 접착제 46 또는 특수 화학약품 47을 통과한 후, 이미징 칩 41로 들어간다.
구조 E(도 6 참조)
본 구조는 구조 D와 유사하며, 납 금속 45를 사용하여 인쇄 회로판 48을 실장한다.
구조 E1(도 6a 참조)
본 CCD 패키징 모듈 4의 구조는 E와 유사하며, 기판 43 및 이미징 칩 41 사이에 투명 접착제 46 또는 특수 화학약품 47을 채운다.
본 발명에 의하면 초소형 패키징 모듈을 얻을 수 있어, 초소형 진단장치, 디지털 카메라등의 소형기기에 이를 사용할 수 있다.
Claims (9)
- 고도로 설계된 기판과 플립칩 패키징 실장을 이루는 이미징 칩을 사용하고 CCD 이미징 칩 패키징 구조로 형성되는 CCD 이미징 칩용 패키징 구조에 있어서,CCD 패키징 모듈이 상기 이미징 칩과 플립칩 실장을 이룬 회로로 유리의 하부면에 형성되고,상기 회로와 인쇄 회로 기판을 실장하는 데 솔더가 사용됨을 특징으로 하는 CCD 이미징 칩용 패키징 구조.
- 제 1항에 있어서, 상기 유리와 상기 이미징 칩과의 사이에 투명 접착제 또는 특수 화학약품이 충전되며, 상기 유리를 지나는 이미징 경로 P는 투명 접착제 또는 특수 화학약품을 통과하여 상기 이미징 칩으로 들어가는 것을 특징으로 하는 CCD 이미징 칩용 패키징 구조.
- 고도로 설계된 기판과 플립칩 패키징 실장을 이루는 이미징 칩을 사용하고 CCD 이미징 칩 패키징 구조로 형성되는 CCD 이미징 칩용 패키징 구조에 있어서,중앙에 홀이 있는 BT 기판 또는 적층 기판의 상부면에는 유리가 부착되고,상기 BT 기판 또는 상기 적층 기판의 하부면에는 적절한 회로가 형성되며,상기 이미징 칩이 상기 BT 기판 또는 상기 적층 기판 위의 회로와 플립칩 실장을 이루어 CCD 기판 모듈을 형성하며,상기 CCD 기판 모듈이 솔더에 의해 인쇄 회로 기판에 실장됨을 특징으로 하는 CCD 이미징 칩용 패키징 구조.
- 제 3항에 있어서, 상기 BT 기판 또는 상기 적층 기판과 상기 이미징 칩과의 사이에 투명 접착제 또는 특수 화학약품이 충전됨을 특징으로 하는 CCD 이미징 칩용 패키징 구조.
- 고도로 설계된 기판과 플립칩 실장을 이루는 이미징 칩을 사용하고 CCD 이미징 칩 패키징 구조로 형성되는 CCD 이미징 칩용 패키징 구조에 있어서,홀이 있는 PI 기판의 상부면에는 유리가 부착되고,상기 PI 기판의 하부면에는 적절한 회로가 형성되며,상기 이미징 칩은 상기 PI 기판 위의 상기 회로와 플립칩 실장을 이루어 CCD 기판 모듈을 형성하며,상기 CCD 기판 모듈이 솔더에 의해 인쇄 회로 기판에 실장됨을 특징으로 하는 CCD 이미징 칩용 패키징 구조.
- 제 5항에 있어서, 상기 PI 기판과 상기 이미징 칩과의 사이에 투명 접착제 또는 특수 화학약품이 충전됨을 특징으로 하는 CCD 이미징 칩용 패키징 구조.
- 고도로 설계된 기판과 플립칩 패키징 실장을 이루는 이미징 칩을 사용하고CCD 이미징 칩 패키징 구조로 형성되는 CCD 이미징 칩용 패키징 구조에 있어서,아래방향으로 오프닝(opening)이 있는 기판의 상부면의 상부 리세스에는 유리가 부착되고,상기 기판의 하부 리세스에는 상기 이미징 칩을 플립칩 실장하여 CCD 패키징 모듈을 형성하며,상기 CCD 패키징 모듈이 솔더에 의해 인쇄 회로 기판에 실장됨을 특징으로 하는 CCD 이미징 칩용 패키징 구조.
- 제 7항에 있어서, 상기 유리와 상기 이미징 칩과의 사이에 투명 접착제 또는 특수 화학약품이 충전되고, 상기 유리를 지나는 이미징 경로 P는 투명 접착제 또는 특수 화학약품을 통과하여 상기 이미징 칩으로 들어가는 것을 특징으로 하는 CCD 이미징 칩용 패키징 구조.
- 제 7항에 있어서, 상기 인쇄 회로 기판을 실장하는 데에는 납(lead) 실장 방법이 사용되고, 아래방향으로 오프닝이 있는 상기 기판과 상기 이미징 칩과의 사이에는 투명 접착제 또는 특수 화학약품이 충전됨을 특징으로 하는 CCD 이미징 칩용 패키징 구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000062885A KR20020032027A (ko) | 2000-10-25 | 2000-10-25 | Ｃｃｄ 이미징 칩용 패키징 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000062885A KR20020032027A (ko) | 2000-10-25 | 2000-10-25 | Ｃｃｄ 이미징 칩용 패키징 구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020032027A true KR20020032027A (ko) | 2002-05-03 |
Family
ID=37479854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000062885A KR20020032027A (ko) | 2000-10-25 | 2000-10-25 | Ｃｃｄ 이미징 칩용 패키징 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020032027A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8223246B2 (en) | 2007-12-04 | 2012-07-17 | Samsung Electronics Co., Ltd. | Reduced-component digital image capturing apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799214A (ja) * | 1993-05-28 | 1995-04-11 | Toshiba Corp | 光電変換素子の実装装置及びその製造方法 |
| KR19990036077A (ko) * | 1995-08-02 | 1999-05-25 | 모리 가즈히로 | 고체 촬상 장치 및 그 제조 방법 |
| KR20010091882A (ko) * | 2000-03-15 | 2001-10-23 | 마찌다 가쯔히꼬 | 고체촬상장치 및 그 제조방법 |
| KR20020006343A (ko) * | 2000-07-12 | 2002-01-19 | 마이클 디. 오브라이언 | 반도체 패키지 및 그 제조방법 |
-
2000
- 2000-10-25 KR KR1020000062885A patent/KR20020032027A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799214A (ja) * | 1993-05-28 | 1995-04-11 | Toshiba Corp | 光電変換素子の実装装置及びその製造方法 |
| KR19990036077A (ko) * | 1995-08-02 | 1999-05-25 | 모리 가즈히로 | 고체 촬상 장치 및 그 제조 방법 |
| KR20010091882A (ko) * | 2000-03-15 | 2001-10-23 | 마찌다 가쯔히꼬 | 고체촬상장치 및 그 제조방법 |
| KR20020006343A (ko) * | 2000-07-12 | 2002-01-19 | 마이클 디. 오브라이언 | 반도체 패키지 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8223246B2 (en) | 2007-12-04 | 2012-07-17 | Samsung Electronics Co., Ltd. | Reduced-component digital image capturing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7524391B2 (en) | Optical device and method for manufacturing the same, and electronic apparatus | |
| US7087989B2 (en) | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device | |
| US6486545B1 (en) | Pre-drilled ball grid array package | |
| JP2002043554A (ja) | Ｃｃｄパッケージ・モジュール | |
| US20040041282A1 (en) | Flip-chip image sensor packages and methods of fabrication | |
| US20060086890A1 (en) | Package structure of image sensor device | |
| US20060016973A1 (en) | Multi-chip image sensor package module | |
| US20060223216A1 (en) | Sensor module structure and method for fabricating the same | |
| US6765801B1 (en) | Optical track drain package | |
| JP2003163342A (ja) | 固体撮像装置及びその製造方法 | |
| CN104576570A (zh) | 电子部件、电子装置以及用于制造电子部件的方法 | |
| JP2001185657A (ja) | 半導体パッケージ及びその製造方法 | |
| US7781854B2 (en) | Image sensor chip package structure and method thereof | |
| WO2011080952A1 (ja) | 素子搭載用基板、半導体モジュール、カメラモジュールおよび素子搭載用基板の製造方法 | |
| US20070194419A1 (en) | Semiconductor module and method of manufacturing the same | |
| US20060211173A1 (en) | Package of image sensor device and formation thereof | |
| KR20020032027A (ko) | Ｃｃｄ 이미징 칩용 패키징 구조 | |
| US6730536B1 (en) | Pre-drilled image sensor package fabrication method | |
| KR100377471B1 (ko) | 반도체패키지 및 그 제조방법 | |
| US6548759B1 (en) | Pre-drilled image sensor package | |
| JP4697789B2 (ja) | 半導体装置及びその製造方法 | |
| KR100377472B1 (ko) | 반도체패키지 및 그 제조방법 | |
| JP2014123588A (ja) | 光学デバイス及び光学デバイスの製造方法 | |
| TWI261355B (en) | Image sensor module and method for manufacturing the same | |
| KR100388290B1 (ko) | 반도체패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |