KR20020020416A - Circuit and method of driving data line by low power in a lcd - Google Patents
Circuit and method of driving data line by low power in a lcd Download PDFInfo
- Publication number
- KR20020020416A KR20020020416A KR1020000053553A KR20000053553A KR20020020416A KR 20020020416 A KR20020020416 A KR 20020020416A KR 1020000053553 A KR1020000053553 A KR 1020000053553A KR 20000053553 A KR20000053553 A KR 20000053553A KR 20020020416 A KR20020020416 A KR 20020020416A
- Authority
- KR
- South Korea
- Prior art keywords
- line
- time
- polarity
- voltage
- discharge
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Description
본 발명은 박막트랜지스터(Thin Film Transistor:TFT) 액정표시장치(Liquid Crystal Device: LCD)의 소스(source) 구동회로에 관한 것으로, 더욱 상세하게는 저전력으로 데이터 라인을 구동할 수 있는 저전력 소스 구동 회로 및 방법에 관한 것이다.The present invention relates to a source driving circuit of a thin film transistor (TFT) liquid crystal device (LCD), and more particularly, a low power source driving circuit capable of driving a data line at low power. And to a method.
일반적으로, 문자 기호 또는 그래픽을 디스플레이하는데 이용되는 액정표시장치(Liquid Crystal Device: LCD)는 전기장에 의하여 분자배열이 변화하는 액정의 광학적 성질을 이용하여 액정기술과 반도체 기술을 융합한 표시장치이다. 박막트랜지스터(Thin Film Transistor:TFT)용 LCD는 내부의 픽셀을 온/오프시키는 스위칭소자로서 TFT를 이용하며, 이 TFT가 온/오프됨에 따라 픽셀들이 온/오프된다. 즉, 일반적인 TFT 액정표시장치는 도 1 에 도시된 바와 같이, 화소를 구성하는 셀(130)들이 어레이형태로 배열되어 있고, 각 셀들은 스위칭 기능을 하는 TFT(132)와 액정 셀(134), 스토리지 커패시터(Cs)로 구성된다.BACKGROUND ART In general, a liquid crystal display (LCD) used to display a letter symbol or a graphic is a display device in which a liquid crystal technology and a semiconductor technology are fused using an optical property of a liquid crystal whose molecular arrangement is changed by an electric field. A thin film transistor (TFT) LCD uses a TFT as a switching element for turning on / off an internal pixel, and the pixels are turned on / off as the TFT is turned on / off. That is, in the general TFT liquid crystal display device, as shown in FIG. 1, the cells 130 constituting the pixels are arranged in an array, and each of the cells is a TFT 132 and a liquid crystal cell 134 having a switching function. It consists of a storage capacitor (Cs).
그리고, 각 TFT의 소스(source)들이 컬럼(column) 방향으로 공통으로 연결되어 데이터 라인(D1~DN)을 형성한 후 소스 드라이버(120)에 연결되어 있고, 각 TFT의 게이트(gate)들이 로우(row) 방향으로 공통으로 연결되어 스캔 라인(S1~SM)을 형성한 후 게이트 드라이버(110)에 연결되어 N x M 해상도(예컨대, SVGA는 800x600, XGA는 1024x768, UXGA는 1600x1200)를 갖는 표시장치를 구현하고 있다.여기서, 소스 드라이버(120)는 데이터 드라이버 혹은 컬럼 드라이버라고도 하고, 게이트 드라이버는 로우(ROW) 드라이버라고도 한다.In addition, the sources of each TFT are commonly connected in the column direction to form data lines D1 to DN, and then connected to the source driver 120, and gates of each TFT are low. After the scan lines S1 to SM are connected in common in the row direction, the scan lines S1 to SM are connected to the gate driver 110 to display NxM resolution (eg, SVGA is 800x600, XGA is 1024x768, and UXGA is 1600x1200). In this case, the source driver 120 may also be referred to as a data driver or a column driver, and the gate driver may also be referred to as a ROW driver.
도 1 을 참조하면, 액정 셀(134)은 TFT(132)의 드레인(drain)과 화소전극을 통해 연결되고, 다른 편은 공통전극으로 연결된다. 화소전극은 투명하고 전기 전도성을 갖는 ITO로 만들어지며 TFT 게이트에 온신호가 인가될 때 소스 드라이버(120)를 통해 인가되는 신호전압을 액정 셀(134)에 가해주고, 공통전극은 역시 ITO로 만들어져 액정 셀에 공통전압(Vcom)을 인가한다.Referring to FIG. 1, the liquid crystal cell 134 is connected to a drain of the TFT 132 through a pixel electrode, and the other side is connected to a common electrode. The pixel electrode is made of transparent and electrically conductive ITO, and applies a signal voltage applied to the liquid crystal cell 134 through the source driver 120 when an on signal is applied to the TFT gate, and the common electrode is also made of ITO. The common voltage Vcom is applied to the liquid crystal cell.
그리고, 스토리지 커패시터(Cs)는 화소전극(픽셀 ITO)에 인가된 신호전압을 일정 시간 유지시켜주는 역할을 하며, 충전 및 방전을 통해 액정 셀의 배열 상태를 변화시켜줌으로써 픽셀의 광투과율을 조절한다. 스토리지 커패시터(Cs)의 일측은 독립전극이나 게이트전극과 연결될 수 있는데, 게이트전극과 연결되는 구조를 스토리지 온 게이트(storage on gate)방식이라 한다.The storage capacitor Cs maintains a signal voltage applied to the pixel electrode (pixel ITO) for a predetermined time and adjusts the light transmittance of the pixel by changing the arrangement state of the liquid crystal cell through charging and discharging. . One side of the storage capacitor Cs may be connected to an independent electrode or a gate electrode, and a structure connected to the gate electrode is called a storage on gate method.
전술한 픽셀 어레이를 구동시킬 때 픽셀의 액정에 한쪽 방향으로만 전압이 인가되면 액정의 열화가 촉진되므로 액정에 인가되는 화상 데이터 전압을 주기적으로 반대 극성으로 인가해 주는 인버전(inversion)을 사용한다. 데이터 전압을 정방향과 반대 방향으로 바꾸어 인가하는 주기는 보통 한 필드마다 바꾸어 주는데, 매 필드마다 패널의 모든 픽셀의 전압극성을 한꺼번에 바꾸는 즉, 인버전시키는 필드 인버전 방법과, 한 주사선에 연결된 픽셀 라인마다 구분하여 라인마다 교대로 인버전시키는 라인 인버전 방법, 각 픽셀 별로 인버전시키는 도트 인버전 방법 등이 있다. 어느 경우에서나 인버전시킬 때는 화소전압(TFT 드레인에서 화소전극에 인가된전압)이 공통전압(Vcom)에 대하여 정(+)의 방향이거나 부(-)의 방향이 되도록 교대로 변화시킨다.When driving the above-described pixel array, if the voltage is applied to the liquid crystal of the pixel only in one direction, deterioration of the liquid crystal is promoted, and thus an inversion that periodically applies the image data voltage applied to the liquid crystal with the opposite polarity is used. . The period of applying the data voltage in the opposite direction to the normal direction is changed every field. The field inversion method of inverting or inverting the voltage polarity of all pixels of the panel at each field and the pixel line connected to one scanning line There is a line inversion method for inverting each line alternately for each line, and a dot inversion method for inverting for each pixel. In either case, the pixel voltage (voltage applied to the pixel electrode in the TFT drain) is alternately changed so that the pixel voltage (the voltage applied to the pixel electrode in the TFT drain) becomes positive (+) direction or negative (-) direction with respect to the common voltage Vcom.
도 2 는 종래의 소스 구동회로의 일부분을 도시한 도면으로서, D/A변환부(21)와, 출력버퍼부(22), 홀수 극성변조부(23), 짝수 극성변조부(24), 먹스(MUX: 25)가 도시되어 있다.2 is a view showing a portion of a conventional source driving circuit, which includes a D / A converter 21, an output buffer 22, an odd polarity modulator 23, an even polarity modulator 24, and a mux. (MUX: 25) is shown.
도 2 를 참조하면, 도시되지 않은 시프트 레지스터에서 래치클럭이 발생되고, 비디오카드로부터 입력된 디지털 비디오 데이터는 래치부(미도시)에서 래치클럭에 따라 래치되어 D/A변환부(21)로 입력된다.Referring to FIG. 2, a latch clock is generated in a shift register (not shown), and digital video data input from a video card is latched in accordance with the latch clock in a latch unit (not shown) and input to the D / A converter 21. do.
D/A변환부(21)에서 아날로그신호로 변환된 영상신호 전압이 출력버퍼부(22)를 거쳐 홀수 데이터 라인과 짝수 데이터 라인으로 구분되어 홀수 데이터 라인은 홀수 극성 변조부(23)의 출력에 극성변조되어 먹스(25)를 통해 데이터 라인에 인가되고, 짝수 데이터 라인은 짝수 극성 변조부(24)의 출력에 극성 변조되어 먹스(25)를 통해 데이터 라인에 인가된다.The video signal voltage converted from the D / A converter 21 into an analog signal is divided into an odd data line and an even data line through the output buffer unit 22 so that the odd data line is connected to the output of the odd polarity modulator 23. The polarity is modulated and applied to the data line through the mux 25, and the even data line is polarized to the output of the even polarity modulator 24 and applied to the data line through the mux 25.
이와 같이 종래의 소스 구동회로는 각 컬럼 라인마다 MUX 스위치가 필요하므로 회로가 복잡해지고, 스위치를 구동하기 위해 추가적으로 전력이 소모되는 문제점이 있다.As described above, the conventional source driving circuit requires a MUX switch for each column line, so that the circuit becomes complicated and additional power is consumed to drive the switch.
그리고, 이와 같은 소스 구동회로를 이용하여 영상신호를 데이터 라인에 인가하기 위한 다단계 소스 구동회로의 출력 파형도가 도 3a 에 도시되어 있다.3A shows an output waveform diagram of a multi-stage source driving circuit for applying an image signal to a data line using the source driving circuit.
도 3a 를 참조하면, VSS전압은 '0V'이고, VDD전압은 '10V'이며, 공통전극에 인가되는 공통전압(VCOM)은 '5V'이다. 그리고, 인버전(inversion)을 위해 화소전극에 인가되는 양의 중간전압(VH)은 7.75V 이고, 음의 중간전압(VL)은 2.25V 이며, 양의 영상신호는 양의 중간전압(VH)을 중심으로 빗금친 영역에 존재하고, 음의 영상신호는 음의 중간전압(VL)을 중심으로 빗금친 영역에 존재한다.Referring to FIG. 3A, the VSS voltage is '0V', the VDD voltage is '10V', and the common voltage VCOM applied to the common electrode is '5V'. In addition, the positive intermediate voltage VH applied to the pixel electrode for inversion is 7.75V, the negative intermediate voltage VL is 2.25V, and the positive image signal is the positive intermediate voltage VH. The negative image signal exists in the region hatched around the negative intermediate voltage VL.
이와 같이 종래에는 매 라인타임마다 VH와 VL이라는 고정된 전압으로 극성 변조를 한 후(도 3a 의 B), 계조 표시(도 3a 의 C와 D)를 한다. 또한, 도 3b 에서와 같이, 전압 V2에서 V1을 5등분하여(일반적으로, N등분) 부하 캐패시턴스(CLOAD)를 구동하면 소비전력은 수학식 2와 같이 단일 단계로 구동하는 수학식 1 보다 1/5( N단계이면, 1/N)로 감소하게 된다.As described above, the polarity modulation is performed at a fixed voltage of VH and VL every line time (B in FIG. 3A), and then gray scale display (C and D in FIG. 3A) is performed. In addition, as shown in FIG. 3B, when the load capacitance C LOAD is driven by dividing V 1 into voltages V 2 (typically, N portions) at the voltage V 2 , power consumption is driven in a single step as shown in Equation 2 below. It is reduced to 1/5 (1 / N in step N).
도 3b 에서 부하 캐패시터(CLOAD)는 N개의 데이터 라인(column line)의 커패시턴스(capacitance)의 합으로, 여기서 N은 1개의 소스 드라이버의 출력 수의 1/2이다.In FIG. 3B, the load capacitor C LOAD is a sum of capacitances of N data lines, where N is 1/2 of the output number of one source driver.
그러나, 상기와 같은 종래의 액정표시장치의 소스 구동방법은 올-블랙 모드나 올-그레이 모드에서는 도 4a 에 도시된 바와 같이 높은 효율을 보여주고 있지만, 올-화이트 모드에서는 도 4b 에서 볼 수 있듯이 극성 반전을 하기 위해서 중간전압(VH:7.75, VL:2.25V)까지 충전/방전을 시킴으로써 과충전(Overcharging)이 발생되어 불필요하게 전력이 소모되는 문제점이 있다. 즉, 올-블랙 모드에서는 포지티브에서 블랙 레벨이 중간전압 VH보다 높고, 네거티브에서 중간전압 VL보다 낮으므로 중간전압(VH, VL)으로 변조해도 높은 효율을 보여주나 올-화이트 모드에서는 포지티브에서 화이트 레벨이 중간전압 VH보다 낮고, 네거티브에서 중간전압 VL보다 높아 낮은 스윙폭을 요구함에도 불구하고 과충전(overcharging)이 발생(즉, 요구하는 전압레벨보다 높은 전압레벨로 충전)하므로 추가적인 전력소모가 발생한다. 따라서, 모드에 관계없이 전력 소모 절감 효율을 높이기 위해서는 과충전(Overcharging)을 없애는 것이 필요하다.However, the source driving method of the conventional liquid crystal display device as described above shows high efficiency as shown in FIG. 4A in all-black mode or all-grey mode, but as shown in FIG. 4B in all-white mode. In order to reverse the polarity, charging / discharging up to an intermediate voltage (VH: 7.75, VL: 2.25V) causes overcharging, causing unnecessary power consumption. That is, in all-black mode, the black level is higher than the intermediate voltage VH in the positive and lower than the intermediate voltage VL in the negative, which shows high efficiency even when modulating to the intermediate voltages (VH, VL). Although it is lower than this intermediate voltage VH and negatively above the intermediate voltage VL and requires a low swing width, overcharging occurs (that is, charging to a voltage level higher than the required voltage level), thereby causing additional power consumption. Therefore, it is necessary to eliminate overcharging in order to increase power consumption saving efficiency regardless of the mode.
본 발명은 전술한 같은 문제점을 해소하기 위하여 창안된 것으로, 고정된 중간전압까지 충전하지 않고 영상신호 전압에 따라 정해지는 전압까지만 충방전하므로써 과충전을 방지하여 전력 효율을 높인 소스 구동회로 및 구동방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above-mentioned problems, and does not charge to a fixed intermediate voltage, but charges and discharges only to a voltage determined according to the video signal voltage, thereby preventing overcharging and improving power efficiency. The purpose is to provide.
본 발명의 다른 목적은 출력버퍼의 연산증폭기(Op-Amp)를 소수의 스위치로 일괄적으로 제어하므로써 종래의 구동회로에서 각 라인마다 존재하는 먹스 스위치를 제거하여 회로 구성이 간단하게 된 소스 구동회로를 제공하는 것이다.Another object of the present invention is to control the operational amplifier (Op-Amp) of the output buffer collectively with a few switches to eliminate the mux switch existing in each line in the conventional driving circuit to simplify the circuit configuration of the source driving circuit To provide.
도 1 은 일반적인 TFT 액정표시장치의 등가회로를 도시한 도면.1 is a diagram showing an equivalent circuit of a typical TFT liquid crystal display device.
도 2 는 종래의 다단계 소스 구동회로를 도시한 도면.2 illustrates a conventional multi-stage source driving circuit.
도 3a 는 종래의 다단계 소스 구동 방식에서의 출력 전압 파형도.3A is an output voltage waveform diagram of a conventional multi-stage source driving scheme.
도 3b 는 종래의 다단계 소스 구동 방식에서 극성 변조부를 나타낸 회로도.3B is a circuit diagram illustrating a polarity modulator in a conventional multi-stage source driving scheme.
도 4a 는 종래의 다단계 소스 구동 방식의 올-블랙 이미지의 구동 파형도.4A is a drive waveform diagram of an all-black image of a conventional multi-step source drive scheme.
도 4b 는 종래의 다단계 소스 구동 방식의 올-화이트 이미지 구동 파형도.4B is an all-white image drive waveform diagram of a conventional multi-step source drive scheme.
도 5 는 본 발명에 의한 저전력 소스 구동방식에서의 출력 전압 파형도.5 is an output voltage waveform diagram of a low power source driving method according to the present invention;
도 6a 는 본 발명에 의한 액정표시장치의 소스 구동회로를 나타낸 구성도.6A is a block diagram showing a source driving circuit of the liquid crystal display device according to the present invention;
도 6b 는 본 발명에 의한 출력단 연산증폭기(Op-Amp)의 상세 회로도.6b is a detailed circuit diagram of an output operational amplifier (Op-Amp) according to the present invention.
도 7 은 도 6a 에 도시된 스위치 제어신호의 파형도.FIG. 7 is a waveform diagram of the switch control signal shown in FIG. 6A; FIG.
도 8a 는 본 발명에 의한 저전력 소스 구동 방식의 올-블랙 이미지의 구동 파형도.8A is a drive waveform diagram of an all-black image of a low power source drive scheme in accordance with the present invention.
도 8b 는 본 발명에 의한 저전력 소스 구동 방식의 올-화이트 이미지 구동 파형도.8B is an all-white image driving waveform diagram of a low power source driving scheme according to the present invention;
도 9 는 본 발명에 의한 소스 구동회로의 극성 변조부의 회로도.9 is a circuit diagram of a polarity modulator of a source driving circuit according to the present invention;
** 도면의 주요 부분에 대한 부호의 설명 **** Description of symbols for the main parts of the drawing **
610: D/A변환부 620: 극성변조부610: D / A converter 620: polarity modulator
630: 출력버퍼 632: 연산증폭기630: output buffer 632: operational amplifier
634: 입력증폭기 640: LCD패널634: input amplifier 640: LCD panel
상기와 같은 목적들을 달성하기 위하여 본 발명의 회로는, TFT 액정표시장치의 데이터 라인을 영상 데이터에 따라 구동하기 위한 다단계 소스 구동회로에 있어서, 상기 영상 데이터를 아날로그신호로 변환하기 위한 디지털-아날로그 변환부;극성변조를 위한 다단계 충방전 전압을 제공하는 극성변조부; 상기 디지털-아날로그 변환부로부터 입력된 영상신호를 입력받고, 극성변조주기에서 상기 극성변조부와 연결되어 충방전되어 극성변조하되, 충전시 상기 극성변조부의 충전전압이 상기 영상신호보다 높으면 상기 영상신호 레벨로 포화되고, 방전시 상기 극성변조부의 방전전압이 상기 영상신호보다 낮으면 상기 영상신호로 포화되며, 계조표시 주기에서 극성변조된 출력을 해당 데이터 라인에 인가하는 출력버퍼; 및 극성변조주기에서 상기 극성변조부를 상기 출력버퍼에 연결하고, 계조표시주기에서 상기 출력버퍼를 전원에 연결하는 스위칭수단을 포함하는 것을 특징으로 한다.In order to achieve the above objects, the circuit of the present invention is a multi-stage source driving circuit for driving a data line of a TFT liquid crystal display device according to image data, the digital-analog conversion for converting the image data into an analog signal. A polarity modulation unit for providing a multi-level charge and discharge voltage for polar modulation; The image signal input from the digital-analog converter is input, and is connected to the polarity modulator in the polarity modulation period to be charged and discharged, and modulates the polarity. When the charging voltage of the polarity modulator is higher than the video signal, the video signal is charged. An output buffer that is saturated to a level and saturated with the video signal when the discharge voltage of the polarity modulator is lower than the video signal during discharge, and applies a polarity-modulated output to a corresponding data line in a gray scale display period; And switching means for connecting the polarity modulator to the output buffer in a polarity modulation period, and connecting the output buffer to a power supply in a gray scale display period.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명의 방법은, TFT 액정표시장치의 데이터 라인을 구동하기 위한 저전력 소스 구동방법에 있어서, 극성반전을 위한 충전 및 방전시 중간전압을 고정된 전압 레벨이 아닌 영상신호에 따라 제어되는 레벨까지만 충전 및 방전하여 과충전이나 과방전을 방지하는 것을 특징으로 한다.In addition, in order to achieve the above object, the method of the present invention, in the low power source driving method for driving the data line of the TFT liquid crystal display device, the fixed voltage level of the intermediate voltage at the charge and discharge for polarity inversion It is characterized by preventing overcharge or overdischarge by only charging and discharging up to the level controlled according to the video signal.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 5 는 본 발명에 따른 저전력 소스 구동방식에서의 출력 전압 파형도이다.5 is an output voltage waveform diagram of a low power source driving method according to the present invention.
도 5 를 참조하면, VSS전압은 '0V'이고, VDD전압은 '10V'이며, 공통전극에 인가되는 공통전압(VCOM)은 '5V'이다. 그리고, 1H, 2H,...는 라인타임을 나타내고, 각 라인타임은 극성반전 시간(즉, 충전/방전 시간(A,C))과 계조표시 시간(B,D)으로 구분된다. 한편, 라인 반전을 위해 1H는 화소전극에 포지티브가 인가되는 주기이고, 2H는 네거티브가 인가되는 주기이다. 특히, VCH는 영상신호에 의해 제어되는 양(+)측 최대 충전 레벨이고, VCL은 영상신호에 의해 제어되는 음(-)측 최대 방전 레벨이다.Referring to FIG. 5, the VSS voltage is '0V', the VDD voltage is '10V', and the common voltage VCOM applied to the common electrode is '5V'. In addition, 1H, 2H, ... represent line times, and each line time is divided into a polarity inversion time (that is, charge / discharge time (A, C)) and gradation display time (B, D). Meanwhile, 1H is a period in which positive is applied to the pixel electrode, and 2H is a period in which negative is applied for line inversion. In particular, VCH is the positive side maximum charge level controlled by the video signal, and VCL is the negative side maximum discharge level controlled by the video signal.
이와 같이 본 발명에서는 극성 변조시 고정된 중간 전압 레벨(VH, VL)까지 충/방전 하지 않고, 영상신호(Image)에 따라 제어되는 전압(VCH, VCL)까지만 충/방전시키므로써 과충전을 방지하는 것이다.As such, the present invention does not charge / discharge up to the fixed intermediate voltage levels (VH, VL) during polarity modulation, and only charges / discharges up to the voltages VCH and VCL controlled according to the image signal (Image), thereby preventing overcharging. will be.
도 6a 는 본 발명에 의한 액정표시장치의 저전력 소스 구동회로를 나타낸 구성도이고, 도 6b 는 도 6a 에 도시된 출력버퍼의 연산증폭기(Op-Amp) 상세 회로도이다.FIG. 6A is a block diagram showing a low power source driving circuit of a liquid crystal display according to the present invention, and FIG. 6B is a detailed circuit diagram of an operational amplifier (Op-Amp) of the output buffer shown in FIG. 6A.
도 6a 를 참조하면, 소스 구동회로는 홀수 데이터 라인(이하, 간단히 홀수라인이라 한다)과 짝수 데이터 라인(이하, 간단히 짝수라인이라 한다)의 영상신호 전압을 출력하는 디지털-아날로그 변환부(610)와 극성변조부(polarity modulator: 620), 출력버퍼(630), 충방전을 제어하기 위한 스위치들(sw1a, sw1b, sw2a, sw2b)로 구성되어 LCD패널(640)에 구동전압을 인가한다. 그리고, 출력버퍼(630)는 데이터 라인 수만큼의 연산증폭기(632)로 이루어지고, 이 연산증폭기(632)는 도 6b 에 도시된 바와 같이, 입력 증폭기(634), PMOS 트랜지스터(MP), NMOS 트랜지스터(MN)로 이루어진다.Referring to FIG. 6A, the source driving circuit may include a digital-analog converter 610 for outputting image signal voltages of odd data lines (hereinafter, simply referred to as odd lines) and even data lines (hereinafter, referred to as even lines hereafter). And a polarity modulator 620, an output buffer 630, and switches sw1a, sw1b, sw2a, and sw2b for controlling charging and discharging to apply a driving voltage to the LCD panel 640. The output buffer 630 is formed of the operational amplifier 632 of the number of data lines, the operational amplifier 632, the input amplifier (634), PMOS transistors (M P), as shown in Figure 6b, NMOS transistor M N.
제 1 스위치(sw1a)는 온되면 극성변조부(620)의 충전단자(VD)출력을 짝수라인의 VH로 연결하고, 극성변조부(620)의 방전단자(VS)출력을 홀수라인의 VL로 연결하여 짝수라인 충전 및 홀수라인 방전시킨다. 제 2 스위치(sw1b)는 온되면 VDD 전압을 홀수라인의 VH로 공급하고, GND를 짝수라인의 VL로 연결한다.When the first switch sw1a is on, the charging terminal VD output of the polarity modulator 620 is connected to V H of an even line, and the discharge terminal VS output of the polarity modulator 620 is connected to V of an odd line. Connect to L to even-line charge and odd-line discharge. When the second switch sw1b is turned on, the second switch sw1b supplies a VDD voltage to V H of odd lines, and connects GND to V L of even lines.
제 3 스위치(sw2a)는 온되면 극성변조부(620)의 충전단자(VD) 출력을 홀수라인의 VH로 연결하고, 극성변조부(620)의 방전단자(VS) 출력을 짝수라인의 VL로 연결하여 홀수라인 충전 및 짝수라인 방전시킨다. 제 4 스위치(sw2b)는 온되면 VDD 전압을 짝수라인의 VH로 공급하고 GND를 홀수라인의 VL로 연결한다.When the third switch sw2a is turned on, the output of the charging terminal VD of the polarity modulator 620 is connected to V H of the odd line, and the output of the discharge terminal VS of the polarity modulator 620 is even of the V line of the even line. Connect to L to charge odd lines and discharge even lines. When the fourth switch sw2b is turned on, the fourth switch sw2b supplies a VDD voltage to V H of even lines and GND to V L of odd lines.
도 6b 를 참조하면, 연산증폭기의 입력증폭기(634)는 D/A변환부(610)의 출력을 반전(-)단자로 입력받고 비반전(+)단자로는 궤환신호를 입력받아 이득(A0)만큼 증폭하여 출력하고, 입력증폭기(634)의 출력은 VH와 VL사이에 직렬로 연결되는 P모스 트랜지스터(MP)와 N모스 트랜지스터(MN)의 게이트로 전달되어 Vo로서 출력된다.Referring to FIG. 6B, the input amplifier 634 of the operational amplifier receives the output of the D / A converter 610 as an inverting (-) terminal and receives a feedback signal as the non-inverting (+) terminal. 0 ) amplified and output, and the output of the input amplifier 634 is transferred to the gate of the P-MOS transistor M P and the N-MOS transistor M N connected in series between V H and V L and output as Vo. do.
이어, 도 6a 및 6b 를 참조하여 올-화이트 모드의 충/방전 동작을 설명한다.Next, the charging / discharging operation of the all-white mode will be described with reference to FIGS. 6A and 6B.
1. 충전동작1. Charging operation
데이터 라인의 VO부하에 충전할 경우에 연산증폭기(632)의 VI에는 6.5V의 전압이 가해지고, 극성 변조부(620)에서 VI보다 낮은 전압이 VH에 가해졌을 때는 PMOS 트랜지스터(MP)가 온(ON)이 되므로 단계적 충전이 이루어지고, VI보다 높은 전압이 VH에 가해졌을 때는 입력증폭기(Input Amp: 634)에서 하이(High) 신호를 발생시키므로 PMOS 트랜지스터(MP)의 게이트-소스 전압이 감소해서 컷오프(Cutoff)된다. 그러므로, VI이상의 전압이 VO에 충전되는 것을 방지하게 되어 과충전(Overcharging) 현상이 없어진다.When charging the V O load of the data line, a voltage of 6.5 V is applied to V I of the operational amplifier 632 and a PMOS transistor (when a voltage lower than V I is applied to V H in the polarity modulator 620). M P ) is turned on, so it is charged in stages, and when a voltage higher than V I is applied to V H , an input amplifier (634) generates a high signal, causing a PMOS transistor (M P). Gate-source voltage is reduced to cut off. Therefore, the voltage higher than V I is prevented from being charged to V O , and the overcharging phenomenon is eliminated.
2. 방전동작2. Discharge operation
방전시에는 VI보다 낮은 전압이 극성 변조부(620)에서 연산증폭기(632)의 VL에 가해지면 입력증폭기(Input Amp:634)에서 로우(Low)신호를 발생시키어 NMOS 트랜지스터(MN)의 게이트-소스 전압이 감소해서 컷오프(Cutoff)된다. 따라서, VI보다 낮은 전압으로 방전되는 현상이 없어진다.During discharge, when a voltage lower than V I is applied to V L of the operational amplifier 632 by the polarity modulator 620, a low signal is generated by the input amplifier 634 to generate an NMOS transistor M N. The gate-source voltage of is reduced and cutoff. Therefore, the phenomenon of discharge at a voltage lower than V I is eliminated.
도 7 은 본 발명에 따라 도 6a 에 도시된 스위치들을 온/오프하기 위한 제어신호의 파형도이다.7 is a waveform diagram of a control signal for turning on / off the switches shown in FIG. 6A in accordance with the present invention.
도 7 에서는 초기 조건으로 짝수 라인이 네거티브 이미지(negative image) 즉, 방전(discharging) 상태이고, 홀수 라인이 포지티브 이미지(positive image) 즉, 충전(charging) 상태라고 가정한다. 파형의 조건으로 1 라인타임(line time)을 22㎲로 가정하였고(frame 주파수가 75Hz이고 1600×1200 UXGA인 경우 1 line time은 1/(75×1200)≒11.1㎲이고 분할 구동시 2배가 된다), 두 번의 라인타임(line time)동안 짝수라인과 홀수라인이 충전/방전하는 주기를 보여주고 있다. 도 7 에서 '구간 A'는 제 1 라인타임의 짝수라인 충전 및 홀수라인 방전(극성변조) 시간이고, '구간B'는 제 1 라인타임의 계조표시 시간, '구간C'는 제 2 라인타임의 홀수라인 충전 및 짝수라인 방전(극성변조) 시간이고, '구간D'는 제 2 라인타임의 계조 표시시간이다.In FIG. 7, as an initial condition, it is assumed that an even line is a negative image, that is, a discharging state, and an odd line is a positive image, that is, a charging state. As a waveform condition, it is assumed that 1 line time is 22 ((when the frame frequency is 75Hz and 1600 × 1200 UXGA, 1 line time is 1 / (75 × 1200) ≒ 11.1㎲, which is doubled in the split driving. ), It shows the period of charging / discharging the even and odd lines for two line times. In FIG. 7, 'section A' is an even line charge and odd-line discharge (polarity modulation) time of the first line time, 'segment B' is a gray scale display time of the first line time, and 'segment C' is a second line time. The odd-line charge and even-line discharge (polarity modulation) times of are shown, and 'section D' is the gray scale display time of the second line time.
도 6a 와 도 7 을 참조하면, 구간A에서 모든 sw1a가 온(on) 되면, 짝수라인은 극성변조부(620)를 통해 단계적으로 충전되고, 동시에 홀수라인은 극성변조부(620)를 통해 단계적으로 방전된다. 구간B에서는 극성 반전이 종료된 후 sw1a, sw2a가 오프(off)되고, sw1b, sw2b가 온(on)되면 출력버퍼(630)의 모든 연산증폭기에 VDD, VSS 전압원이 연결되어 출력버퍼(630)의 출력이 각 데이터 라인(컬럼 라인)에 인가된다.6A and 7, when all sw1a are turned on in the section A, the even lines are charged step by step through the polarity modulator 620, and the odd lines are stepped through the polar modulator 620. Discharged. In the period B, after the polarity inversion is completed, sw1a and sw2a are turned off, and when sw1b and sw2b are on, VDD and VSS voltage sources are connected to all operational amplifiers of the output buffer 630 to output the buffer 630. The output of is applied to each data line (column line).
구간C에서, sw2a가 온(on) 되면, 짝수라인은 단계적으로 방전, 홀수라인은 단계적으로 충전된다. 구간D에서는 구간 B에서와 스위치 on/off 동작이 동일(즉, sw1a, sw2a가 off되고, sw1b, sw2b가 on)하며 계조가 표시된다.In section C, when sw2a is on, the even lines are discharged step by step and the odd lines are charged step by step. In section D, the switch on / off operation is the same as that in section B (ie, sw1a and sw2a are off and sw1b and sw2b are on) and gray scales are displayed.
이를 정리하면 다음 표 1과 같다.This is summarized in Table 1 below.
도 8a 는 본 발명에 의한 저전력 소스 구동 방식의 올-블랙 이미지의 구동 파형도이고, 도 8b 는 본 발명에 의한 저전력 소스 구동 방식의 올-화이트 이미지 구동 파형도이다.8A is a driving waveform diagram of an all-black image of a low power source driving method according to the present invention, and FIG. 8B is an all-white image driving waveform diagram of a low power source driving method according to the present invention.
도 8a 와 도 8b 에서 볼 수 있듯이 종래의 다단계 충전(stepwise charging)방식과 달리 항상 원하는 전압까지만 충/방전이 되고 과충전(Overcharging)이 없으므로, 5단계의 단계적 구동을 할 경우 영상신호(Image)에 관계없이 약 80% 정도의 구동 소비 전력을 절감하는 효과가 있다.As shown in FIGS. 8A and 8B, unlike the conventional multi-stepwise charging method, since only the desired voltage is always charged / discharged and there is no overcharging, there is no overcharging. Regardless, the driving power consumption is reduced by about 80%.
한편, 본 발명에 따른 저전력 소스 구동회로(도 6a)와 종래의 다단계 소스 구동회로(도 2)를 비교해 보면, 본 발명의 구동회로에서는 극성 변조시 전체 구동회로의 출력버퍼(630)의 스위치들을 짝수라인과 홀수라인으로 구분하여 각각 묶어서 버퍼를 일괄적으로 제어하므로써 종래의 다단계 소스 구동 방식에서 출력단 Op-Amp와 LCD 패널 사이에 각 라인마다 존재하는 먹스(MUX) 스위치가 제거된 것을 알 수 있다. 그러므로, 본 발명은 먹스 스위치를 구동하는데 필요한 부가적인 전력소모를 줄일 수 있고, 회로를 간단히 할 수 있다.On the other hand, when comparing the low power source driving circuit (FIG. 6A) and the conventional multi-stage source driving circuit (FIG. 2) according to the present invention, in the driving circuit of the present invention, the switches of the output buffer 630 of the entire driving circuit during polarity modulation It can be seen that the MUX switch existing in each line between the output op-amp and the LCD panel is removed in the conventional multi-stage source driving method by collectively controlling the buffer by dividing the even and odd lines. . Therefore, the present invention can reduce the additional power consumption required to drive the mux switch and simplify the circuit.
도 9 는 본 발명에 의한 소스 구동회로를 구동하기 위한 극성 변조부의 회로도이다.9 is a circuit diagram of a polarity modulator for driving a source driving circuit according to the present invention.
도 9 를 참조하면, 본 발명에 따른 극성변조부(620)는 단계적으로 충전하기 위한 7개의 커패시터(C1~C7)와 각 커패시터(C1~C7)를 방전단자(VS)에 연결하기 위한 스위치(SW1~SW7), 각 커패시터(C1~C7)를 충전단자(VD)에 연결하기 위한 스위치(SW8~SW14) 및 2개의 다이오드(D1, D2)로 구성된다.Referring to FIG. 9, the polarity modulator 620 according to the present invention connects seven capacitors C 1 to C 7 and each capacitor C 1 to C 7 to the discharge terminal VS for charging step by step. It consists of a switch (SW1 ~ SW7), a switch (SW8 ~ SW14) for connecting each capacitor (C 1 ~ C 7 ) to the charging terminal (VD) and two diodes (D 1 , D 2 ).
올-화이트 모드(VH: 6.5V)에서 단계적으로 방전시에 커패시터(C7)에서 방전단자(VS)로 전류가 역으로 흐르는 것을 방지하기 위해 다이오드(D1)을 추가하였고, 올-화이트 모드(VL:3.5V)에서 충전시에 충전단자(VD)에서 커패시터(C1)로 전류가 역으로 흐르는 것을 방지하기 위해 다이오드(D2)를 추가하였다. 따라서, 본 발명에 따른 극성변조부(620)는 외부 커패시터 7개와 14개의 스위치, 두 개의 다이오드로 구성될 수 있다.In the all-white mode (VH: 6.5V), a diode (D 1 ) was added to prevent the reverse flow of current from the capacitor (C 7 ) to the discharge terminal (VS) during the staged discharge. Diode (D 2 ) was added to prevent reverse current from charging terminal (VD) to capacitor (C 1 ) during charging at (VL: 3.5V). Therefore, the polarity modulator 620 according to the present invention may be composed of seven external capacitors, 14 switches, and two diodes.
이상에서 설명한 바와 같이, 본 발명의 소스 구동회로는 버퍼의 연산증폭기(Op-Amp)를 소수의 스위치로 일괄적으로 제어함으로써 종래의 구동회로에서 각 라인마다 존재하는 스위치를 제거하여 회로 구성을 간단히 할 수 있고, 스위치를 구동하기 위한 소비전력을 절감할 수 있다. 또한, 극성변조시에 고정된 전압 레벨이 아닌 영상신호에 따라 제어되는 레벨까지만 충/방전함으로써 과충전(overcharging)이나 과방전을 방지하여 불필요한 전력소모를 방지할 수 있는 효과가 있다.As described above, the source driving circuit of the present invention simply controls the operational amplifier (Op-Amp) of the buffer by a few switches, thereby simplifying the circuit configuration by removing the switches existing in each line in the conventional driving circuit. It is possible to reduce the power consumption for driving the switch. In addition, by charging / discharging up to a level controlled by an image signal instead of a fixed voltage level during polarity modulation, there is an effect of preventing unnecessary power consumption by preventing overcharging or overdischarging.
Claims (7)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000053553A KR100366315B1 (en) | 2000-09-08 | 2000-09-08 | Circuit and method of driving data line by low power in a lcd |
| AU2001286304A AU2001286304A1 (en) | 2000-09-08 | 2001-09-07 | Circuit and method of driving data line by low power in a lcd |
| PCT/KR2001/001517 WO2002021498A1 (en) | 2000-09-08 | 2001-09-07 | Circuit and method of driving data line by low power in a lcd |
| TW090125343A TW565824B (en) | 2000-09-08 | 2001-10-15 | Circuit and method of driving data line by low power in a LCD |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000053553A KR100366315B1 (en) | 2000-09-08 | 2000-09-08 | Circuit and method of driving data line by low power in a lcd |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020020416A true KR20020020416A (en) | 2002-03-15 |
| KR100366315B1 KR100366315B1 (en) | 2002-12-31 |
Family
ID=19688296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000053553A KR100366315B1 (en) | 2000-09-08 | 2000-09-08 | Circuit and method of driving data line by low power in a lcd |
Country Status (4)
| Country | Link |
|---|---|
| KR (1) | KR100366315B1 (en) |
| AU (1) | AU2001286304A1 (en) |
| TW (1) | TW565824B (en) |
| WO (1) | WO2002021498A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100883030B1 (en) * | 2007-02-28 | 2009-02-09 | 매그나칩 반도체 유한회사 | Circuit and method for driving flat display |
| KR200453805Y1 (en) * | 2011-03-09 | 2011-05-26 | 김진화 | Pet dog cage |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528256A (en) * | 1994-08-16 | 1996-06-18 | Vivid Semiconductor, Inc. | Power-saving circuit and method for driving liquid crystal display |
| DE69533982T2 (en) * | 1994-11-21 | 2006-01-05 | Seiko Epson Corp. | LIQUID CRYSTAL CONTROL UNIT, LIQUID CRYSTAL DISPLAY UNIT AND LIQUID CRYSTAL CONTROL METHOD |
| JPH11161237A (en) * | 1997-11-27 | 1999-06-18 | Sharp Corp | Liquid crystal display device |
-
2000
- 2000-09-08 KR KR1020000053553A patent/KR100366315B1/en active IP Right Grant
-
2001
- 2001-09-07 WO PCT/KR2001/001517 patent/WO2002021498A1/en active Application Filing
- 2001-09-07 AU AU2001286304A patent/AU2001286304A1/en not_active Abandoned
- 2001-10-15 TW TW090125343A patent/TW565824B/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100883030B1 (en) * | 2007-02-28 | 2009-02-09 | 매그나칩 반도체 유한회사 | Circuit and method for driving flat display |
| US8194023B2 (en) | 2007-02-28 | 2012-06-05 | Magnachip Semiconductor Ltd. | Switch unit in a driving circuit of flat panel display and driving method thereof |
| KR200453805Y1 (en) * | 2011-03-09 | 2011-05-26 | 김진화 | Pet dog cage |
Also Published As
| Publication number | Publication date |
|---|---|
| TW565824B (en) | 2003-12-11 |
| KR100366315B1 (en) | 2002-12-31 |
| AU2001286304A1 (en) | 2002-03-22 |
| WO2002021498A1 (en) | 2002-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7106321B2 (en) | Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method | |
| US7079127B2 (en) | Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage | |
| US6577293B1 (en) | Method for driving source of liquid crystal display | |
| US7050028B2 (en) | Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method | |
| US7330066B2 (en) | Reference voltage generation circuit that generates gamma voltages for liquid crystal displays | |
| KR100642112B1 (en) | Grayscale voltage generation circuit, driver circuit, and electro-optical device | |
| US8089437B2 (en) | Driver circuit, electro-optical device, and electronic instrument | |
| US8144090B2 (en) | Driver circuit, electro-optical device, and electronic instrument | |
| US7733160B2 (en) | Power supply circuit, display driver, electro-optical device, and electronic instrument | |
| JP4172472B2 (en) | Driving circuit, electro-optical device, electronic apparatus, and driving method | |
| US5818406A (en) | Driver circuit for liquid crystal display device | |
| US20050057231A1 (en) | Power supply circuit, display driver, and voltage supply method | |
| KR100275651B1 (en) | Driver for liquid crystal display apparatus with no operatinal amplifier | |
| US20080084408A1 (en) | Gate driver, electro-optical device, electronic instrument, and drive method | |
| US8558852B2 (en) | Source driver, electro-optical device, and electronic instrument | |
| US7436385B2 (en) | Analog buffer and driving method thereof, liquid crystal display apparatus using the same and driving method thereof | |
| KR20040079565A (en) | DAC for LCD | |
| Nonaka et al. | 54.1: A Low‐Power SOG LCD with Integrated DACs and a DC‐DC Converter for Mobile Applications | |
| KR100366315B1 (en) | Circuit and method of driving data line by low power in a lcd | |
| KR100348539B1 (en) | CIRCUIT AND METHOD OF SOURCE DRIVING OF TFT LCDs | |
| JP2007219091A (en) | Driving circuit, electrooptical device, and electronic equipment | |
| KR100667184B1 (en) | Source driver of liquid crystal display | |
| KR100612103B1 (en) | High speed and low voltage LCD driving apparatus | |
| JP3121714B2 (en) | Voltage output circuit, common electrode drive circuit of display device, and gray scale voltage generation circuit of display device | |
| KR20010060834A (en) | Method of sharing two-level voltage in tft-lcd and circuit thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 12 |