KR20020020086A

KR20020020086A - CMOS Image Sensor

Info

Publication number: KR20020020086A
Application number: KR1020000053081A
Authority: KR
Inventors: 박용
Original assignee: 박용; 세빛아이에스 주식회사
Priority date: 2000-09-07
Filing date: 2000-09-07
Publication date: 2002-03-14

Abstract

PURPOSE: A complementary-metal-oxide-semiconductor(CMOS) image sensor is provided to prevent a noise component from being induced to a photodiode region, by forming a noise intercepting barrier layer in a position deeper than a junction depth of the photodiode region. CONSTITUTION: The noise intercepting barrier layer(42) having a predetermined width and a plurality of regions which are separated from each other is formed in the first depth inside a semiconductor substrate(41). A photodiode n region(43) is formed in the second depth shallower than the first depth and on the noise intercepting barrier layer while separated from the noise intercepting barrier layer, having the same width as the noise intercepting barrier layer. A photodiode surface p region(44) is formed on the photodiode n region.

Description

씨모스 이미지 센서{CMOS Image Sensor}CMOS Image Sensor

본 발명은 이미지 센서에 관한 것으로, 특히 포토다이오드 영역의 상부와 하부에 노이즈 성분의 유입을 차단할 수 있는 베리어층을 형성하여 제조 비용의 감소 및 신뢰성을 향상시킬 수 있도록한 씨모스 이미지 센서에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor, and more particularly, to a CMOS image sensor having a barrier layer capable of blocking the inflow of noise components at the top and bottom of a photodiode region, thereby reducing manufacturing costs and improving reliability. .

현재까지 이미지 촬상 소자의 용도로 개발되어져 사용 되는 대부분의 CCD는 CMOS(Complementary Metal Oxide Semiconductor)회로들에 비해서 고전압(+15V, -9V)을 이용해서 구동 되고, CCD를 제작하는 공정은 기본적으로 바이폴라 트랜지스터를 구현하는 공정과 비슷하기 때문에 CMOS공정에 비해서 공정 단가도 높다는 문제점이 있다.Most CCDs that have been developed and used for image pickup devices are driven using high voltage (+ 15V, -9V) compared to CMOS (Complementary Metal Oxide Semiconductor) circuits, and the process of manufacturing CCD is basically bipolar. Since the process is similar to the process of implementing a transistor, there is a problem that the process cost is higher than that of a CMOS process.

이와 같은 문제를 해결하기 위하여 제시되고 있는 것이, 저전압 동작이 가능하고 소모 전력이 작으면서 공정 단가도 저렴한 CMOS 공정에서 촬상소자를 구현하고자 CMOS 이미지 센서에 대한 연구 및 생산이 이루어지고 있다.In order to solve such a problem, research and production of CMOS image sensors have been made to implement an image pickup device in a CMOS process capable of low voltage operation, low power consumption, and low process cost.

현재 CMOS 이미지 센서는 극미세 가공이 가능한 CMOS 트랜지스터의 제조 공정을 대부분 적용할 수 있다는 장점이 있음에도 화질 측면에서의 문제로 인하여 보다 많은 연구 개발을 필요로 하고 있다.Current CMOS image sensors require more research and development due to problems in image quality, although they can be applied to most of the manufacturing processes of CMOS transistors that can be processed very finely.

이하, 첨부된 도면을 참고하여 종래 기술의 씨모스 이미지 센서에 관하여 설명하면 다음과 같다.Hereinafter, a CMOS image sensor according to the related art will be described with reference to the accompanying drawings.

도 1은 일반적인 CMOS 이미지 센서의 픽셀 회로 구성도이고, 도 2는 종래 기술의 CMOS 이미지 센서의 픽셀 단면 구성도이다.1 is a diagram illustrating a pixel circuit configuration of a general CMOS image sensor, and FIG. 2 is a diagram illustrating a pixel cross-section of a conventional CMOS image sensor.

CMOS 이미지 센서의 회로는 도 1에서와 같이, 게이트에는 리셋 신호(RX)가 인가되고 한쪽 전극은 플로우팅 노드(2)에 연결되고 다른쪽 전극은 VDD 단자에 연결되는 리셋 트랜지스터(1)와, 게이트가 플로우팅 노드(2)에 연결되고 한쪽 전극은VDD 단자에 연결되는 셀렉트 트랜지스터(3)와, 게이트에는 칼럼 선택 신호(CS)가 입력되고 상기 셀렉트 트랜지스터(3)에 직렬 연결되되어 한쪽 전극이 출력단(Vout)에 연결되는 액세스 트랜지스터(4)와, 상기 플로우팅 노드(2)에 한쪽 전극이 연결되고 게이트에 트랜스퍼 신호(TX)가 입력되어 축적 전하의 리드시에 전하를 트랜스퍼시키는 트랜스퍼 트랜지스터(5)를 포함하고 상기 트랜스퍼 트랜지스터(5)와 접지 단자사이에 구성되는 포토다이오드(6)를 포함하여 구성된다.In the circuit of the CMOS image sensor, as shown in FIG. 1, a reset signal RX is applied to a gate, one electrode is connected to the floating node 2, and the other electrode is connected to the VDD terminal. A select transistor 3 having a gate connected to the floating node 2 and one electrode connected to the VDD terminal, and a column select signal CS input to the gate and connected in series to the select transistor 3 so that one electrode An access transistor 4 connected to the output terminal Vout and a transfer transistor connected to one of the electrodes at the floating node 2 and a transfer signal TX are input to a gate to transfer charges when the accumulated charges are read. And a photodiode 6 which is comprised between the transfer transistor 5 and the ground terminal.

상기 출력단(Vout)에는 게이트에 바이어스가 인가되고 다른쪽 전극이 접지 단자에 연결되는 바이어스 트랜지스터(7)가 구성된다.In the output terminal Vout, a bias is applied to a gate, and a bias transistor 7 is configured in which the other electrode is connected to the ground terminal.

이와 같은 회로 구성을 갖는 종래 기술의 CMOS 이미지 센서의 단면 구성은 도 2에서와 같이, p형 반도체 기판(21)상에 p형 에피택셜층(22)이 형성된다.In the cross-sectional configuration of a conventional CMOS image sensor having such a circuit configuration, as shown in FIG. 2, a p-type epitaxial layer 22 is formed on the p-type semiconductor substrate 21.

그리고 p형 에피택셜층(22)의 표면내에 포토다이오드 n 영역(23)과 포토다이오드 표면 p 영역(24)이 형성된다.The photodiode n region 23 and the photodiode surface p region 24 are formed in the surface of the p-type epitaxial layer 22.

상기 포토다이오드 영역(23)(24)에 일정 거리 이격되어 p형 에피택셜층(22)내에 영상 전하의 센싱을 위한 플로우팅 디퓨전 영역으로 사용되는 n+ 영역(27)이 형성된다.An n + region 27 is formed in the p-type epitaxial layer 22 to be spaced apart from the photodiode regions 23 and 24 and used as a floating diffusion region for sensing an image charge.

그리고 포토다이오드 영역(23)(24)과 n+ 영역(27)의 사이의 p형 에피택셜층(22)의 상측에 트랜스퍼 게이트(25)가 형성된다.The transfer gate 25 is formed above the p-type epitaxial layer 22 between the photodiode regions 23 and 24 and the n + region 27.

그리고 n+ 영역(27)의 타측 p형 에피택셜층(22)상에는 리셋 게이트(26)가 형성된다.The reset gate 26 is formed on the other p-type epitaxial layer 22 of the n + region 27.

이와 같은 회로 구성 및 단면 구조를 갖는 종래 기술의 CMOS 이미지 센서의전하 센싱 동작을 설명하면 다음과 같다.The charge sensing operation of the conventional CMOS image sensor having such a circuit configuration and a cross-sectional structure will be described below.

도 3은 종래 기술의 CMOS 이미지 센서의 포토다이오드 영역의 수직 포텐셜 프로파일이다.3 is a vertical potential profile of a photodiode region of a prior art CMOS image sensor.

먼저, 포토다이오드(6)에 외부에서 입사되는 빛에 의하여 전하들이 축적된다.First, charges are accumulated by light incident from the outside to the photodiode 6.

그리고 축적된 신호 전하는 트랜스퍼 트랜지스터(5)의 게이트에 트랜스퍼 신호가 입력되어 턴온되면 플로우팅 노드(2)로 신호 레벨이 전달된다.The accumulated signal charge is transmitted to the floating node 2 when the transfer signal is input to the gate of the transfer transistor 5 and turned on.

이 상태에서 리셋 트랜지스터(1)는 off 상태를 유지하고 플로우팅 노드(2)에 축적된 신호 전하에 의하여 리셋 트랜지스터(1)의 소오스단인 플로우팅 노드(2)의 전위를 변화시키며 이는 셀렉트 트랜지스터(3)의 게이트 포텐셜을 변화시키게 된다.In this state, the reset transistor 1 remains off and changes the potential of the floating node 2, which is the source terminal of the reset transistor 1, by the signal charge accumulated in the floating node 2, which is a select transistor. The gate potential of (3) is changed.

셀렉트 트랜지스터(3)의 게이트 포텐셜 변화는 셀렉트 트랜지스터(3)의 소오스단 또는 액세스 트랜지스터(4)의 드레인 노드의 바이어스를 변화시킨다.The change in the gate potential of the select transistor 3 changes the bias of the source terminal of the select transistor 3 or the drain node of the access transistor 4.

이때 액섹스 트랜지스터(4)의 게이트에 칼럼 선택 신호가 입력되면 포토다이오드(6)에서 생성된 신호 전하에 의한 전위차를 출력단으로 출력하게 된다.At this time, when the column selection signal is input to the gate of the accelerator transistor 4, the potential difference due to the signal charge generated by the photodiode 6 is output to the output terminal.

이와 같이 포토다이오드(6)의 전하 생성에 의한 신호 레벨을 검출한후에 리셋 신호에 의해 리셋 트랜지스터(1)가 ON 상태로 바뀌게 되면서 신호 전하는 전부 리셋된다.After detecting the signal level by the charge generation of the photodiode 6 in this manner, the reset transistor 1 is turned ON by the reset signal, and the signal charges are all reset.

이와 같은 과정을 반복하여 각각의 신호 레벨을 리드하고 리셋후의 레퍼런스 포텐셜도 리드 아웃하게 된다.This process is repeated to read each signal level and to read out the reference potential after reset.

이와 같은 종래 기술의 CMOS 이미지 센서의 포토다이오드 영역의 수직 포텐셜 프로파일은 도 3에서와 같다.The vertical potential profile of the photodiode region of the conventional CMOS image sensor is as shown in FIG. 3.

즉, 기판의 벌크 영역에서 포토다이오드 영역으로의 노이즈 성분을 차단할 수 있는 베리어층의 구성이 없어 노이즈 성분이 포토다이오드 영역으로 유입될 수 있다.That is, since there is no barrier layer configured to block the noise component from the bulk region of the substrate to the photodiode region, the noise component may flow into the photodiode region.

이와 같은 종래 기술의 CMOS 이미지 센서는 다음과 같은 문제가 있다.The conventional CMOS image sensor has the following problems.

기판의 벌크 영역에서 포토다이오드 영역으로의 노이즈 성분을 차단할 수 있는 베리어층의 구성이 없어 노이즈 성분이 포토다이오드 영역으로 유입되어 소자의 신뢰성에 영향을 준다.Since there is no barrier layer configured to block noise components from the bulk region of the substrate to the photodiode region, noise components flow into the photodiode region, thereby affecting the reliability of the device.

종래 기술에서는 포토다이오드 영역의 표면 보호 또는 회로 설계를 통하여 이와 같은 노이즈 성분을 제거하고, 노이즈 성분의 발생을 줄이기 위하여 에피택셜 기판을 사용하였다.In the prior art, an epitaxial substrate was used to remove such noise components and to reduce the occurrence of noise components through surface protection or circuit design of the photodiode region.

그러나 이와 같은 방법들은 한번 유입된 노이즈 성분의 제거가 용이하지 않고, 에피택셜 기판의 사용에 따른 제조 비용 증가의 문제가 있다.However, these methods are not easy to remove the noise component once introduced, and there is a problem of an increase in manufacturing cost due to the use of an epitaxial substrate.

본 발명은 이와 같은 종래 기술의 CMOS 이미지 센서의 문제를 해결하기 위하여 안출한 것으로, 포토다이오드 영역의 상부와 하부에 노이즈 성분의 유입을 차단할 수 있는 베리어층을 형성하여 제조 비용의 감소 및 신뢰성을 향상시킬 수 있도록한 씨모스 이미지 센서를 제공하는데 그 목적이 있다.The present invention has been made to solve such a problem of the conventional CMOS image sensor, by forming a barrier layer that can block the inflow of noise components on the upper and lower portions of the photodiode region to reduce the manufacturing cost and improve the reliability The goal is to provide a CMOS image sensor that can be enabled.

도 1은 일반적인 CMOS 이미지 센서의 픽셀 회로 구성도1 is a pixel circuit diagram of a general CMOS image sensor

도 2는 종래 기술의 CMOS 이미지 센서의 픽셀 단면 구성도2 is a cross-sectional view of a pixel of a conventional CMOS image sensor

도 3은 종래 기술의 CMOS 이미지 센서의 포토다이오드 영역의 수직 포텐셜 프로파일3 is a vertical potential profile of a photodiode region of a CMOS image sensor of the prior art

도 4a와 도 4b는 본 발명에 따른 CMOS 이미지 센서의 픽셀 단면 구성도4A and 4B are pixel cross-sectional views of a CMOS image sensor according to the present invention.

도 5는 본 발명에 따른 CMOS 이미지 센서의 포토다이오드 영역의 수직 포텐셜 프로파일5 is a vertical potential profile of a photodiode region of a CMOS image sensor according to the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

41. 반도체 기판 42. 노이즈 차단 베리어층41. Semiconductor Substrate 42. Noise Barrier Barrier Layer

43. 포토다이오드 n 영역 44. 포토다이오드 표면 p 영역43. Photodiode n region 44. Photodiode surface p region

45. n+ 영역 46. 트랜스퍼 게이트45. n + region 46. Transfer gate

47. 리셋 게이트47. Reset Gate

이와 같은 목적을 달성하기 위한 본 발명에 따른 씨모스 이미지 센서는 반도체 기판의 표면내의 제 1 깊이가 되는 위치에 일정 너비의 크기로 서로 이격되어 복수개의 영역으로 형성되는 노이즈 차단 베리어층;상기 노이즈 차단 베리어층의 상부에 노이즈 차단 베리어층과 이격되어 그에 대응되고 동일한 너비로 제 1 깊이보다 얕은 제 2 깊이가 되는 위치에 형성되는 포토다이오드 n 영역;상기 포토다이오드 n 영역의 표면에 형성되는 포토다이오드 표면 p 영역을 포함하여 구성되는 것을 특징으로 한다.CMOS image sensor according to the present invention for achieving the above object is a noise blocking barrier layer formed in a plurality of areas spaced apart from each other by a predetermined width at a position to be the first depth in the surface of the semiconductor substrate; A photodiode n region formed on a top of the barrier layer, the photodiode n region being spaced apart from the noise blocking barrier layer to be a second depth shallower than the first depth with a same width; It is characterized by including the p region.

이하, 첨부된 도면을 참고하여 본 발명에 따른 씨모스 이미지 센서에 관하여 상세히 설명하면 다음과 같다.Hereinafter, the CMOS image sensor according to the present invention will be described in detail with reference to the accompanying drawings.

도 4a와 도 4b는 본 발명에 따른 CMOS 이미지 센서의 픽셀 단면 구성도이고, 도 5는 본 발명에 따른 CMOS 이미지 센서의 포토다이오드 영역의 수직 포텐셜 프로파일이다.4A and 4B are pixel cross-sectional views of a CMOS image sensor according to the present invention, and FIG. 5 is a vertical potential profile of a photodiode region of a CMOS image sensor according to the present invention.

본 발명에 따른 CMOS 이미지 센서는 벌크 영역의 노이즈 성분이 포토다이오드 영역내로 유입되는 것을 막기 위해 베리어층을 구성한 것이다.The CMOS image sensor according to the present invention constitutes a barrier layer to prevent noise components in the bulk region from entering the photodiode region.

먼저, 제 1 실시예에 따른 CMOS 이미지 센서의 단면 구성을 설명하면 다음과 같다.First, the cross-sectional structure of the CMOS image sensor according to the first embodiment will be described.

도 4a에서와 같이, 반도체 기판(41)의 표면내의 제 1 깊이가 되는 위치에 일정 너비의 크기로 서로 이격되어 복수개의 영역으로 형성되어 벌크 영역에서 상부의 광전 변환 영역으로 유입되는 노이즈 성분을 차단하는 노이즈 차단 베리어층(42)과, 상기 노이즈 차단 베리어층(42)의 상부에 노이즈 차단베리어층(42)과 이격되어 그에 대응되고 동일한 너비로 제 2 깊이(제 1 깊이보다 얕은)가 되는 위치에 형성되는 포토다이오드 n 영역(43)과, 상기 포토다이오드 n 영역(43)의 표면에 형성되는 포토다이오드 표면 p 영역(44)과, 상기 포토다이오드 영역(43)(44)에 일정 거리 이격되어 그들에 대응하여 반도체 기판(41)의 표면내에 형성되어 영상 전하의 센싱을 위한 플로우팅 디퓨전 영역으로 사용되는 n+ 영역(45)이 형성된다.As shown in FIG. 4A, a plurality of regions are formed to be spaced apart from each other by a predetermined width at a position that is a first depth in the surface of the semiconductor substrate 41 to block noise components flowing from the bulk region into the upper photoelectric conversion region. The noise blocking barrier layer 42 and the noise blocking barrier layer 42 are spaced apart from the noise blocking barrier layer 42 so as to correspond to and have a second depth (shallower than the first depth) with the same width. The photodiode n region 43 formed in the photodiode n, the photodiode surface p region 44 formed on the surface of the photodiode n region 43, and the photodiode regions 43 and 44 are spaced apart from each other by a predetermined distance. Correspondingly, n + regions 45 are formed in the surface of the semiconductor substrate 41 and used as floating diffusion regions for sensing image charges.

그리고 포토다이오드 영역(43)(44)과 n+ 영역(45)의 사이의 반도체 기판(41)상에 트랜스퍼 게이트(46)가 형성된다.Then, a transfer gate 46 is formed on the semiconductor substrate 41 between the photodiode regions 43 and 44 and the n + region 45.

그리고 n+ 영역(45)의 타측 반도체 기판(41)상에는 리셋 게이트(47)가 형성된다.The reset gate 47 is formed on the other semiconductor substrate 41 of the n + region 45.

그리고 본 발명의 제 2 실시예에 따른 CMOS 이미지 센서의 단면 구성을 설명하면 다음과 같다.The cross-sectional structure of the CMOS image sensor according to the second embodiment of the present invention will be described below.

도 4b에서와 같이, 반도체 기판(41)의 표면내의 제 1 깊이가 되는 위치에 기판의 전체 너비로 형성되어 벌크 영역에서 상부의 광전 변환 영역으로 유입되는 노이즈 성분을 차단하는 노이즈 차단 베리어층(42)과, 상기 노이즈 차단 베리어층(42)이 형성된 반도체 기판(41)의 표면내에 노이즈 차단 베리어층(42)과 이격되어 제 2 깊이(제 1 깊이보다 얕은)가 되는 위치에 형성되는 포토다이오드 n 영역(43)과, 상기 포토다이오드 n 영역(43)의 표면에 형성되는 포토다이오드 표면 p 영역(44)과, 상기 포토다이오드 영역(43)(44)에 일정 거리 이격되어 그들에 대응하여 반도체 기판(41)의 표면내에 형성되어 영상 전하의 센싱을 위한 플로우팅 디퓨전 영역으로 사용되는 n+ 영역(45)이 형성된다.As shown in FIG. 4B, the noise blocking barrier layer 42 is formed to have a full width of the substrate at a first depth within the surface of the semiconductor substrate 41 to block noise components flowing into the upper photoelectric conversion region from the bulk region. ) And a photodiode n formed at a position that is spaced apart from the noise blocking barrier layer 42 in the surface of the semiconductor substrate 41 on which the noise blocking barrier layer 42 is formed to become a second depth (shallower than the first depth). A semiconductor substrate spaced apart from the region 43, the photodiode surface p region 44 formed on the surface of the photodiode n region 43, and the photodiode regions 43 and 44 by a predetermined distance. An n + region 45 is formed in the surface of 41 to be used as a floating diffusion region for sensing image charge.

여기서, 상기 노이즈 차단 베리어층(42)은 기판 전체에 형성되기 때문에 포토 마스크 공정없이 고에너지의 이온 주입에 의해 형성된다.Here, since the noise blocking barrier layer 42 is formed on the entire substrate, it is formed by high energy ion implantation without a photo mask process.

이와 같은 본 발명에 따른 CMOS 이미지 센서의 구조에서 노이즈 차단 베리어층(42)은 반도체 기판(41)과 동일 도전형의 불순물이 주입되어 형성된다.In the structure of the CMOS image sensor according to the present invention, the noise blocking barrier layer 42 is formed by implanting impurities of the same conductivity type as the semiconductor substrate 41.

그리고 노이즈 차단 베리어층(42)의 최대 블순물 농도점은 포토다이오드 영역의 접합 깊이보다 깊게 형성되고, 노이즈 차단 베리어층(42)의 전위 장벽은 열에너지에 의한 전자의 전위 장벽보다 약간 높게 형성되는 것이 바람직하다.The maximum impurity concentration point of the noise blocking barrier layer 42 is formed deeper than the junction depth of the photodiode region, and the potential barrier of the noise blocking barrier layer 42 is formed slightly higher than the potential barrier of electrons by thermal energy. desirable.

또한, 노이즈 차단 베리어층(42)은 포토다이오드 n 영역(43)에 의해 완전히 공핍되지 않도록 형성된다.In addition, the noise blocking barrier layer 42 is formed so as not to be completely depleted by the photodiode n region 43.

이와 같은 단면 구조를 갖는 본 발명에 따른 CMOS 이미지 센서의 전하 센싱 동작을 설명하면 다음과 같다.Referring to the charge sensing operation of the CMOS image sensor according to the present invention having such a cross-sectional structure as follows.

먼저, 포토다이오드 영역(43)(44)에 외부에서 입사되는 빛에 의하여 전하들이 축적된다.First, charges are accumulated by light incident from the outside into the photodiode regions 43 and 44.

그리고 축적된 신호 전하는 트랜스퍼 게이트(46)에 트랜스퍼 신호가 입력되어 턴온되면 플로우팅 디퓨전 영역이되는 n+ 영역(45)으로 신호 레벨이 전달된다.When the transfer signal is turned on and transferred to the transfer gate 46, the accumulated signal charge is transferred to the n + region 45 that becomes the floating diffusion region.

이 상태에서 리셋 게이트(47)는 off 상태를 유지하고 n+ 영역(45)에 축적된 신호 전하에 의하여 변화된 전위차가 출력단으로 출력된다.In this state, the reset gate 47 is maintained in the off state, and the potential difference changed by the signal charge accumulated in the n + region 45 is output to the output terminal.

전위차의 출력에는 도시되지 않은 셀렉트 트랜지스터 및 액세스 트랜지스터들이 사용된다.Select transistors and access transistors not shown are used for the output of the potential difference.

이와 같이 포토다이오드 영역(43)(44)의 전하 생성에 의한 신호 레벨을 검출한후에 리셋 신호에 의해 리셋 게이트(47)가 ON 상태로 바뀌게 되면서 신호 전하는 전부 리셋된다.Thus, after detecting the signal level by the generation | occurrence | production of the charge of the photodiode area | region 43 and 44, the reset gate 47 turns to ON state by a reset signal, and all signal charges are reset.

이와 같은 신호 전하의 리드 과정에서 본 발명에 따른 CMOS 이미지 센서는 반도체 기판(41)의 일정 깊이 위치에 형성된 노이즈 차단 베리어층(42)에 의해 만들어진 도 5의 ㉮의 포텐셜 장벽층에 의해 벌크 영역에서 포토다이오드 영역(43)(44)으로 유입되는 노이즈 성분이 차단된다.In the reading process of such a signal charge, the CMOS image sensor according to the present invention is formed in the bulk region by the potential barrier layer of Fig. 5 formed by the noise blocking barrier layer 42 formed at a predetermined depth position of the semiconductor substrate 41. Noise components introduced into the photodiode regions 43 and 44 are blocked.

도 5에서 φ는 포텐셜 레벨이다.Φ is the potential level in FIG.

이와 같은 본 발명에 따른 CMOS 이미지 센서는 다음과 같은 효과가 있다.Such a CMOS image sensor according to the present invention has the following effects.

포토다이오드 영역의 접합 깊이보다 깊은 위치에 노이즈 차단 베리어층을 구비하여 노이즈 성분이 포토다이오드 영역으로 유입되는 것을 막을 수 있다.The noise blocking barrier layer may be provided at a position deeper than the junction depth of the photodiode region to prevent the noise component from flowing into the photodiode region.

이는 소자의 신뢰성을 높이는 효과가 있다.This has the effect of increasing the reliability of the device.

또한, 노이즈 성분의 제거를 위하여 포토다이오드 영역의 표면 보호 또는 회로 설계를 하지 않아도 되고 노이즈 성분의 발생을 줄이기 위한 에피택셜 기판의 사용이 필요하지 않아 제조 비용 증가 문제를 해결하는 효과가 있다.In addition, the surface protection or circuit design of the photodiode region is not required to remove the noise component, and the use of an epitaxial substrate is not required to reduce the generation of the noise component.

Claims

반도체 기판의 표면내의 제 1 깊이가 되는 위치에 일정 너비의 크기로 서로 이격되어 복수개의 영역으로 형성되는 노이즈 차단 베리어층;A noise blocking barrier layer spaced apart from each other by a predetermined width at a position to be a first depth within the surface of the semiconductor substrate and formed into a plurality of regions;

상기 노이즈 차단 베리어층의 상부에 노이즈 차단 베리어층과 이격되어 그에 대응되고 동일한 너비로 제 1 깊이보다 얕은 제 2 깊이가 되는 위치에 형성되는 포토다이오드 n 영역;A photodiode n region formed on a portion of the noise blocking barrier layer spaced apart from the noise blocking barrier layer so as to correspond to the noise blocking barrier layer so as to have a second depth shallower than the first depth;

상기 포토다이오드 n 영역의 표면에 형성되는 포토다이오드 표면 p 영역을 포함하여 구성되는 것을 특징으로 하는 씨모스 이미지 센서.And a photodiode surface p region formed on the surface of the photodiode n region.

제 1 항에 있어서, 상기 포토다이오드 영역에 일정 거리 이격되어 그들에 대응하여 반도체 기판의 표면내에 형성되어 영상 전하의 센싱을 위한 플로우팅 디퓨전 영역으로 사용되는 n+ 영역과,The n + region of claim 1, further comprising: an n + region spaced apart from the photodiode region by a predetermined distance and formed in the surface of the semiconductor substrate to serve as a floating diffusion region for sensing image charges;

상기 포토다이오드 영역과 n+ 영역의 사이의 반도체 기판상에 형성되는 트랜스퍼 게이트와,A transfer gate formed on the semiconductor substrate between the photodiode region and the n + region,

상기 n+ 영역의 타측 반도체 기판상에 형성되는 리셋 게이트를 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서.And a reset gate formed on the other semiconductor substrate of the n + region.

제 1 항에 있어서, 노이즈 차단 베리어층이 반도체 기판의 표면내의 제 1 깊이가 되는 위치에 기판의 전체 너비로 형성되는 것을 특징으로 하는 씨모스 이미지센서.2. The CMOS image sensor as claimed in claim 1, wherein the noise blocking barrier layer is formed at the full width of the substrate at a position to be a first depth in the surface of the semiconductor substrate.

제 1 항 또는 제 3 항에 있어서, 노이즈 차단 베리어층은 반도체 기판과 동일 도전형의 불순물이 주입되어 형성되고, 전위 장벽이 열에너지에 의한 전자의 전위 장벽보다 높게 형성되는 것을 특징으로 하는 씨모스 이미지 센서.4. The CMOS image according to claim 1 or 3, wherein the noise blocking barrier layer is formed by implanting impurities of the same conductivity type as that of the semiconductor substrate, and the potential barrier is formed higher than the potential barrier of electrons by thermal energy. sensor.

제 1 항 또는 제 3 항에 있어서, 노이즈 차단 베리어층은 포토다이오드 n 영역에 의해 완전 공핍되지 않는 것을 특징으로 하는 씨모스 이미지 센서.4. The CMOS image sensor as claimed in claim 1 or 3, wherein the noise blocking barrier layer is not completely depleted by the photodiode n region.