KR20020019853A - Method of Driving Plasma Display Panel in High Speed - Google Patents
Method of Driving Plasma Display Panel in High Speed Download PDFInfo
- Publication number
- KR20020019853A KR20020019853A KR1020000053214A KR20000053214A KR20020019853A KR 20020019853 A KR20020019853 A KR 20020019853A KR 1020000053214 A KR1020000053214 A KR 1020000053214A KR 20000053214 A KR20000053214 A KR 20000053214A KR 20020019853 A KR20020019853 A KR 20020019853A
- Authority
- KR
- South Korea
- Prior art keywords
- selective
- period
- subfield
- subfields
- address period
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
- G09G3/2932—Addressed by writing selected cells that are in an OFF state
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
- G09G3/2935—Addressed by erasing selected cells that are in an ON state
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/066—Adjustment of display parameters for control of contrast
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 플라즈마 디스플레이 패널의 고속 구동방법에 관한 것으로 특히, 플라즈마 디스플레이 패널을 고속으로 구동시킴과 아울러 콘트라스트를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 고속 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high speed driving method of a plasma display panel, and more particularly, to a high speed driving method of a plasma display panel capable of driving a plasma display panel at high speed and improving contrast.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147㎚의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.Plasma Display Panels (hereinafter referred to as "PDPs") display images containing characters or graphics by emitting phosphors by 147 nm ultraviolet rays generated upon discharge of He + Xe or Ne + Xe inert mixed gases. do. Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development. In particular, the three-electrode AC surface discharge type PDP has advantages of low voltage driving and long life because wall charges are accumulated on the surface during discharge and protect the electrodes from sputtering caused by the discharge.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과, 하부기판(18) 상에 형성된 어드레스전극(20X)을 구비한다. 주사/서스테인전극(30Y)과 공통서스테인전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선 폭보다 작은 선 폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐 틴 옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사/서스테인전극(30Y)과 공통서스테인전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP includes a scan / sustain electrode 30Y and a common sustain electrode 30Z formed on the upper substrate 10, and an address formed on the lower substrate 18. An electrode 20X is provided. Each of the scan / sustain electrode 30Y and the common sustain electrode 30Z has a line width smaller than that of the transparent electrodes 12Y and 12Z and the transparent electrodes 12Y and 12Z, and is formed on one edge of the transparent electrode. Bus electrodes 13Y and 13Z. The transparent electrodes 12Y and 12Z are usually formed on the upper substrate 10 by indium tin oxide (ITO). The metal bus electrodes 13Y and 13Z are usually formed of metals such as chromium (Cr) and formed on the transparent electrodes 12Y and 12Z to reduce voltage drop caused by the transparent electrodes 12Y and 12Z having high resistance. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan / sustain electrode 30Y and the common sustain electrode 30Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the scan / sustain electrode 30Y and the common sustain electrode 30Z. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. An inert mixed gas such as He + Xe or Ne + Xe for discharging is injected into the discharge space of the discharge cells provided between the upper and lower substrates 10 and 18 and the partition wall 24.
이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전이 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가하게 된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.The three-electrode AC surface discharge type PDP is driven by dividing one frame into several subfields having different emission counts in order to realize gray levels of an image. Each subfield is further divided into a reset period for generating discharge uniformly, an address period for selecting a discharge cell, and a sustain period for implementing gradation according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. In addition, each of the eight subfields SF1 to SF8 is divided into an address period and a sustain period. Here, the reset period and the address period of each subfield are the same for each subfield, while the sustain period is 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. Will increase. As described above, since the sustain period is changed in each subfield, gray levels of an image can be realized.
이와 같은 PDP의 구동방법은 어드레스 기간에 어드레스 방전에 의해 선택되는 방전셀의 발광여부에 따라 선택적 쓰기(Selective writing) 방식과 선택적 소거(Selective erasing) 방식으로 대별된다.Such a driving method of the PDP is roughly classified into a selective writing method and a selective erasing method according to whether or not the discharge cells are lighted by the address discharge in the address period.
선택적 쓰기방식의 구동방법은 리셋기간에 전화면을 턴-오프(Turn-off) 시킨 후, 어드레스 기간에 선택된 방전셀들을 턴-온(Turn-on)시키게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택된 방전셀들을 서스테인 방전시킴으로써 화상을 표시하게 된다. 선택적 쓰기방식의 구동방법에 있어서는 어드레스 방전시 방전셀 내에 충분한 벽전하를 형성시키기 위하여 주사/서스테인전극(30Y)에 공급되는 스캔펄스(Scan pulse)의 펄스폭을 대략 3㎲ 이상으로 설정하고 있다.In the selective write driving method, the full screen is turned off in the reset period, and then the discharge cells selected in the address period are turned on. Subsequently, in the sustain period, an image is displayed by sustaining discharge cells selected by the address discharge. In the selective write driving method, the pulse width of the scan pulse supplied to the scan / sustain electrode 30Y is set to approximately 3 [mu] s or more in order to form sufficient wall charges in the discharge cells during the address discharge.
PDP가 VGA(Video Graphics Array) 급의 해상도를 가지면 총 480 라인의 주사라인들을 가지게 된다. 이 경우, 선택적 쓰기방식의 구동방법은 한 프레임 기간(16.67㎳) 내에 8 개의 서브필드를 포함할 때, 한 프레임 내에 필요한 어드레스 기간이 총 11.52㎳가 필요하게 된다. 이에 비하여, 서스테인 기간은 수직동기신호(Vsync)를 고려하여 3.05㎳가 할당된다. 다시 말하여, 어드레스 기간은 한 프레임당 3㎲(스캔펄스의 펄스폭)×480 라인×8(서브필드 수)로 산출된 11.52㎳가 필요하다. 서스테인 기간은 한 프레임당 11.52㎳의 어드레스 기간, 0.3㎳의 1회 리셋기간, 100㎲×8 서브필드=0.8㎳의 소거기간 및 1㎳의 수직동기신호(Vsync) 여유 기간을 뺀(16.67㎳-11.52㎳-0.3㎳-1㎳-0.8㎳) 나머지 기간인 3.05㎳이다.If the PDP has a resolution of VGA (Video Graphics Array), it has a total of 480 scan lines. In this case, when the selective write driving method includes eight subfields within one frame period (16.67 ms), the total address period required in one frame is 11.52 ms. In contrast, the sustain period is assigned 3.05 ms in consideration of the vertical synchronization signal Vsync. In other words, the address period requires 11.52 ms calculated as 3 ms (pulse width of scan pulse) x 480 lines x 8 (number of subfields) per frame. The sustain period is obtained by subtracting an address period of 11.52 ms per frame, a one-time reset period of 0.3 ms, an erase period of 100 ms x 8 subfields = 0.8 ms, and a 1 ms vertical sync signal (Vsync) margin (16.67 ms- 11.52㎳-0.3㎳-1㎳-0.8㎳) the remaining period is 3.05㎳.
한편, PDP에서는 서브필드의 조합에 의해 화상의 계조를 구현하는 특성 때문에 동화상에서 의사윤곽 노이즈(Contour noise)가 발생되기도 한다. 의사윤곽 노이즈가 발생되면 화면상에서 의사윤곽이 나타나게 되므로 표시품질이 떨어지게 된다. 예를 들어, 화면의 좌측반이 128의 계조값으로 표시되고 화면의 우측반이 127의 계조값으로 표시된 후, 화면이 좌측으로 이동되면 계조값 128과 127 사이의 경계부분에 피크 화이트(Peak White) 즉, 흰 띠가 나타나게 된다. 이와 반대로, 화면의 좌측반이 128의 계조값으로 표시되고 화면의 우측반이 127의 계조값으로 표시된 화면이 우측으로 이동되면 계조값 127과 128 사이의 경계부분에 흑 레벨(Black Level) 즉, 검은 띠가 나타나게 된다. 이와 같은 동화상 의사윤곽 노이즈를 제거하기 위한 방법으로는 하나의 서브필드를 분할하여 1~2개의 서브필드를 추가하는 방법, 서브필드의 순서를 재배열하는 방법, 서브필드를 추가하고 서브필드의 순서를 재배열하는 방법 및 오차확산방법 등이 제안되고 있다. 그러나 선택적 쓰기방식의 구동방법에서는 동화상 의사윤곽 노이즈를 제거하기 위하여 서브필드를 추가시키게 되면 서스테인 기간이 부족하거나 할당될 수 없게 되어 구동이 불가능하게 된다. 실제로, 선택적 쓰기방식의 구동방법에서 8개의 서브필드들 중 두 개의 서브필드를 분할하여 10개의 서브필드들로 한 프레임을 구성하면 서스테인 기간에 할당될 수 있는 시간이 없게 된다. 다시 말하여, 어드레스 기간은 한 프레임당 3㎲(스캔 펄스의 펄스폭)×480라인×10(서브필드 수)으로 산출된 14.4㎳이다. 이에 비하여, 서스테인기간은 한 프레임당 14.4㎳의 어드레스 기간, 0.3㎳의 1회 리셋기간, 100㎲×10(서브필드 수)=1㎳의 소거기간 및 1㎳의 수직동기신호(Vsync) 여유기간을 뺀(16.67㎳-14.4㎳-0.3㎳-1㎳-1㎳) 나머지 기간인 -0.03㎳이다.On the other hand, in the PDP, contour noise may be generated in a moving picture because of the characteristic of realizing the gray level of the image by the combination of subfields. If pseudo contour noise occurs, the pseudo contour appears on the screen, and thus the display quality is degraded. For example, if the left half of the screen is displayed with a gradation value of 128 and the right half of the screen is displayed with a gradation value of 127, and then the screen is moved to the left side, peak white (Peak White) is displayed at the boundary between the gradation values 128 and 127. That is, a white band appears. On the contrary, when the left half of the screen is displayed with a gradation value of 128 and the right half of the screen is displayed with a gradation value of 127, the screen is moved to the right. A black band will appear. As a method for removing the moving picture pseudo-contour noise, one subfield is divided into one or two subfields, a sequence of subfields is rearranged, a subfield is added, and the subfields are ordered. The rearrangement method and error diffusion method have been proposed. However, in the selective writing method, when a subfield is added to remove moving picture pseudo contour noise, the sustain period is insufficient or cannot be allocated, and thus driving is impossible. In fact, in the selective write driving method, if two subfields of the eight subfields are divided to form one frame with ten subfields, there is no time that can be allocated to the sustain period. In other words, the address period is 14.4 ms calculated as 3 ms (pulse width of scan pulse) x 480 lines x 10 (number of subfields) per frame. In contrast, the sustain period includes an address period of 14.4 ms per frame, one reset period of 0.3 ms, an erase period of 100 ms x 10 (number of subfields) = 1 ms, and a vertical sync signal (Vsync) margin period of 1 ms. Minus (16.67㎳-14.4㎳-0.3㎳-1㎳-1㎳) is -0.03㎳.
이와 같이 선택적 쓰기방식의 구동방법은 한 프레임을 8 개의 서브필드들로 구성하게 되면 3㎳ 정도의 서스테인 기간 즉, 표시기간을 확보할 수 있지만 한 프레임을 10 개의 서브필드들로 구성하게 되면 표시기간이 할당될 수 없으므로 구동이 불가능하게 된다. 이러한 문제점을 극복하기 위하여, 한 화면을 분할 구동시키는 방법이 있지만 구동 드라이브 IC(Integrated Circuit)들이 그 만큼 추가되어야 하므로 제조원가가 증가되는 또 다른 문제점이 발생하게 된다. 한편, 선택적 쓰기방식의 구동방법은 한 프레임이 8 개의 서브필드들로 구성된 경우, 3.05㎳의 표시기간 전체동안 화면이 켜지면 피크 화이트(Peak White)의 밝기에 해당하는 300cd/㎡ 만큼의 광이 발생한다. 이에 비하여 한 프레임 내에서 1회의 리셋기간에만 리셋방전에 의해 화면이 켜지고 서스테인기간에는 화면이 전혀 켜지지 않으면 블랙(Black)에 해당하는 0.7cd/㎡ 만큼의 광이 발생한다. 따라서, 선택적 쓰기방식의 구동방법의 암실 콘트라스트비(Contrast ratio)는 430 : 1 수준이다.As described above, the selective write driving method can secure a sustain period of about 3 ms when one frame is composed of eight subfields. Cannot be allocated and driving becomes impossible. In order to overcome this problem, there is a method of split-driving one screen, but since drive drive integrated circuits (ICs) have to be added as much as that, another problem of increased manufacturing cost occurs. On the other hand, in the case of the selective writing method, when one frame is composed of eight subfields, when the screen is turned on for the entire display period of 3.05 ms, light of 300 cd / m2 corresponding to the brightness of the peak white is emitted. Occurs. On the other hand, if the screen is turned on only during one reset period in one frame and the screen is not turned on at all in the sustain period, 0.7 cd / m 2 of light corresponding to black is generated. Therefore, the darkroom contrast ratio of the selective writing method is about 430: 1.
선택적 소거방식의 구동방법은 리셋기간에 전화면을 라이팅 방전시킴으로써 턴-온(Turn-on) 시킨 후, 어드레스 기간에 선택된 방전셀들을 턴-오프(Turn-off)시키게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택되지 않은 방전셀들을 서스테인 방전시킴으로써 화상을 표시하게 된다. 선택적 소거방식의 구동방법에 있어서는 어드레스 방전시 선택된 방전셀들의 벽전하 및 공간전하를 소거시킬 수 있도록 대략 1㎲의 선택적 소거 데이터 펄스가 어드레스전극(20X)에 공급된다. 이와 동시에, 주사/서스테인전극(30Y)에는 선택적 소거 데이터 펄스와 동기 되는 대략 1㎲의 스캔펄스가 공급된다. PDP가 VGA(Video Graphic Array) 급의 해상도를 가지면 선택적 소거방식의 구동방법은 한 프레임 기간(16.67㎳) 내에 8 개의 서브필드를 포함할 때, 한 프레임 내에 필요한 어드레스 기간이 총 3.84㎳에 불과하게 된다. 이에 비하여, 서스테인 기간은 수직동기신호(Vsync)를 고려하여 10.73㎳ 정도로 충분히 할당될 수 있게 된다. 다시 말하여, 어드레스 기간은 한 프레임당 1㎲(스캔펄스의 펄스폭)×480 라인×8(서브필드 수)로 산출된 3.84㎳이다. 서스테인기간은 한 프레임당 3.84㎳의 어드레스 기간, 0.3㎳의 1회 리셋기간, 1㎳의 수직동기신호(Vsync) 여유기간, 100㎲×8(서브필드 수)=0.8㎳의 전면 라이팅(Writing) 기간을 뺀(16.67㎳-3.84㎳-0.3㎳-1㎳-0.8㎳) 나머지 기간인 10.73㎳이다.In the selective erasing driving method, the entire screen is turned on by writing discharge in the reset period, and then the selected discharge cells are turned off in the address period. Subsequently, in the sustain period, an image is displayed by sustaining discharge cells not selected by the address discharge. In the selective erasing driving method, approximately 1 [mu] s of selective erase data pulses are supplied to the address electrode 20X so as to erase the wall charges and the space charges of the selected discharge cells during the address discharge. At the same time, the scan / sustain electrode 30Y is supplied with approximately 1 [mu] s scan pulse synchronized with the selective erase data pulse. If the PDP has a VGA (Video Graphic Array) resolution, the selective erasing method includes eight subfields within one frame period (16.67 ms), so that only 3.84 ms of address period is required in one frame. do. In contrast, the sustain period can be sufficiently allocated to about 10.73 ms in consideration of the vertical synchronization signal Vsync. In other words, the address period is 3.84 ms calculated as 1 ms (pulse width of scan pulse) x 480 lines x 8 (number of subfields) per frame. The sustain period is 3.84 ms address period per frame, 0.3 ms reset period, 1 ms vertical sync signal (Vsync) margin, and 100 ms x 8 (number of subfields) = 0.8 ms front lighting. The remaining period, minus the period (16.67㎳-3.84㎳-0.3㎳-1㎳-0.8㎳), is 10.73㎳.
이와 같이 선택적 소거방식의 구동방법에서는 어드레스 기간이 작은 만큼 서브필드 수를 늘려도 표시기간인 서스테인 기간을 확보할 수 있다. 예를 들어, 한프레임 내에서 서브필드를 10 개로 증가시키게 되면 어드레스 기간은 한 프레임당 1㎲(스캔펄스의 펄스폭)×480 라인×10(서브필드 수)으로 산출된 4.8㎳이다. 이에 비하여, 서스테인기간은 한 프레임당 4.8㎳의 어드레스 기간, 0.3㎳의 1회 리셋기간, 1㎳의 수직동기신호(Vsync) 여유기간, 100㎲×10(서브필드 수)=1㎳의 전면 라이팅(Writing) 기간을 뺀(16.67㎳-4.8㎳-0.3㎳-1㎳-1㎳) 나머지 기간인 9.57㎳이다. 따라서, 선택적 소거방식의 구동방법은 서브필드 수를 10개로 증가시키더라도 선택적 쓰기방식의 구동방법에서 서브필드 수가 8개인 경우보다도 3배 이상의 서스테인 기간을 확보할 수 있으므로 256 계조로 밝은 화면을 구현할 수 있게 된다. 그러나 선택적 소거방식의 구동방법은 비표시기간인 전면 라이팅기간에 전화면이 라이팅 되므로 콘트라스트가 저하되는 단점이 있다. 예를 들어 한 프레임이 도 2와 같이 10 개의 서브필드들(SF1 내지 SF10)로 구성된 경우, 9.57㎳의 표시기간에서 전화면이 켜지면 피크 화이트(Peak White) 밝기에 해당하는 950cd/㎡ 만큼의 광이 발생한다. 그리고 한 프레임 내에서 1회의 리셋기간에서 발생되는 0.7cd/㎡의 밝기와 전면 라이팅 기간에서 발생되는 1.5cd/㎡×10(서브필드 수)=15cd/㎡의 밝기가 더해진 15.7cd/㎡의 밝기가 블랙(Black)에 해당하는 밝기이다. 따라서, 한 프레임이 10 개의 서브필드들(SF1 내지 SF10)을 포함하는 경우 선택적 소거방식의 구동방법의 암실 콘트라스트비(Contrast ratio)는 950 : 15.7 = 60 : 1 수준이므로 콘트라스트가 나빠지게 된다. 그 결과, 선택적 소거방식의 구동방법은 서스테인 기간이 충분히 확보되는 만큼 화면이 밝은데 비하여 콘트라스트가 저하되기 때문에 화면이 선명하지 못하고 뿌옇게 느껴지게 된다.In this manner, in the selective erasing driving method, the sustain period as the display period can be secured even if the number of subfields is increased as the address period is small. For example, if the number of subfields is increased to 10 within one frame, the address period is 4.8 ms calculated as 1 ms (pulse width of scan pulse) x 480 lines x 10 (number of subfields) per frame. In contrast, the sustain period includes an address period of 4.8 ms per frame, a one-time reset period of 0.3 ms, a vertical sync signal (Vsync) margin of 1 ms, and 100 ms x 10 (number of subfields) = 1 ms front lighting. (Writing) minus (16.67 기간 -4.8㎳-0.3㎳-1㎳-1㎳) is 9.57㎳. Therefore, even if the selective erasing driving method increases the number of subfields to 10, the sustaining period of three times or more can be ensured in the selective writing method than when the number of subfields is eight, so that a bright screen with 256 gray levels can be realized. Will be. However, the selective erasing method has a disadvantage in that the contrast is lowered because the full screen is written in the front lighting period which is the non-display period. For example, if a frame is composed of ten subfields SF1 to SF10 as shown in FIG. 2, when the full screen is turned on in the display period of 9.57 ms, the 950cd / m2 corresponding to the peak white brightness is applied. Light is generated. In addition, the brightness of 0.7 cd / m2 generated during one reset period in one frame and the brightness of 1.5 cd / m 2 × 10 (number of subfields) = 15 cd / m2 generated in the front lighting period are 15.7 cd / m 2. Is the brightness corresponding to black. Therefore, when one frame includes 10 subfields SF1 to SF10, the contrast ratio of the selective erasing driving method is 950: 15.7 = 60: 1, so the contrast becomes poor. As a result, in the selective erasing method, since the screen is bright as long as the sustain period is sufficiently secured, the contrast is reduced, and the screen is not clear but feels whitish.
이와 같이 콘트라스트가 나쁜 문제점을 극복하기 위하여, 프레임당 한 번만 전면 라이팅하고 매 서브필드마다 필요 없는 방전셀들을 꺼나가는 방법이 제안된 바 있다. 그러나 이 방법은 이전 서브필드가 반드시 켜져 있어야만 다음 서브필드가 구동될 수 있으므로 아래의 계조 수가 서브필드의 개수+1 개 밖에 되지 않으므로 화질이 나쁜 문제점이 있다. 즉, 한 프레임이 10 개의 서브필드들을 포함한다면 아래의 표 1과 같이 계조 수는 11개가된다.In order to overcome this problem of poor contrast, a method of completely writing only once per frame and discharging unnecessary discharge cells in each subfield has been proposed. However, in this method, since the next subfield can be driven only when the previous subfield must be turned on, there is a problem in that the image quality is poor because the number of gray scales below is only the number of subfields + 1. That is, if one frame includes 10 subfields, the number of gray levels is 11 as shown in Table 1 below.
여기서, 'SFx(y)'는 x 번째 서브필드와 그 가중치 y를 의미한다. 그리고 '○'는 해당 서브필드가 켜진 상태를 나타내고 "×'는 해당 서브필드가 꺼진 상태를 나타낸다.Here, 'SFx (y)' means the x-th subfield and its weight y. '○' indicates a state in which the corresponding subfield is turned on and "x" indicates a state in which the corresponding subfield is turned off.
이 경우, 적색, 녹색 및 청색의 모든 조합을 하더라도 1331 색밖에 표현되지 않으므로 1670만 색의 트루컬러(True color)에 비하여 색표현 능력이 현저히 부족하게 된다. 이와 같은 방식의 PDP는 9.57㎳의 표시기간에서 전화면이 켜질 때의 950cd/㎡의 피크 화이트(Peak White)와 1회의 리셋기간에서 발생되는 0.7cd/㎡의 밝기와 1회의 전면 라이팅 기간에서 발생되는 1.5cd/㎡의 밝기가 더해진 2.2cd/㎡의 블랙(Black)에 의해 430 : 1의 암실 콘트라스트비(Contrast ratio)를 가진다.In this case, since all combinations of red, green, and blue are expressed only 1331 colors, the color expressing ability is remarkably insufficient compared to 16.7 million colors. This type of PDP occurs at 950 cd / m² peak white when the full screen is turned on in the display period of 9.57㎳, and at 0.7cd / m² brightness and one front lighting period generated in one reset period. It has a dark contrast ratio of 430: 1 by means of 2.2 cd / m 2 of black plus 1.5 cd / m 2 of brightness.
전술한 바와 같이, 종래의 PDP 구동방법에 있어서 선택적 쓰기방식은 어드레스 기간동안 선택적으로 방전셀들을 켜기 위한 데이터펄스와 스캔펄스가 3㎲ 이상의 펄스폭을 가져야 하기 때문에 고속으로 구동할 수 없게 된다. 선택적 소거 방식은 선택적 쓰기방식에 비하여 방전셀들을 선택적으로 끄기 위한 데이터펄스와 스캔펄스가 대략 1㎲ 정도이므로 고속으로 구동할 수 있는 장점이 있는데 반하여, 비표시기간인 리셋기간에 전화면의 방전셀들을 켜기 때문에 콘트라스트가 나쁜 단점이 있다.As described above, in the conventional PDP driving method, the selective writing method cannot be driven at high speed because the data pulse and the scan pulse for selectively turning on the discharge cells during the address period must have a pulse width of 3 s or more. The selective erase method has the advantage of being able to drive at high speed since the data pulse and the scan pulse for selectively turning off the discharge cells are approximately 1 [mu] s, compared to the selective write method. There is a disadvantage of poor contrast because they turn on.
따라서, 본 발명의 목적은 PDP를 고속으로 구동시킴과 아울러 콘트라스트를 향상시킬 수 있도록 한 PDP의 고속 구동방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a high speed driving method of a PDP capable of driving the PDP at high speed and improving contrast.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type plasma display panel.
도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임 구성을 나타내는 도면.2 is a diagram showing a frame structure of a conventional plasma display panel.
도 3은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 한 프레임 구성을 나타내는 도면.3 is a diagram illustrating a frame configuration of a plasma display panel according to an embodiment of the present invention.
도 4a 및 4b는 도 3에 도시된 서브필드마다 공급되는 구동파형을 나타내는 파형도.4A and 4B are waveform diagrams showing drive waveforms supplied for each subfield shown in FIG.
도 5는 본 발명의 다른 실시예에 따른 구동파형을 나타내는 파형도.5 is a waveform diagram showing a driving waveform according to another embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10 : 상부기판 12Y,12Z : 투명전극10: upper substrate 12Y, 12Z: transparent electrode
13Y,13Z : 금속버스전극 14,22 : 유전체층13Y, 13Z: metal bus electrode 14, 22: dielectric layer
16 : 보호막 18 : 하부기판16: protective film 18: lower substrate
20X : 어드레스 전극 24 : 격벽20X: address electrode 24: partition wall
26 : 형광체 30Y : 주사/서스테인전극26: phosphor 30Y: scan / sustain electrode
30Z : 공통서스테인전극30Z: common sustain electrode
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 고속 구동방법은 어드레스 기간에 선택된 방전셀들을 켜는 다수의 선택적 쓰기 서브필드들과, 선택적 쓰기 서브필드들 사이에 적어도 하나 이상 배치되며 어드레스 기간에 선택된 방전셀들을 끄는 선택적 소거 서브필드들을 포함한다.In order to achieve the above object, the high-speed driving method of the plasma display panel according to the present invention includes at least one selective write subfield for turning on selected discharge cells in an address period and at least one selected write subfield between the selective write subfields. And selective erase subfields to turn off the discharge cells.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 도 3 내지 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 5.
도 3을 참조하면, 본 발명에 따른 PDP의 고속 구동방법의 한 프레임은 동영상의 의사윤곽 노이즈를 줄이기 위하여 12 개의 서브필드들(WSF1, WSF4, WSF7, WSF10, ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)을 포함하며, 선택적 쓰기방식으로 구동되는 서브필드들(WSF1, WSF4, WSF7, WSF10)과, 선택적 소거방식으로 구동되는 서브필드들(ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)로 나누어지게 된다. 제 1 서브필드(WSF1)는 전화면을 끄는 리셋기간, 선택된 방전셀을 켜는 선택적 쓰기 어드레스 기간, 어드레스 방전에 의해 선택된 방전셀을 서스테인 방전시키는 서스테인 기간으로 나뉘어진다. 제 4 서브필드(WSF4), 제 7 서브필드(WSF7) 및 제 10 서브필드(WSF10)는 셋업 기간, 어드레스 기간 및 서스테인 기간으로 나뉘어진다. 이를 종래와 대비해 보면 본 발명의 선택적 쓰기방식으로 구동되는 서브필드들(WSF1, WSF4, WSF7, WSF10)은 서스테인 방전을 소거시키는 소거기간을 포함하지 않는다. 선택적 쓰기방식으로 구동되는 서브필드들(WSF1, WSF4, WSF7, WSF10)에 있어서 선택적 쓰기 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,2,4,6)의 비율로 증가된다. 한편, 선택적 쓰기방식으로 구동되는 제 1 및 제 4 서브필드(WSF1,WSF4)의 사이에는 선택적 소거방식으로 구동되는 제 2 및 제 3 서브필드(ESF2내지ESF3)가 삽입된다. 또한, 선택적 쓰기방식으로 구동되는 제 4 및 제 7 서브필드(WSF4내지WSF7)의 사이에는 선택적 소거방식으로 구동되는 제 5 및 제 6 서브필드(ESF5내지ESF6)가 삽입된다.이와 같은 방식으로 선택적 쓰기방식으로 구동되는 서브필드들(WSF1, WSF4, WSF7, WSF10)의 뒤에는 선택적 소거방식으로 구동되는 2개의 서브필드들(ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)이 삽입된다.Referring to FIG. 3, one frame of the fast driving method of the PDP according to the present invention includes 12 subfields WSF1, WSF4, WSF7, WSF10, ESF2, ESF3, ESF5, ESF6, and ESF8 to reduce pseudo contour noise of a video. , ESF9, ESF11, ESF12, and subfields WSF1, WSF4, WSF7, and WSF10 driven by selective writing, and subfields ESF2, ESF3, ESF5, ESF6, and ESF8 driven by selective erasure. , ESF9, ESF11, ESF12). The first subfield WSF1 is divided into a reset period for turning off the full screen, an optional write address period for turning on the selected discharge cell, and a sustain period for sustaining discharge the discharge cell selected by the address discharge. The fourth subfield WSF4, the seventh subfield WSF7, and the tenth subfield WSF10 are divided into a setup period, an address period, and a sustain period. In contrast with the related art, the subfields WSF1, WSF4, WSF7, and WSF10 driven by the selective write method of the present invention do not include an erase period for erasing the sustain discharge. In the subfields WSF1, WSF4, WSF7, and WSF10 driven by the selective write method, the selective write address period is the same for each subfield, while the sustain period is 2 n (n = 0, 2, 4, 6) is increased in proportion. Meanwhile, the second and third subfields ESF2 to ESF3 driven by the selective erase method are inserted between the first and fourth subfields WSF1 and WSF4 driven by the selective write method. In addition, the fifth and sixth subfields ESF5 to ESF6 driven by the selective erase method are inserted between the fourth and seventh subfields WSF4 to WSF7 driven by the selective write method. Two subfields ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12 are inserted after the subfields WSF1, WSF4, WSF7, and WSF10 driven by the write method. .
선택적 소거방식으로 구동되는 서브필드들(ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)은 전화면이 라이팅 되는 전면 라이팅 기간없이 선택된 방전셀들을 끄는 선택적 소거 어드레스 기간과 어드레스 방전에 의해 선택된 방전셀들 이외의 방전셀들을 서스테인 방전시키는 서스테인 기간으로 나뉘어진다. 선택적 소거방식으로 구동되는 서브필드들(ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)에 있어서 선택적 소거 어드레스 기간은 동일하게 설정된다. 여기서, 선택적 소거방식으로 구동되는 서브필드들(ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)의 서스테인 기간은 각 서브필드에서 2n(n=0,0,2,2,4,4,6,6)의 비율로 증가된다.The subfields ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, and ESF12 driven by the selective erasing method are subject to selective erasing address periods and address discharges which turn off the selected discharge cells without the entire writing period. It is divided into a sustain period for sustain discharge discharge cells other than the selected discharge cells. In the subfields ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, and ESF12 driven by the selective erasing method, the selective erasing address period is set identically. Here, the sustain periods of the subfields ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, and ESF12 driven by the selective erasure method are 2 n (n = 0, 0, 2, 2, 4) in each subfield. , 4,6,6).
도 4a 및 도 4b는 본 발명의 실시예에 따른 PDP 구동방법의 구동파형을 나타낸다.4A and 4B show driving waveforms of the PDP driving method according to the embodiment of the present invention.
도 4a 및 도 4b를 참조하면, 어드레스전극라인들(X)에는 선택적 쓰기방식으로 구동되는 서브필드들(WSF1, WSF4, WSF7, WSF10)의 어드레스 기간동안 선택적 쓰기 데이터(SWD)가 공급되며, 선택적 소거방식으로 구동되는 서브필드들(ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)의 어드레스 기간동안 선택적 소거 데이터(SED)가 공급된다. 주사/서스테인전극라인들(Y)에는 선택적 쓰기방식으로 구동되는 서브필드들(WSF1, WSF4, WSF7, WSF10)의 어드레스 기간동안 3㎲의 스캔펄스(-SWSCN)가 순차적으로 공급되며, 선택적 소거방식으로 구동되는 서브필드들(ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)의 어드레스 기간동안 1㎲의 스캔펄스(-SESCN)가 순차적으로 공급된다.4A and 4B, the address electrode lines X are supplied with selective write data SWD during the address periods of the subfields WSF1, WSF4, WSF7, and WSF10 that are driven by the selective write method. The selective erase data SED is supplied during the address period of the subfields ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, and ESF12 driven by the erase method. Scan pulses (-SWSCN) of 3 s are sequentially supplied to the scan / sustain electrode lines (Y) during the address periods of the subfields WSF1, WSF4, WSF7, and WSF10 that are driven by the selective write method. During the address period of the subfields ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, and ESF12 which are driven by, 1 scan pulse (-SESCN) is sequentially supplied.
먼저, 제 1 서브필드(WSF1)의 리셋기간이 시작됨과 동시에 공통서스테인전극라인들(Z)에 정극성의 리셋펄스(RSTP)가 공통으로 공급된다. 이어서, 주사/서스테인전극라인(Y)에 정극성의 램프파(RPS1), 부극성의 펄스(-CRP), 정극성의 램프파(RPS2)가 순차적으로 공급된다. 그러면 전화면의 방전셀들은 리셋방전에 의해 균일하게 벽전하가 축적되며 램프파(RPS1,RPS2)와 부극성펄스(-CRP)에 의해 방전, 유지 및 소거과정을 거치면서 꺼지게 된다. 이어서, 제 1 서브필드(WSF1)의 어드레스 기간에는 비디오 데이터의 논리값 "1"에 대응하는 선택적 쓰기 데이터(SWD)가 어드레스 전극라인들(X)에 공급된다. 이 선택적 쓰기 데이터(SWD)에 동기 되어 주사/서스테인전극라인들(Y)에는 대략 3㎲의 펄스폭을 가지는 부극성의 스캔펄스(-SWSCN)가 라인별로 순차적으로 공급된다. 이들 선택적 쓰기 데이터(SWD)와 스캔펄스(-SWSCN)의 전압차에 의해 어드레스전극라인들(X)과 주사/서스테인전극라인들(Y) 사이에 어드레스 방전이 일어나게 된다. 그러면 비디오 데이터의 논리값 "1"에 해당하는 방전셀들이 어드레스 방전에 의해 선택된다. 이렇게 선택된 방전셀들만이 어드레스 방전에 의해 벽전하 및 공간전하들이 생성된다. 이에 따라, 선택된 방전셀들의 벽전압 레벨은 서스테인 펄스가 공급되면 서스테인 방전이 일어날 수 있는 서스테인 전압레벨로 상승된다. 제 1 서브필드(WSF1)의 서스테인기간에는 주사/서스테인전극라인들(Y)과 공통서스테인전극라인들(Z)에 교번적으로 1회씩 서스테인 펄스(SUSP)가 공급된다. 이 서스테인펄스(SUSP)와 선택된 방전셀들 내의 벽전압이 더해지면서 선택된 방전셀들에서 서스테인 방전이 일어나게 된다. 제 4 서브필드(WSF4), 제 7 서브필드(WSF7) 및 제 10 서브필드(WSF10)는 제 1 서브필드(WSF1)에 포함되어 있는 리셋기간 대신에 셋업기간이 포함되고 서스테인기간만 다를 뿐 제 1 서브필드(WSF1)와 같이 선택적 어드레스 기간, 서스테인 기간으로 나뉘어 구동된다. 셋업기간에 주사/서스테인전극라인(Y)에는 셋업펄스(SP)가 공급된다. 주사/서스테인전극라인(Y)에 공급되는 셋업펄스는 방전셀들에 균일하게 벽전하를 형성한다. 제 1 서브필드(WSF1)에 이어지는 제 2 및 제 3 서브필드(ESF2,ESF3)는 선택적 소거 방식으로 구동되므로 계조값에 따라 제 1 서브필드(WSF1)가 켜진 후에 켜지게 된다. 따라서, 제 1 서브필드(WSF1)에서 소거기간은 생략된다. 또한, 본 발명의 PDP의 구동방법에서는 제 1 서브필드(WSF1)의 리셋기간이 생략될 수 있다. 즉, 제 1 서브필드(WSF1)의 리셋펄스 대신에 셋업 파형이 포함될 수 있다.First, as the reset period of the first subfield WSF1 starts, the positive reset pulse RSTP is commonly supplied to the common sustain electrode lines Z. Subsequently, the positive ramp wave RPS1, the negative pulse -CRP, and the positive ramp wave RPS2 are sequentially supplied to the scan / sustain electrode line Y. Then, the discharge cells of the full screen are uniformly accumulated wall charges due to the reset discharge and are turned off by discharging, holding and erasing the lamp waves RPS1 and RPS2 and the negative pulse (-CRP). Subsequently, in the address period of the first subfield WSF1, the selective write data SWD corresponding to the logic value “1” of the video data is supplied to the address electrode lines X. FIG. In synchronism with this selective write data SWD, negative scan pulses -SWSCN having a pulse width of approximately 3 s are sequentially supplied to the scan / sustain electrode lines Y sequentially. The voltage discharge between the selective write data SWD and the scan pulse -SWSCN causes an address discharge to occur between the address electrode lines X and the scan / sustain electrode lines Y. Then, the discharge cells corresponding to the logic value "1" of the video data are selected by the address discharge. Only the discharge cells thus selected generate wall charges and space charges by the address discharge. Accordingly, the wall voltage level of the selected discharge cells is raised to a sustain voltage level at which sustain discharge can occur when a sustain pulse is supplied. In the sustain period of the first subfield WSF1, the sustain pulse SSUS is supplied to the scan / sustain electrode lines Y and the common sustain electrode lines Z alternately once. As the sustain pulse SUSP and the wall voltages in the selected discharge cells are added, sustain discharge occurs in the selected discharge cells. The fourth subfield WSF4, the seventh subfield WSF7, and the tenth subfield WSF10 include a setup period instead of the reset period included in the first subfield WSF1, and only the sustain period is different. Like the one subfield WSF1, the driving is divided into an optional address period and a sustain period. During the setup period, the setup pulse SP is supplied to the scan / sustain electrode line Y. The setup pulse supplied to the scan / sustain electrode line Y forms wall charges uniformly in the discharge cells. Since the second and third subfields ESF2 and ESF3 following the first subfield WSF1 are driven by the selective erasing method, the second subfield WSF1 is turned on after the first subfield WSF1 is turned on according to the gray scale value. Therefore, the erasing period is omitted in the first subfield WSF1. In addition, in the driving method of the PDP of the present invention, the reset period of the first subfield WSF1 may be omitted. That is, the setup waveform may be included in place of the reset pulse of the first subfield WSF1.
선택적 소거 방식으로 구동되는 제 2 서브필드(ESF2)는 선택적 소거 어드레스 기간으로 시작된다. 선택적 소거 어드레스 기간에는 비디오 데이터의 논리값 "0"에 대응하는 선택적 소거 데이터(SED)가 어드레스전극라인들(X)에 공급된다. 이 선택적 소거 데이터(SED)에 동기 되어 주사/서스테인전극라인들(Y)에는 대략 1㎲의 펄스폭을 가지는 부극성의 스캔펄스(-SESCN)가 라인별로 순차적으로 공급된다. 선택적 소거 데이터(SED)와 스캔펄스(-SESCN)가 공급된 방전셀에서는 선택적 소거 데이터(SED)와 스캔펄스(-SESCN)의 전압차에 의해 어드레스전극라인들(X)과주사/서스테인전극라인들(Y) 사이에 어드레스 방전이 일어나게 된다. 그러면 비디오 데이터 논리값 "0"에 해당하는 방전셀들이 어드레스 방전에 의해 선택되어 꺼지게 된다. 이렇게 선택된 방전셀들만이 선택적 소거 어드레스 방전에 의해 벽전하 및 공간전하들이 재결합된다. 이에 따라, 선택적 소거 어드레스 방전이 의해 선택된 방전셀들의 벽전압 레벨은 서스테인 펄스가 공급되어도 서스테인 방전이 일어날 수 없는 전압레벨로 떨어지게 된다. 서스테인 기간에는 주사/서스테인전극라인들(Y)과 공통서스테인전극라인들(Z)에 교번적으로 서스테인 펄스(SUSP)가 공급된다. 이 서스테인 펄스(SUSP)와 어드레스 방전에 의해 선택되지 않는 방전셀들 내의 벽전압이 더해지면서 선택되지 않는 방전셀들은 서스테인 방전이 일어나게 된다. 이와 같이 선택적 쓰기방식으로 구동되는 서브필드들(WSF1, WSF4, WSF7, WSF10)의 뒷단에 인가되는 선택적 소거방식으로 구동되는 서브필드들(ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12) 역시 제 2 서브필드(ESF2)와 마찬가지로 이전 서브필드가 켜질 때에만 켜지게 되고 매 서브필드마다 필요 없는 방전셀들이 꺼지게 된다.The second subfield ESF2 driven by the selective erasing method starts with a selective erasure address period. In the selective erase address period, selective erase data SED corresponding to a logic value "0" of the video data is supplied to the address electrode lines X. In synchronization with the selective erasure data SED, the scan / sustain electrode lines Y are sequentially supplied with a negative scan pulse (−SESCN) having a pulse width of approximately 1 ms. In the discharge cells supplied with the selective erase data SED and the scan pulse (-SESCN), the address electrode lines (X) and the scan / sustain electrode lines are caused by the voltage difference between the selective erase data (SED) and the scan pulse (-SESCN). The address discharge is caused between them. Then, the discharge cells corresponding to the video data logic value "0" are selected and turned off by the address discharge. Only the selected discharge cells are recombined wall charges and space charges by selective erase address discharge. Accordingly, the wall voltage level of the discharge cells selected by the selective erasure address discharge falls to a voltage level at which sustain discharge cannot occur even when a sustain pulse is supplied. In the sustain period, the sustain pulse SUSP is alternately supplied to the scan / sustain electrode lines Y and the common sustain electrode lines Z. FIG. As the wall voltages in the discharge cells which are not selected by the sustain pulse SSUS and the address discharge are added, sustain discharges are generated in the unselected discharge cells. As such, the subfields ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, and ESF12 driven by the selective erasure method applied to the rear ends of the subfields WSF1, WSF4, WSF7, and WSF10 that are driven by the selective write method are also used. Like the second subfield ESF2, the light is turned on only when the previous subfield is turned on, and unnecessary discharge cells are turned off every subfield.
아래의 표 1은 제 1 내지 제 12 서브필드들(WSF1, WSF4, WSF7, WSF10, ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)에서 표현되는 계조레벨과 코딩방법을 나타낸다.Table 1 below shows gradation levels and coding methods expressed in the first to twelfth subfields WSF1, WSF4, WSF7, WSF10, ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, and ESF12.
표 1에서 알 수 있는 바, 선택적 쓰기방식으로 구동되는 서브필드들(WSF1, WSF4, WSF7, WSF10)의 뒷단에 인가되는 선택적 소거방식으로 구동되는 서브필드들(ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)은 리니어 코딩(Linear coding)된다. 즉, 선택적 소거방식으로 구동되는 서브필드들(ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12) 각각은 서브필드들이 연속될 때마다 필요 없는 방전셀들을 끌 수 있도록 이전 서브필드가 반드시 켜져 있어야 한다. 따라서, 선택적 쓰기방식으로 구동되는 서브필드와 그 뒷단에 위치되는 선택적 소거방식으로 구동되는 서브필드들은 리니어 코딩된다. 예를 들어 제 5 서브필드(ESF5)가 켜지기 위해서는 이전 서브필드인 제 4 서브필드(WSF4)가 켜져야만 한다. 또한, 제 6 서브필드(ESF6)가 켜지기 위해서는 이전 서브필드인 제 5 서브필드(ESF5)가 켜져 있어야 한다. 따라서, 선택적 소거방식으로 구동되는 서브필드들(ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)은 선택적 소거 어드레스를 위한 별도의 라이팅 방전이 필요 없게 된다. 본 발명에서 제 1 내지 제 12 서브필드(WSF1, WSF4, WSF7, WSF10, ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)의 가중치는 1,1,1,4,4,4,16,16,16,64,64,64로 구성된다. 즉, 본 발명의 PDP의 구동방법에서 선택적 소거 방식으로 구동되는 서브필드들(ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)의 가중치는 바로 앞단에 위치된 선택적 쓰기방식으로 구동되는 서브필드들(WSF1, WSF4, WSF7, WSF10)의 가중치와 동일함을 알 수 있다. 이와 같은 가중치로 구성된 제 1 내지 제 12 서브필드(WSF1, WSF4, WSF7, WSF10, ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12)를 이용하여 표 1과 같이 256계조값을 표현할 수 있다. 예를 들어, 계조값 88을 표시한다면 제 4 서브필드(WSF4), 제 5 서브필드(ESF5), 제 7 서브필드(WSF7) 및 제 10 서브필드(WSF10)가 연속적으로 켜지게 된다. 즉, 제 4 서브필드(WSF4)의 가중치 4, 제 5 서브필드(ESF5)의 가중치 4, 제 7 서브필드(WSF7)의 가중치 16 및 제 10 서브필드(WSF10)의 가중치 64를 합한 값(4+4+16+64=88)의 계조를 표현하게 된다.As can be seen from Table 1, the subfields (ESF2, ESF3, ESF5, ESF6, ESF8) driven by the selective erasing method applied to the rear end of the subfields (WSF1, WSF4, WSF7, WSF10) driven by the selective writing method are shown. , ESF9, ESF11, ESF12 are linear coded. That is, each of the subfields (ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, ESF12) driven by the selective erasing method must have the previous subfield always turn off unnecessary discharge cells whenever the subfields are continuous. It should be on. Therefore, the subfields driven by the selective write method and the subfields driven by the selective erasure method located behind them are linearly coded. For example, in order for the fifth subfield ESF5 to be turned on, the fourth subfield WSF4 which is the previous subfield must be turned on. In addition, in order for the sixth subfield ESF6 to be turned on, the fifth subfield ESF5 which is the previous subfield must be turned on. Accordingly, the subfields ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, and ESF12 driven by the selective erasing method do not need a separate writing discharge for the selective erasing address. In the present invention, the weights of the first to twelfth subfields (WSF1, WSF4, WSF7, WSF10, ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, and ESF12) are 1,1,1,4,4,4, It consists of 16, 16, 16, 64, 64, and 64. That is, in the PDP driving method of the present invention, the weights of the subfields ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, and ESF12 driven by the selective erasing method are driven by the selective writing method located at the front end. It can be seen that the weight is equal to the weight of the subfields WSF1, WSF4, WSF7, and WSF10. 256 gray levels can be expressed as shown in Table 1 using the first to twelfth subfields WSF1, WSF4, WSF7, WSF10, ESF2, ESF3, ESF5, ESF6, ESF8, ESF9, ESF11, and ESF12. have. For example, if the gray level value 88 is displayed, the fourth subfield WSF4, the fifth subfield ESF5, the seventh subfield WSF7, and the tenth subfield WSF10 are sequentially turned on. That is, the sum of the weight 4 of the fourth subfield WSF4, the weight 4 of the fifth subfield ESF5, the weight 16 of the seventh subfield WSF7, and the weight 64 of the tenth subfield WSF10 (4). + 4 + 16 + 64 = 88).
이를 종래의 서브필드마다 필요 없는 방전셀들을 꺼나가는 방법과 비교해 보면, 종래의 필요 없는 방전셀들을 꺼나가는 방법에서 한 프레임이 12개의 서브필드들을 포함한다면 13계조를 표현할 수 있다. 하지만 본 발명에서는 256 계조를 표현할 수 있다. 따라서, 본 발명은 종래의 필요 없는 방전셀들을 꺼나가는 방법에 비해 색표현 능력이 현저히 뛰어나다.Compared with the conventional method for discharging the unnecessary discharge cells for each subfield, if the frame includes 12 subfields, 13 gray levels can be expressed in the conventional method for discharging the unnecessary discharge cells. However, the present invention can express 256 gray levels. Accordingly, the present invention is remarkably superior in color expressing capability compared to the conventional method of drawing out unnecessary discharge cells.
본 발명을 종래의 선택적 쓰기방식과 비교해 보면, 종래의 선택적 쓰기방식에서는 방전셀 내에 충분한 벽전하를 형성시키기 위하여주사/서스테인전극라인들(Y)에 공급되는 스캔 펄스의 펄스폭을 3㎲ 이상으로 설정하고 있다. 또한, 각 서브필드는 방전셀의 벽전하를 재결합시키기 위한 소거기간을 포함한다. 따라서, 종래의 선택적 쓰기방식에서는 10개의 서브필드들을 한 프레임으로 구성할 수 없다. 다시 말하여, 종래의 선택적 쓰기방식의 어드레스 기간은 3㎲(스캔펄스의 펄스폭)×480라인×10(서브필드 수)으로 산출된 14.4㎳이다. 여기에 소거기간인 100㎲×10(서브필드 수)=1㎳와 수직동기신호(Vsync)의 여유기간 및 리셋기간을 포함하면 종래의 선택적 쓰기방식에서는 10개의 서브필드들을 한 프레임으로 구성할 수 없다. 하지만, 본 발명에서는 4개의 선택적 쓰기 어드레스 기간에 주사/서스테인전극라인(Y)에 공급되는 스캔 펄스의 펄스폭은 3㎲이고, 8개의 선택적 소거 어드레스 기간에 주사/서스테인전극라인(Y)에 공급되는 스캔 펄스의 펄스폭은 1㎲이다. 따라서 어드레스 기간은 3㎲(스캔펄스의 펄스 폭)×480라인×4(서브필드 수)로 산출된 5.76㎳와 1㎲(스캔펄스의 펄스 폭)×480라인×8(서브필드 수)로 산출된 3.84㎳로 합쳐진 값인 9.6㎳이다. 또한, 본 발명에서는 소거기간을 포함하지 않기 때문에 한 프레임 12개의 서브필드를 포함할 수 있다. 따라서, 본 발명에 따른 PDP의 구동방법은 종래의 선택적 쓰기방식에 비하여 서브필드의 수가 늘어남으로써 동영상에서의 의사윤곽 노이즈를 줄일 수 있다.Comparing the present invention with the conventional selective writing method, the pulse width of the scan pulse supplied to the scan / sustain electrode lines (Y) is 3 ㎲ or more in order to form sufficient wall charge in the discharge cell in the conventional selective writing method. Setting. Each subfield also includes an erasing period for recombining the wall charges of the discharge cells. Therefore, in the conventional selective writing method, ten subfields cannot be configured in one frame. In other words, the address period of the conventional selective writing method is 14.4 ms calculated as 3 ms (pulse width of scan pulse) x 480 lines x 10 (number of subfields). In addition, when the erasing period 100 ms x 10 (number of subfields) = 1 ms and the margin period and reset period of the vertical synchronization signal Vsync are included, 10 subfields can be configured as one frame in the conventional selective writing method. none. However, in the present invention, the pulse width of the scan pulse supplied to the scan / sustain electrode line Y in four selective write address periods is 3 s, and is supplied to the scan / sustain electrode line Y in eight selective erase address periods. The pulse width of the scanned pulse is 1 ms. Therefore, the address period is calculated as 5.76 ms calculated as 3 ms (pulse width of scan pulse) x 480 lines x 4 (number of subfields) and 1 ms (pulse width of scan pulses) x 480 lines x 8 (number of subfields). 9.6 ms, which is the sum of 3.84 ms. In the present invention, since the erase period is not included, 12 subfields of one frame may be included. Therefore, the method of driving a PDP according to the present invention can reduce pseudo contour noise in a video by increasing the number of subfields as compared with the conventional selective writing method.
본 발명의 PDP의 구동방법을 종래의 선택적 소거방식과 비교해 보면, 종래의 선택적 소거방식에서는 비표시기간인 전면 라이팅기간에 전화면이 라이팅 되므로 콘트라스트가 저하되는 단점이 있다. 즉, 종래의 선택적 소거방식에서는 매 서브필드마다 라이팅기간이 포함된다. 하지만, 본 발명의 PDP의 구동방법에서 선택적소거방식으로 구동되는 서브필드는 라이팅기간을 포함하지 않으므로 종래의 선택적 소거방식에 비해 콘트라스트를 향상시킬 수 있다.Comparing the PDP driving method of the present invention with the conventional selective erasing method, the conventional selective erasing method has a disadvantage in that the contrast is lowered because the full screen is written in the front writing period which is the non-display period. That is, in the conventional selective erasing method, the writing period is included in every subfield. However, in the PDP driving method of the present invention, the subfield driven by the selective erasing method does not include a writing period, so that the contrast can be improved as compared with the conventional selective erasing method.
도 5는 본 발명의 다른 실시예에 따른 PDP의 구동방법을 나타내는 도면이다.5 is a diagram illustrating a method of driving a PDP according to another embodiment of the present invention.
도 5를 참조하면, 본 발명의 따른 PDP의 구동방법은 한 프레임 내에 n(n은 자연수)개의 서브필드를 포함하며, 선택적 쓰기방식으로 구동되는 서브필드들(WSF1, WSF3)의 뒷단에 선택적 소거방식으로 구동되는 서브필드들(ESF2, ESF4)이 위치된다. 제 1 서브필드(WSF1)는 전화면을 끄는 리셋기간, 선택된 방전셀들을 켜는 선택적 어드레스 기간, 어드레스 방전에 의해 선택된 방전셀을 서스테인 방전시키는 서스테인 기간으로 나뉘어진다. 제 1 서브필드(WSF1) 이외에 선택적 쓰기방식으로 구동되는 서브필드들은 리셋기간 대신에 셋업기간이 포함된다. 또한, 제 1 서브필드(WSF1)에 포함되어 있는 리셋기간도 셋업기간으로 대치될 수 있다. 제 2 서브필드(ESF2)는 전화면이 라이팅 되는 전면 라이팅 기간 없이 선택된 방전셀을 끄는 선택적 소거 어드레스 기간과 어드레스 방전에 의해 선택된 방전셀들 이외의 방전셀들을 서스테인 방전시키는 서스테인 기간으로 나뉘어진다. 제 2 서브필드(ESF2)를 포함하여 선택적 소거방식으로 구동되는 서브필드들은 제 2 서브필드와 동일한 구성을 갖는다. 또한, 본 발명의 PDP의 구동방법은 선택적 쓰기방식으로 구동되는 서브필드의 뒷단에 소정개수의 선택적 소거방식으로 구동되는 서브필드가 위치될 수 있다. 예를 들어, 한 프레임에서 하나의 선택적 쓰기방식으로 구동되는 서브필드 다음에 2개의 선택적 소거방식으로 구동되는 서브필드가 위치되고, 다음 하나의 선택적 쓰기방식으로 구동되는 서브필드 다음에 1개의 선택적소거방식으로 구동되는 서브필드가 위치될 수 있다.Referring to FIG. 5, the driving method of the PDP according to the present invention includes n (n is a natural number) subfields in one frame, and selectively erases the rear ends of the subfields WSF1 and WSF3 driven by selective writing. The subfields ESF2 and ESF4 which are driven in a manner are located. The first subfield WSF1 is divided into a reset period for turning off the full screen, an optional address period for turning on the selected discharge cells, and a sustain period for sustaining discharge of the discharge cells selected by the address discharge. In addition to the first subfield WSF1, the subfields driven by the selective write method include a setup period instead of a reset period. In addition, the reset period included in the first subfield WSF1 may also be replaced by the setup period. The second subfield ESF2 is divided into a selective erasure address period for turning off the selected discharge cell without a full surface writing period in which the full screen is written, and a sustain period for sustaining discharge cells other than the discharge cells selected by the address discharge. Subfields driven by the selective erasing method including the second subfield ESF2 have the same configuration as the second subfield. In the PDP driving method of the present invention, subfields driven by a predetermined number of selective erasing methods may be located behind the subfields driven by the selective writing method. For example, two selective erasing subfields are positioned after a subfield driven by one selective writing method in one frame, and one selective erasing after a subfield driven by one selective writing method. A subfield driven in a manner can be located.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 고속 구동방법에 의하면 한 프레임 내에 소거기간을 포함하지 않는 다수의 선택적 쓰기방식으로 구동되는 서브필드들과 전면 라이팅 기간 없이 선택적 소거 방식으로 구동되는 서브필드들을 포함한다. 이에 따라, 본 발명에 따른 PDP의 구동방법은 선택적 쓰기방식에 비하여 대폭 어드레스 기간이 짧아지게 되고 서스테인 기간을 충분히 확보할 수 있게 되므로 동영상 의사윤곽 노이즈를 줄이기 위하여 서브필드 수를 늘려도 구동이 가능함은 물론 고속구동이 가능하므로 고해상도의 패널을 구동하기에 적합하게 된다.As described above, according to the high-speed driving method of the plasma display panel according to the present invention, subfields driven by a plurality of selective write methods not including an erasing period in one frame and subfields driven by a selective erasing without front lighting periods. Contains fields. Accordingly, the driving method of the PDP according to the present invention can significantly shorten the address period and sufficiently secure the sustain period as compared to the selective writing method, so that the driving can be performed even by increasing the number of subfields in order to reduce video pseudo contour noise. The high speed drive makes it suitable for driving high resolution panels.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (12)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000053214A KR100352979B1 (en) | 2000-09-07 | 2000-09-07 | Method of Driving Plasma Display Panel in High Speed |
| US09/803,993 US6653795B2 (en) | 2000-03-14 | 2001-03-13 | Method and apparatus for driving plasma display panel using selective writing and selective erasure |
| EP01302317A EP1172794A3 (en) | 2000-03-14 | 2001-03-14 | Method and apparatus for driving plasma display panel using selective writing and selective erasure |
| CNB011173084A CN1158638C (en) | 2000-03-14 | 2001-03-14 | Method and device for selectively recording/canceling to drive plasma display |
| US10/325,835 US7075239B2 (en) | 2000-03-14 | 2002-12-23 | Method and apparatus for driving plasma display panel using selective write and selective erase |
| US11/085,115 US20050179621A1 (en) | 2000-03-14 | 2005-03-22 | Method and apparatus for driving plasma display panel using selective write and selective erase |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000053214A KR100352979B1 (en) | 2000-09-07 | 2000-09-07 | Method of Driving Plasma Display Panel in High Speed |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020019853A true KR20020019853A (en) | 2002-03-13 |
| KR100352979B1 KR100352979B1 (en) | 2002-09-18 |
Family
ID=19688038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000053214A KR100352979B1 (en) | 2000-03-14 | 2000-09-07 | Method of Driving Plasma Display Panel in High Speed |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100352979B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480152B1 (en) * | 2002-05-17 | 2005-04-06 | 엘지전자 주식회사 | Method for driving of plasma display panel |
| KR100480470B1 (en) * | 2002-05-14 | 2005-04-06 | 엘지전자 주식회사 | Driving method of plasma display panel |
| KR100740104B1 (en) | 2005-11-08 | 2007-07-16 | 삼성에스디아이 주식회사 | Plasma display and driving method thereof |
| US7508359B2 (en) | 2003-11-03 | 2009-03-24 | Lg Electronics Inc. | Method of driving a plasma display panel |
| US7567226B2 (en) | 2003-05-27 | 2009-07-28 | Lg Electronics Inc. | Method and apparatus for driving a plasma display panel |
-
2000
- 2000-09-07 KR KR1020000053214A patent/KR100352979B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480470B1 (en) * | 2002-05-14 | 2005-04-06 | 엘지전자 주식회사 | Driving method of plasma display panel |
| KR100480152B1 (en) * | 2002-05-17 | 2005-04-06 | 엘지전자 주식회사 | Method for driving of plasma display panel |
| US7567226B2 (en) | 2003-05-27 | 2009-07-28 | Lg Electronics Inc. | Method and apparatus for driving a plasma display panel |
| US7508359B2 (en) | 2003-11-03 | 2009-03-24 | Lg Electronics Inc. | Method of driving a plasma display panel |
| KR100740104B1 (en) | 2005-11-08 | 2007-07-16 | 삼성에스디아이 주식회사 | Plasma display and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100352979B1 (en) | 2002-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100563463B1 (en) | Driving Method of Plasma Display Panel | |
| KR100359015B1 (en) | Method Of Driving Plasma Display Panel In High Speed | |
| KR100524310B1 (en) | Method of Driving Plasma Display Panel | |
| KR100563464B1 (en) | Driving Method of Plasma Display Panel | |
| KR100352979B1 (en) | Method of Driving Plasma Display Panel in High Speed | |
| KR100488152B1 (en) | Method for Driving Plasma Display Panel | |
| KR100373528B1 (en) | Method of Driving Plasma Display Panel in High Speed | |
| KR100551124B1 (en) | Driving method of plasma display panel | |
| KR100480470B1 (en) | Driving method of plasma display panel | |
| KR100508242B1 (en) | Method of Driving Plasma Display Panel | |
| KR100528694B1 (en) | Method of driving plasma display panel | |
| KR100553934B1 (en) | Method for driving plasma display panel | |
| KR100525735B1 (en) | Method of Driving Plasma Display Panel | |
| KR20040006577A (en) | METHOD Of DRIVING PLASMA DISPLAY PANEL | |
| KR100488150B1 (en) | Apparatus and Method for Driving Plasma Display Panel | |
| KR100511794B1 (en) | Method for driving plasma display panel | |
| KR100493621B1 (en) | Method of driving plasma display panel | |
| KR100333417B1 (en) | Plasma Display Panel and Method of Driving the same | |
| KR20040006576A (en) | METHOD Of DRIVING PLASMA DISPLAY PANEL | |
| KR20040073764A (en) | Driving method of plasma display panel | |
| KR20040058547A (en) | Method of driving plasma display panel | |
| KR20040076406A (en) | Method Of Drivig Plasma Display Panel | |
| KR20040094088A (en) | Method and Apparatus for Driving Plasma Display Panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100630 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |