KR20020017275A - Decoding apparatus for wire/wireless communication system - Google Patents
Decoding apparatus for wire/wireless communication system Download PDFInfo
- Publication number
- KR20020017275A KR20020017275A KR1020000050488A KR20000050488A KR20020017275A KR 20020017275 A KR20020017275 A KR 20020017275A KR 1020000050488 A KR1020000050488 A KR 1020000050488A KR 20000050488 A KR20000050488 A KR 20000050488A KR 20020017275 A KR20020017275 A KR 20020017275A
- Authority
- KR
- South Korea
- Prior art keywords
- module
- symbol
- output
- value
- bit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
- H03M13/2714—Turbo interleaver for 3rd generation partnership project [3GPP] universal mobile telecommunications systems [UMTS], e.g. as defined in technical specification TS 25.212
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6519—Support of multiple transmission or communication standards
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
본 발명은 차세대 이동 통신 시스템에서 복호화 기능을 효율적으로 수행하는 기술에 관한 것으로, 특히 병렬 연쇄 부호기와 인터리버, 매퍼를 통해 변조되어 전송된 신호를 복조 처리할 때, 변조 방식에 관계없이 향상된 복조 기능을 발휘하는 유무선 통신 시스템의 복호 장치에 관한 것이다.The present invention relates to a technique for efficiently performing a decoding function in a next generation mobile communication system. In particular, when demodulating a signal transmitted by being modulated through a parallel concatenated coder, an interleaver, and a mapper, the present invention provides an improved demodulation function regardless of a modulation scheme. The present invention relates to a decoding apparatus of a wired and wireless communication system.
차세대 이동 통신 시스템에서는 다양한 전송속도와 서비스 품질을 만족시키기 위하여 강력한 오류 정정 부호가 사용되려는 추세에 있다. 이에 부응되는 병렬 연쇄 부호의 대표적인 예로써, 직렬 연쇄 블록 부호(SCBC: Serially Concatenated Block Code)와 병렬 연쇄 컨벌루션 부호(PCCC: Parallel Concatenated Convolutional Code)를 들 수 있다. 특히, IMT-2000 시스템들은 강력한 오류정정 부호로써 병렬 연쇄 컨벌루션 부호(일명, Turbo Code)를 많이 사용한다.In the next generation mobile communication system, a strong error correction code is used to satisfy various transmission speeds and quality of service. Representative examples of parallel concatenated codes corresponding thereto include a serially concatenated block code (SCBC) and a parallel concatenated convolutional code (PCCC). In particular, IMT-2000 systems use parallel convolutional code (aka Turbo Code) as a powerful error correction code.
또한, 차세대 이동 통신 시스템에서는 고속의 데이터 전송을 위하여 단순한 BPSK나 QPSK 이외에 신호 매퍼를 사용하여 높은 신호 성상도(Constellation)를 가진 변조방식(예: 8-PSK, 16-QAM,32-QAM 등)을 도입하려는 추세에 있다.In addition, in the next generation mobile communication system, a modulation method having a high signal constellation (eg 8-PSK, 16-QAM, 32-QAM, etc.) using a signal mapper in addition to simple BPSK or QPSK for high-speed data transmission. There is a trend to introduce.
도 1은 일반적인 유무선 통신 시스템의 변조단 블록도로서 이에 도시한 바와 같이, 다양한 전송속도와 서비스 품질을 만족시키기 위하여 강력한 오류정정 부호를 사용하여 입력신호열(S)을 부호화 처리하는 병렬 연쇄 부호기(110)와; 상기 병렬 연쇄 부호기(110)의 출력 신호(S),(P1),(P2)를 멀티플렉싱하여 직렬 형태로 출력하는 멀티플렉서(120)와; 상기 멀티플렉서(120)의 출력 데이터의 일부를 제거하거나 반복되는 형태로 출력하는 펑쳐링부(130)와; 상기 펑쳐링부(130)의 출력 데이터를 인터리빙 또는 스크램블링 처리하는 인터리버(140)와; 매퍼선택신호(MSS)에 따라 상기 인터리버(140)로부터 입력되는 비트들을 소정 개수 단위로 묶어 특정의 전송 심볼로 변환한 후 채널(160)측으로 전송하는 매퍼(150)로 구성된 것으로, 이의 작용을 도 2를 참조하여 설명하면 다음과 같다.1 is a block diagram of a modulation stage of a general wired / wireless communication system, as shown in FIG. 1, in which a parallel concatenated encoder 110 encodes an input signal string S using a powerful error correction code to satisfy various transmission rates and quality of service. )Wow; A multiplexer (120) for multiplexing the output signals (S), (P1), and (P2) of the parallel concatenated encoder (110) and outputting them in a serial form; A puncturing unit 130 for removing or reproducing a part of the output data of the multiplexer 120 in a repeated form; An interleaver (140) for interleaving or scrambling the output data of the puncturing unit (130); According to the mapper selection signal (MSS) is composed of the mapper 150 for converting the bits input from the interleaver 140 by a predetermined number unit to convert to a specific transmission symbol and then transmitted to the channel 160, the operation thereof A description with reference to 2 as follows.
병렬 연쇄 부호기(110)는 두개 이상의 엔코더를 포함하여 구성될 수 있으나 여기에서는 두 개의 엔코더(111A,111B)로 구성된 것을 예로하여 설명한다.The parallel concatenated encoder 110 may be configured to include two or more encoders, but it will be described here with an example consisting of two encoders 111A and 111B.
상기 병렬 연쇄 부호기(110)에 입력되는 신호열(S)이 직접 멀티플렉서(120)의 제1입력으로 제공되고, 다른 한편으로는 제1엔코더(111A)를 통해 부호화 처리된 다음 그 멀티플렉서(120)의 제2입력(P1)으로 제공되며, 또 다른 한편으로는 인터리버(""로 병기함)(112)를 통해 신호의 순서가 바뀌어 더욱 랜덤하게 된 다음 제2엔코더(111B)에 의해 부호화 처리되어 그 멀티플렉서(120)의 제3입력(P2)으로 제공된다. 상기 엔코더(111A),(111B)에서 R1, R2는 그들의 부호율(Code rate)을 의미한다.The signal sequence S input to the parallel concatenated encoder 110 is directly provided as a first input of the multiplexer 120, and, on the other hand, is encoded through a first encoder 111A and then of the multiplexer 120. The second input P1, and on the other hand the interleaver (" The order of the signals is changed through the 112 and becomes more random, and then encoded by the second encoder 111B and supplied to the third input P2 of the multiplexer 120. The encoder ( R1 and R2 in 111A and 111B mean their code rates.
상기 멀티플렉서(120)는 상기 병렬 연쇄 부호기(110)로부터 입력되는 신호(S),(P1),(P2)들을 직렬 형태로 변환하여 출력하게 되고, 이 직렬 데이터가 펑쳐링부(130)에 의해 일부가 제거되거나 반복되는 형태로 출력된다.The multiplexer 120 converts the signals S, P1, and P2 input from the parallel chain encoder 110 into a serial form, and outputs the serial data by the puncturing unit 130. Is output in the form of being removed or repeated.
상기 펑쳐링부(130)의 출력 데이터가 인터리버(""로 병기함)(140)를 통해 매퍼(Mapper)(150)에 전달되는데, 여기서, 인터리버(140)는 통상의 인터리버로 한정되는 것이 아니라, 스크램블러 또는 그와 유사한 역할을 수행하는 기기를 통칭한 것이다.The output data of the puncturing unit 130 is an interleaver (" The interleaver 140 is not limited to a conventional interleaver, but refers to a device that performs a scrambler or similar role. will be.
상기 매퍼(150)는 매퍼선택신호(MSS)에 따라, 상기 인터리버(140)로부터 입력되는 신호 비트들을 Z 개()개씩 묶어서 특정 전송심볼로 변환해 주는 역할을 수행한다. 여기서,는 매퍼 함수이다. 예로써, 상기 매퍼선택신호(MSS)가 16-QAM에 해당될 경우, 주어진 입력신호에 따라 출력심볼를 발생시킨다. 이 매퍼(150)의 보다 자세한 동작 원리는 도 2에 나타나 있다.The mapper 150 generates Z signal bits input from the interleaver 140 according to a mapper selection signal MSS. ) Specific symbols It converts to. here, Is a mapper function. For example, when the mapper selection signal MSS corresponds to 16-QAM, a given input signal According to the output symbol Generates. A more detailed working principle of this mapper 150 is shown in FIG.
도 2a는 도면 1에 나타나 있는 매퍼(150)의 동작을 설명하기 위한 것으로, 이는 상기 매퍼선택신호(MSS)가 8-PSK에 해당하는 경우의 한 가지 예이다. 이와 같은 경우, 상기 매퍼(150)는 상기 인터리버(140)의 출력들을 3비트씩 묶어서 하나의 출력 심볼로 대응시킨다. 여기서, 아래 첨자 t는 시간을 나타내는 인덱스(Index)이다. 상기는 집합 Χ의 원소 중의 하나로서 이는 매퍼 함수에 의해 결정된다. 8-PSK에 해당하는의 정의는 도 2b에 나타나 있으며, 집합 Χ는 다음의 식으로 정의된다.FIG. 2A illustrates an operation of the mapper 150 shown in FIG. 1, which is an example in which the mapper selection signal MSS corresponds to 8-PSK. In this case, the mapper 150 outputs three bits of the output of the interleaver 140. One output symbol, grouped together To match. Here, the subscript t is an index representing time. remind Is one of the elements of the set Χ, which is a mapper function Determined by Equivalent to 8-PSK Is defined in Fig. 2B, and the set? Is defined by the following equation.
여기서, 이고,는 전송신호의 전력량을 의미한다.here, ego, Is the amount of power of the transmission signal.
한편, 도 3은 도 1과 같은 변조단에 대응되는 종래의 복조단 블록도로서 이를 참조하여 종래의 복조 기술을 설명하면 다음과 같다.3 is a block diagram of a conventional demodulation stage corresponding to the modulation stage shown in FIG. 1.
도 1과 같은 변조단을 통해 변조된 후 채널(160)을 통해 전송되는 심볼신호()가 복조기(310)에 의해 복조 처리되고, 디인터리버(320)에 의해 인터리버의 역기능이 수행된 후 디멀티플렉서(330)에 입력되는데, 이때, 그 디멀티플렉서(330)는 일렬로 입력되는 신호 열을 종류에 따라 분류해 주는 역할을 수행한다.The symbol signal transmitted through the channel 160 after being modulated through the modulation stage as shown in FIG. ) Is demodulated by the demodulator 310, and the demultiplexer 330 is input to the demultiplexer 330 after the reverse function of the interleaver is performed by the deinterleaver 320. It plays a role to classify according to.
상기 디멀티플렉서(330)의 출력,,는 상기 도 1의 병렬 연쇄 부호기(110)의 출력 S,P1,P2에 해당되는 데이터열들이다.Output of the demultiplexer 330 , , Are data strings corresponding to the outputs S, P1, and P2 of the parallel concatenated encoder 110 of FIG.
PCE 복호기(340)는 상기 디멀티플렉서(330)의 출력,,를 대상으로 MAP 계열 복호 알고리즘을 사용하여 복호화 처리하게 되는데, 이때, 제1엔코더용 맵모듈(341) 및 제2엔코더용 맵모듈(343), 인터리버(342A),(342B) 및 디인터리버(342C)가 이용되는데, 이 맵모듈(343)은 MAP 계열의 복호 알고리즘에 의해 동작하는 MAP 모듈이다.PCE decoder 340 outputs the demultiplexer 330 , , Decoding process using the MAP series decoding algorithm, the first encoder map module 341 and the second encoder map module 343, the interleaver 342A, 342B and the deinterleaver 342C. Is used, and this map module 343 is a MAP module operated by a MAP series decoding algorithm.
수신신호 판단부(350)에서는 상기 PCE 복호기(340)를 통해 복호화 처리된 수신 신호가 어떠한 신호인지를 판단하게 된다.The reception signal determination unit 350 determines which signal is a received signal decoded by the PCE decoder 340.
그러나, 이와 같은 종래의 복호 장치에 있어서는 신호 복조기(Demodulator)와 PCE 복호기가 독립적으로 동작하게 되어 있어 있으므로, 변조단에서의 다양한 변조방식에 적응적으로 대응하는데 어려움이 있고, 우수한 복호 성능을 발휘할 수 없는 결함이 있었다.However, in such a conventional decoder, since the signal demodulator and the PCE decoder operate independently, it is difficult to adaptively adapt to various modulation schemes at the modulation stage, and excellent decoding performance can be exhibited. There was no fault.
따라서, 본 발명의 목적은 변조단에서의 여러 변조방식에 대응하여 적응적으로 복조기능을 발휘할 수 있도록 하고, 역궤환 개념을 적용하여 신호 복조기와 PCE 복호기가 서로 상관성을 갖고 동작하는 유무선 통신 시스템의 복호 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide an adaptive demodulation function corresponding to various modulation schemes in a modulation stage, and to apply a backward feedback concept to a signal demodulator and a PCE decoder to operate in a correlation with each other. In providing a decoding device.
도 1은 종래 기술에 의한 유무선 통신 시스템의 변조단 블록도.1 is a block diagram of a modulation stage of a wired and wireless communication system according to the prior art.
도 2a는 도 1에서 8-PSK 변조 방식이 선택된 경우 매퍼의 동작 설명도.2A is an explanatory diagram of the operation of the mapper when the 8-PSK modulation scheme is selected in FIG. 1;
도 2b는 도 1에서 8-PSK 변조 방식이 선택된 경우 함수의 동작 설명도.FIG. 2B is a function when the 8-PSK modulation scheme is selected in FIG. Diagram of operation of the.
도 3은 종래 기술에 의한 복조단의 블록도.3 is a block diagram of a demodulation stage according to the prior art;
도 4는 본 발명에 의한 복조단의 일실시 예시 블록도.Figure 4 is an exemplary block diagram of a demodulation stage according to the present invention.
도 5는 도 4에서 PCE 복호기의 상세 블록도.5 is a detailed block diagram of a PCE decoder in FIG. 4;
도 6은 본 발명에 적용되는 트렐리스 부호기의 입출력 관계 설명도.6 is an explanatory diagram of input and output relationships of a trellis encoder according to the present invention;
도 7은 본 발명에 적용되는 SISO 모듈의 입출력 관계 설명도.7 is an explanatory diagram of input / output relationships of a SISO module to which the present invention is applied;
도 8은 도 5에서 BIBO 모듈의 입출력 관계 설명도.FIG. 8 is an explanatory diagram of input and output relationships of a BIBO module in FIG. 5; FIG.
도 9a,9b는 도 5에서 비트/심볼 메트릭 변환기의 입출력 관계 설명도.9A and 9B are explanatory diagrams of input and output relationships of the bit / symmetric metric converter in FIG.
도 10a,10b는 도 5에서 심볼/비트 메트릭 변환기의 입출력 관계 설명도.10A and 10B are explanatory diagrams of input and output relationships of a symbol / bit metric converter in FIG. 5;
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
410 : BIBO 모듈 420 : 디인터리버410: BIBO module 420: deinterleaver
430 : 디멀티플렉서 440 : PCE 복호기430 demultiplexer 440 PCE decoder
450 : 인터리버 460 : 수신신호 판단부450: interleaver 460: reception signal determination unit
본 발명의 제1특징에 따르면, 변조단에서 PCE의 출력을 인터리버나 스크램블러 또는 이와 유사한 기능을 발휘하는 장치를 통과시킨 후 매퍼를 통해 다양한 변조 방식(예: 8-PSK, 16-QAM,32-QAM 등)을 사용하여 신호를 전송하는 유무선 통신 시스템의 복조단에서, 하나의 복호기 구조로 여러 변조 방식에 대응하여 효율적으로 복호 기능을 수행한다.According to a first aspect of the present invention, the output of the PCE at the modulation stage is passed through an interleaver, a scrambler, or a device having a similar function, and then various modulation schemes (eg, 8-PSK, 16-QAM, 32-) through a mapper. In a demodulation stage of a wired / wireless communication system that transmits signals using QAM, etc., a decoder performs a decoding function efficiently in response to various modulation schemes with one decoder structure.
본 발명의 제2특징에 따르면, 상기 제1특징에서 설명한 변조단을 통해 전송된 신호를 복조단에서 복조할 때, 수신 신호는 특정한 모듈(예: BIBO 모듈)을 통하여 특정한 계산 과정을 완료한 후, 출력 정보를 PCE 복호기의 입력으로 제공하여 1회의 복호 과정을 수행한다. 이후, PCE 복호기의 출력 값들 중 기존 시스템에서 사용하지 않았던 값들을 적절한 형태로 역궤환(Feedback)시켜서 BIBO 모듈의 입력으로 제공한다. 이후, 다시 상기의 과정을 1회 반복 수행한다. 이후, 주어진 특정 요건이 만족될 때까지 상기의 과정을 반복 수행한다.According to a second aspect of the present invention, when a demodulation stage demodulates a signal transmitted through the modulation stage described in the first aspect, the received signal completes a specific calculation process through a specific module (for example, a BIBO module). In addition, the output information is provided to the input of the PCE decoder to perform one decoding process. Thereafter, among the output values of the PCE decoder, values not used in the existing system are fed back into the appropriate form and provided as inputs of the BIBO module. Thereafter, the above process is repeated once. Thereafter, the above process is repeated until a given specific requirement is satisfied.
본 발명의 제3특징에 따르면, 상기 제2특징에서의 PCE 복호기는 통상의 MAP 계열 복호 알고리즘 대신 SISO 계열의 복호 알고리즘이나 이와 동일한 역할을 수행할 수 있는 알고리즘을 사용한다.According to a third aspect of the present invention, the PCE decoder in the second aspect uses an SISO-based decoding algorithm or an algorithm capable of performing the same role as the conventional MAP sequence decoding algorithm.
본 발명의 제4특징에 따르면, 상기 제2특징에서 PCE 복호기의 출력 값들 중역궤환시키는 정보로 경판정 값이나 연판정 값을 사용할 수 있다.According to the fourth aspect of the present invention, the hard decision value or the soft decision value may be used as information for performing the feedback feedback of the output values of the PCE decoder in the second feature.
도 4는 본 발명에 의한 유무선 통신 시스템의 복호 장치의 일실시 예시 블록도로서 이에 도시한 바와 같이, 다양한 변조 형태로 전송된 심볼신호()에 대해 특정 계산과정을 수행한 후 후술할 PCE 복호기(440)로부터 역궤환되는 신호를 입력받아 특정 요건이 만족될 때까지 계산 과정을 반복적으로 수행하는 BIBO 모듈(410)과; 상기 BIBO 모듈(410)에서 출력되는 신호를 원래의 순서대로 복원시켜 주는 디인터리버(420)와; 상기 디인터리버(420)로부터 일렬로 입력되는 신호 열을 종류에 따라 분류해 주는 디멀티플렉서(430)와; 상기 디멀티플렉서(430)로부터 입력되는 신호에 대해 복호화 과정을 수행한 후 출력값 중에서 기존 시스템에서 사용하지 않았던 소정의 정보를 적절한 형태로 변환하여 인터리버(450)를 통해 상기 BIBO 모듈(410)측으로 역궤환시키는 과정을 주어진 특정 요건이 만족할 때까지 반복 수행하는 PCE 복호기(440)와; 상기 PCE 복호기(440)를 통해 복호화 처리된 수신 신호가 어떠한 신호인지를 판단하는 수신신호 판단부(460)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 5 내지 도 10을 참조하여 상세히 설명하면 다음과 같다.FIG. 4 is a block diagram showing an embodiment of a decoding apparatus of a wired / wireless communication system according to the present invention. As shown in FIG. A BIBO module 410 that performs a specific calculation process for the N-th input signal and repeatedly performs a calculation process until a specific requirement is satisfied by receiving a signal returned from the PCE decoder 440 which will be described later; A deinterleaver 420 for restoring the signal output from the BIBO module 410 in an original order; A demultiplexer 430 for classifying signal strings input from the deinterleaver 420 according to types; After performing a decoding process on the signal input from the demultiplexer 430, converts predetermined information, which is not used in the existing system, among the output values into an appropriate form, and reversely feeds it back to the BIBO module 410 through the interleaver 450. A PCE decoder 440 which repeats the process until a given specific requirement is satisfied; The reception signal determination unit 460 determines which signal is a received signal decoded by the PCE decoder 440. The operation of the present invention configured as described above is described in detail with reference to FIGS. 5 to 10. The explanation is as follows.
BIBO(BIBO: Bit-Input Bit-Output) 모듈(410)은 도 1과 같은 변조단을 통해 변조된 후 채널(160)을 통해 전송되는 심볼신호()를 입력받아 일정한 연산을 수행한다.The BIBO (BIBO: Bit-Input Bit-Output) module 410 is a symbol signal transmitted through the channel 160 after being modulated through a modulation stage as shown in FIG. ) Is input to perform a certain operation.
상기 BIBO 모듈(410)의 출력신호는 디인터리버(420) 및 디멀티플렉서(430)를 통해 PCE 복호기(440)에 입력되는데, 이때, 그 디멀티플렉서(430)는 일렬로 입력되는 신호 열을 종류에 따라 분류해 주는 역할을 수행한다. 상기 PCE 복호기(440)는 입력되는 정보를 이용하여 소정의 복호 과정을 1회 수행한 후, 출력 중 일부를 상기 BIBO 모듈(410)의 입력으로 사용할 수 있도록 역궤환시킨다.The output signal of the BIBO module 410 is input to the PCE decoder 440 through the deinterleaver 420 and the demultiplexer 430. In this case, the demultiplexer 430 classifies the signal sequence inputted in series. It plays a role. The PCE decoder 440 performs a predetermined decoding process once using the input information, and then reverse-feeds a portion of the output to be used as the input of the BIBO module 410.
이후, 다시 상기 BIBO 모듈(410)의 연산이 수행된 다음 상기 PCE 복호기(440)의 연산이 1회 수행된다.Thereafter, the operation of the BIBO module 410 is performed again, and then the operation of the PCE decoder 440 is performed once.
이상의 과정이 주어진 조건을 만족할 때까지 반복적으로 수행된다.The above process is repeatedly performed until the given condition is satisfied.
상기 PCE 복호기(440)는 역궤환 정보를 발생하기 위하여, SISO(SISO: Soft-Input Soft-Output) 계열의 알고리즘을 사용하는데, 이 SISO 모듈의 입출력 관계를 도 6 및 도 7에 나타내었다.The PCE decoder 440 uses a soft-input soft-output (SISO) -based algorithm for generating backward feedback information. The input / output relationship of the SISO module is illustrated in FIGS. 6 and 7.
도 6은 트렐리스를 이용하여 부호어를 발생시키는 임의의 트렐리스 부호기(601)를 나타낸 것으로, 이 트렐리스 부호기(601)는 입력에 대하여 부호어를 발생시킨다.6 shows an arbitrary trellis coder 601 that generates codewords using trellis, which is input. Codeword Generates.
도 7은 상기 도 6의 트렐리스 부호기(601)에 SISO 모듈(701)이 적용되어 복호 과정이 수행될 경우, 그 SISO 모듈(701)의 입출력 값을 나타낸 것이다. 여기서,,,,들은 트렐리스 부호기(601)의 입력와 출력 부호어의 확률 값들이다. 상기 확률 표시 값에서 ""와 ""는 각각 SISO 모듈(701) 통과 전,후의 확률 값들임을 의미하며, 이 확률 값들은 소정의 SISO 복호 알고리즘에 의해서 계산된다.FIG. 7 illustrates an input / output value of the SISO module 701 when the decoding process is performed by applying the SISO module 701 to the trellis encoder 601 of FIG. 6. here, , , , Input of trellis encoder 601 And output codewords Are the probability values of. In the probability indication value " "Wow " Denotes probability values before and after passing the SISO module 701, respectively, which are calculated by a predetermined SISO decoding algorithm.
또한, 상기 BIBO 모듈(410)의 동작 원리는 다음과 같다. 상기 BIBO 모듈(410)의 입출력관계는 도 8과 같다. 즉, BIBO 모듈(410)의 입력신호는와이고, 출력신호는이다. 여기서,는 수신 심볼이며,와는 각각 BIBO 모듈(410)에 대하여 입,출력되는의 확률 값이다.In addition, the operation principle of the BIBO module 410 is as follows. The input / output relationship of the BIBO module 410 is shown in FIG. 8. That is, the input signal of the BIBO module 410 is Wow And the output signal is to be. here, Is the received symbol, Wow Is input and output for each BIBO module 410 Is the probability value of.
이때,는 최초 연산 시에 균일 분포를 갖도록 모든에 대하여 동일한 값을 부여한다. 그런 후 다음번의 반복 시에는 PCE 복호기(440)로부터 역궤환된 값을 사용하게 된다. 상기 BIBO 모듈(410)측으로 역궤환되는 값으로, 경판정 값(Hard-decision value)이나 연판정 값(Soft-decision value)을 사용할 수 있다.At this time, All have a uniform distribution Give the same value for. Then, at the next iteration, the value returned from the PCE decoder 440 is used. A hard-decision value or a soft-decision value may be used as the value fed back to the BIBO module 410.
상기는 아래의 식으로 정의된다.remind Is defined by the equation
상기는 전송 심볼가 통과한 채널에 의해 발생하는 신호의 왜곡 정도를 나타내는 것이고,는 복소 부가 백색 가우스 잡음임을 의미한다. 그리고,와의 관계를 다음과 같이 두 가지의 식으로 표현할 수 있다.remind Is a transmission symbol Indicates the degree of distortion of the signal generated by the channel through which Means that the complex addition is a white Gaussian noise. And, Wow Can be expressed by two equations.
첫째, 연판정 값을 사용할 경우,First, when using soft decision values,
상기 식에서,는를 발생시키는의 j번째 비트의 값을 의미한다. 여기서,,,이다. 한편,는 다음과 같이정의된다.Where Is Generating J bit of Means the value of. here, , , to be. Meanwhile, Is defined as:
둘째, 경판정 값을 사용할 경우,Second, when using hard decision values,
상기의 식에서,는 다음의 식에 의해 결정된다.In the above formula, Is determined by the following equation.
상기의 식에서,는 바로 이전의 1 회의 복호 과정을 수행하는 것에 의해 결정된 값들이다.In the above formula, Are values determined by performing the previous one decoding process.
한편, PCE 복호기(440)의 작용을 도 5를 참조하여 좀더 상세히 설명하면 다음과 같다.Meanwhile, the operation of the PCE decoder 440 will be described in more detail with reference to FIG. 5.
상기 디멀티플렉서(430)의 출력 데이터열,,중에서,는 직접 비트/심볼 메트릭 변환기(440A)의 제1입력으로 제공되고,는 인터리버(440A)를 통해 제2입력으로 제공된다. 이때, 상기 비트/심볼 메트릭 변환기(440B)는 입력으로 주어진 각 비트들에 대한 확률을 심볼 확률로 변환시켜 제2엔코더용 SISO 모듈(440H)의 제1입력으로 제공한다.Output data string of the demultiplexer 430 , , Between, Is provided directly to the first input of the bit / symbol metric converter 440A, Is provided to the second input via the interleaver 440A. In this case, the bit / symbol metric converter 440B converts the probability for each bit given as an input into a symbol probability and provides the converted symbol probability to the first input of the SISO module 440H for the second encoder.
또한, 비트/심볼 메트릭 변환기(440C)는 상기,비트들에 대한 확률을 심볼 확률로 변환시킨다. 제1엔코더용 SISO 모듈(440D)는 상기 비트/심볼 메트릭변환기(440C)의 출력값과 비트/심볼 메트릭 변환기(440R)를 통해 궤환되는 값을 입력으로 하여 복호화 과정을 수행한다.Bit / symbol metric converter 440C may also , Convert the probability for bits to symbol probability. The first encoder SISO module 440D outputs the output value of the bit / symbol metric converter 440C. And value fed back through bit / symbol metric converter 440R Decode process is performed by using.
상기 제1엔코더용 SISO 모듈(440D)의 제2출력값는 다음단의 심볼/비트 메트릭 변환기(440E), 인터리버(440F), 비트/심볼 메트릭 변환기(440G)를 순차적으로 통해 상기 제2엔코더용 SISO 모듈(440H)의 제2입력으로 제공된다.Second output value of the first encoder SISO module (440D) Is provided to the second input of the SISO module 440H for the second encoder sequentially through the symbol / bit metric converter 440E, the interleaver 440F, and the bit / symmetric metric converter 440G.
또한, 상기 제1엔코더용 SISO 모듈(440D)의 제1출력값은 심볼/비트 메트릭 변환기(440I)에 제공되어 주어진 심볼들에 대한 확률이 각 비트들의 확률로 변환된 후 디멀티플렉서(440J)에 제공되어 이로부터 데이터열, P1"가 출력된다.Also, a first output value of the first encoder SISO module 440D. Is provided to the symbol / bit metric converter 440I so that the probability for a given symbol is converted to the probability of each bit, and then provided to the demultiplexer 440J to provide a data sequence therefrom. , P1 "is output.
상기 제2엔코더용 SISO 모듈(440H)은 상기의 경로를 통해 입력되는 값,에 대해 복호화 과정을 수행하여 그에 따른 출력값,를 발생한다. 상기 출력값는 심볼/비트 메트릭 변환기(440P) 및 디인터리버(440Q)를 통해 상기 비트/심볼 메트릭 변환기(440R)측으로 제공되고, 또 다른 출력값는 심볼/비트 메트릭 변환기(440K)를 통해 디멀티플렉서(440L)측으로 제공된다.The second encoder SISO module 440H is a value input through the above path. , Decryption process for and output value accordingly , Occurs. The output value Is provided to the bit / symmetric metric converter 440R through a symbol / bit metric converter 440P and a deinterleaver 440Q, and another output value. Is provided to the demultiplexer 440L side via a symbol / bit metric converter 440K.
상기 디멀티플렉서(440J),(440L)에서 출력되는 데이터열,이 컴바이너(440N)의 입력으로 제공되는데, 이 컴바이너(Combiner)(440N)는 입력들에 가중치를 곱한 값들의 합을 출력하는 역할을 수행한다. 상기 컴바이너(440N)의 출력 데이터열과 디멀티플렉서(440J),(440L)에서 출력되는 데이터열 P1", P2"가 멀티플렉서(440O)의 입력으로 제공된다. 또한, 상기 멀티플렉서(440O)의 출력 데이터열이 인터리버(450)를 통해 상기 BIBO 모듈(410)의 입력신호로 제공된다.Data streams output from the demultiplexers 440J and 440L , Provided as an input of the combiner 440N, the combiner 440N serves to output a sum of values multiplied by the weights of the inputs. The output data string of the combiner 440N and the data strings P1 "and P2" output from the demultiplexers 440J and 440L are provided as inputs of the multiplexer 440O. In addition, the output data string of the multiplexer 4440 is an input signal of the BIBO module 410 through the interleaver 450. Is provided.
상기 PCE 복호기(440)의 설명에서, 디멀티플렉서(440J),(440L)의 출력 데이터열 P1", P2"는 도 1에서 병렬 연쇄 부호기(110)의 출력 P1,P2에 해당하는 데이터열들이고,과는 그 병렬 연쇄 부호기(110)의 출력 S1에 해당하는 데이터열이다. 그리고, 제2엔코더용 SISO 모듈(440H)은 도 1에서 제2엔코더(111B)에 대응되는 SISO 모듈이다.In the description of the PCE decoder 440, the output data strings P1 ", P2" of the demultiplexers 440J, 440L are data strings corresponding to the outputs P1, P2 of the parallel concatenated encoder 110 in FIG. and Is a data string corresponding to the output S1 of the parallel concatenated encoder 110. The second encoder SISO module 440H is a SISO module corresponding to the second encoder 111B in FIG. 1.
또한, 상기,,,,,,,들은 부호기 입력와 부호기 출력 부호어의 확률 값들이다. 이 확률들에서 아래 첨자 "1"과 "2"는 도 1의 제1엔코더(111A)와 제2엔코더(111B)에 관한 확률임을 의미한다. 그리고, ""와 ""는 상기 SISO 모듈(440D),(440H)의 통과 전,후의 확률 값들임을 의미한다.Also, the , , , , , , , Heard encoder input And encoder output codewords Are the probability values of. The subscripts "1" and "2" in these probabilities mean probabilities relating to the first encoder 111A and the second encoder 111B of FIG. And, " "Wow " "Means probability values before and after the passing of the SISO modules 440D and 440H.
한편, 도 9a,9b는 상기 도 5에 적용된 비트/심볼 메트릭 변환기(440B)의 입출력 관계를 예시적으로 나타낸 것으로, 이는 입력으로 주어진 각 비트들에 대한 확률을 심볼 확률로 변환시켜 출력하는 역할을 수행한다. 예를 들어, 부호율이일 때, 상기 비트/심볼 메트릭 변환기(440B)는 입력으로 주어진 비트 확률들을 다음의 식을 이용하여 심볼 확률로 변환해 준다.9A and 9B exemplarily illustrate input / output relations of the bit / symbol metric converter 440B applied to FIG. 5, which converts and outputs a probability for each bit given as an input into a symbol probability. To perform. For example, if the code rate is In this case, the bit / symbol metric converter 440B converts the bit probabilities given as input into symbol probabilities using the following equation.
여기서,은 심볼의 j번째 비트의 값이고,은 심볼의 j번째 비트의 값이다.here, Silver symbol Is the value of the j th bit of Silver symbol Is the value of the j th bit in.
한편, 도 10a,10b는 상기 도 5에 적용된 심볼/비트 메트릭 변환기(440E)의 입출력 관계를 예시적으로 나타낸 것으로, 이는 입력으로 주어진 심볼들에 대한 확률을 각 비트들의 확률로 변환시켜 출력하는 역할을 수행한다. 예를 들어, 부호율이일 때, 상기 심볼/비트 메트릭 변환기(440E)는 입력으로 주어진 심볼 확률들을 다음의 식을 이용하여 각 비트들의 확률로 변환해 준다.10A and 10B exemplarily illustrate input / output relations of the symbol / bit metric converter 440E applied to FIG. 5, which converts and outputs the probability of symbols given as input into the probability of each bit. Do this. For example, if the code rate is In this case, the symbol / bit metric converter 440E converts the symbol probabilities given as inputs into the probabilities of the respective bits using the following equation.
여기서,,는 정규화 상수이고, 이는 다음의 식에 의해 정의된다.here, , Is a normalization constant, which is defined by the equation
이상에서 상세히 설명한 바와 같이 본 발명은, 변조단에서의 여러 변조방식에 대응하여 적응적으로 복조기능을 발휘할 수 있도록 하고, 역궤환 개념을 적용하여 신호 복조기와 PCE 복호기가 서로 상관성을 갖고 동작하도록 함으로써, 복조단의 신뢰도와 성능을 향상시킬 수 있는 효과가 있다.As described in detail above, the present invention provides an adaptive demodulation function corresponding to various modulation schemes in a modulation stage, and applies a reverse feedback concept so that the signal demodulator and the PCE decoder operate in correlation with each other. As a result, the reliability and performance of the demodulation stage can be improved.
또한, 하나의 변조단이 상황에 따라 신호 매퍼를 이용하여 다양한 형태로 변조 방식을 선택하더라도 복조단에서 구조를 변경시키지 않고도 이에 적응적으로 대처할 수 있게 함으로써 원가를 절감할 수 있는 효과가 있다.In addition, even if one modulation stage selects a modulation scheme in various forms using a signal mapper according to the situation, the demodulation stage can adaptively cope with it without changing the structure, thereby reducing the cost.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000050488A KR20020017275A (en) | 2000-08-29 | 2000-08-29 | Decoding apparatus for wire/wireless communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000050488A KR20020017275A (en) | 2000-08-29 | 2000-08-29 | Decoding apparatus for wire/wireless communication system |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020017275A true KR20020017275A (en) | 2002-03-07 |
Family
ID=19685907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000050488A KR20020017275A (en) | 2000-08-29 | 2000-08-29 | Decoding apparatus for wire/wireless communication system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20020017275A (en) |
-
2000
- 2000-08-29 KR KR1020000050488A patent/KR20020017275A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1746758B1 (en) | Concatenated space-time coding | |
KR100334819B1 (en) | Channel coding device and method for rate matching | |
US6611513B1 (en) | CDMA system with iterative demapping of a received signal | |
EP1566911B1 (en) | Reduced complexity multi-turbo multi-user detector | |
EP0999669A1 (en) | Method and apparatus for diversity reception of user messages with different forward error correction | |
US20090046771A1 (en) | Reception quality estimating apparatus, wireless communication system, and reception quality estimating method | |
US20090103568A1 (en) | Method and System for Non-Gaussian Code-Division-Multiple-Access Signal Transmission and Reception | |
US20110022925A1 (en) | Turbo Coding for Upstream and Downstream Transmission in Cable Systems | |
CN101523734B (en) | Method and apparatus for turbo encoding | |
WO2013093359A1 (en) | Method of transmitting a digital signal for a semi-orthogonal ms-marc system, and corresponding programme product and relay device | |
WO1998023073A1 (en) | Coded modulation for fading channels | |
CA2299317A1 (en) | Communications systems and methods employing selective recursive decoding | |
KR100374787B1 (en) | Bandwidth-efficient concatenated trellis-coded modulation decoder and method thereof | |
JP2012527815A (en) | Encoder, decoder, encoding, and decoding method | |
FR2831736A1 (en) | APPARATUS AND METHOD FOR GENERATING AN ERROR DETECTION INFORMATION SEQUENCE AND MONITORING APPARATUS AND METHOD FOR ERROR DETECTION | |
WO2013093361A1 (en) | Method for transmitting a digital signal for a non-orthogonal ms-marc system, and corresponding programme product and relay device | |
JP3794500B2 (en) | Data transmission method and apparatus for encoding signals | |
CN1246227A (en) | Receiver decoder circuitry, and associated method, for decoding channel encoded signal | |
EP0986180B1 (en) | Turbo-code decoder | |
US6134696A (en) | Encoding and decoding rate-1/n convolutional codes and their punctured versions | |
Gappmair | Claude E. Shannon: The 50th anniversary of information theory | |
JP2001251199A (en) | Transmission device, communication system and communication method | |
KR20020017275A (en) | Decoding apparatus for wire/wireless communication system | |
KR20020017276A (en) | Decoding apparatus for wire/wireless communication system | |
Peleg et al. | On coded and interleaved noncoherent multiple symbol detected MPSK |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Withdrawal due to no request for examination |