KR20020012059A - 반도체 패키지용 리드 프레임 - Google Patents

반도체 패키지용 리드 프레임 Download PDF

Info

Publication number
KR20020012059A
KR20020012059A KR1020000045486A KR20000045486A KR20020012059A KR 20020012059 A KR20020012059 A KR 20020012059A KR 1020000045486 A KR1020000045486 A KR 1020000045486A KR 20000045486 A KR20000045486 A KR 20000045486A KR 20020012059 A KR20020012059 A KR 20020012059A
Authority
KR
South Korea
Prior art keywords
lead frame
paddle
lead
semiconductor chip
package
Prior art date
Application number
KR1020000045486A
Other languages
English (en)
Other versions
KR100370480B1 (ko
Inventor
윤한신
Original Assignee
이수남
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이수남, 주식회사 칩팩코리아 filed Critical 이수남
Priority to KR10-2000-0045486A priority Critical patent/KR100370480B1/ko
Publication of KR20020012059A publication Critical patent/KR20020012059A/ko
Application granted granted Critical
Publication of KR100370480B1 publication Critical patent/KR100370480B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지용 리드 프레임을 개시한다. 개시된 본 발명은, 리드 프레임은 밑면에 반도체 칩이 접착되는 중앙의 패들과, 패들의 모서리로부터 하부를 향해 경사지게 연장된 타이-바, 및 타이-바에 연결되어 패들과 수평을 이루면서 반도체 칩의 본드 패드와 전기적으로 연결되는 리드를 포함한다. 리드는 패들보다 하부에 배치되어서, 타이-바는 경사지게 배치된다. 또한, 리드의 밑면이 절반 정도의 두께가 부분 식각되어 돌출부가 형성된다.

Description

반도체 패키지용 리드 프레임{LEAD FRAME FOR SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지의 리드 프레임에 관한 것으로서, 보다 구체적으로는 패키지가 실장되는 보드와 반도체 칩간의 전기적 연결 매개체인 리드 프레임에 관한 것이다.
웨이퍼에 각종 공정에 의해 복수개의 반도체 칩이 구성되면, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하게 된다. 분리된 개개의 반도체 칩에 대해서 보드 실장을 위한 패키징 공정이 실시된다. 패키징 공정중 최종적으로 실시되는 단계는 보드에 전기적으로 접속되는 외부 접속 단자를 형성하는 것인데, 현재에는 주로 외부 접속 단자로서 솔더 볼이 이용되고 있고, 이러한 솔더 볼을 갖는 패키지를 볼 그리드 어레이 패키지라 한다.
도 1에 종래의 볼 그리드 어레이 패키지가 단면도로 도시되어 있다. 도시된 바와 같이, 리드 프레임(2) 표면에 반도체 칩(1)이 접착제(6)를 매개로 접착되어 있다. 반도체 칩(1)의 표면에 배치된 본드 패드가 금속 와이어(3)를 매개로 리드 프레임(2)의 양측 표면과 전기적으로 연결되어 있다. 한편, 리드 프레임(2)의 양측 밑면에는 돌출부(2a)가 형성되어 있는데, 이 돌출부(2a)는 리드 프레임(2)의 밑면을 절반 정도 부분 식각하는 것에 의해 형성된다. 돌출부(2a)의 밑면만이 노출되도록, 전체 결과물이 봉지제(4)로 봉지되어 있다. 노출된 돌출부(2a)의 밑면, 즉 볼 랜드에 솔더 볼(5)이 마운트되어 있다.
그러나, 종래의 볼 그리드 어레이 패키지는 리드 프레임의 중앙부와 양측부가 동일 평면상에 위치하고 있고, 반도체 칩은 리드 프레임의 중앙부에 배치되기 때문에, 와이어 본딩시 금속 와이어가 반도체 칩의 표면보다 돌출될 수 밖에 없다. 이런 이유로 인해서, 와이어 본딩 영역을 봉지하는 봉지제도 반도체 칩의 표면보다 돌출된 금속 와이어 부분보다 더 돌출되어야 하므로, 패키지의 전체 두께를 1㎜ 이하로 줄이는데 한계가 있었다.
따라서, 본 발명은 종래의 리드 프레임이 안고 있는 한계를 극복하기 위해 안출된 것으로서, 금속 와이어가 리드 프레임이나 반도체 칩의 면보다 돌출되지 않도록 하므로써, 패키지의 두께를 리드 프레임과 반도체 칩의 각 두께를 합산한 두께 이내로 줄일 수 있는 반도체 패키지용 리드 프레임을 제공하는데 목적이 있다.
도 1은 종래 기술에 따른 리드 프레임을 갖는 볼 그리드 어레이 패키지를 나타낸 단면도.
도 2 내지 도 6은 본 발명에 따른 리드 프레임을 갖는 볼 그리드 어레이 패키지를 제조 공정 순서대로 나타낸 도면.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 반도체 칩 20 ; 리드 프레임
21 ; 패들 22 ; 리드
23 ; 돌출부 24 ; 타이-바
40 ; 금속 와이어 50 ; 봉지제
60 ; 솔더 볼
상기와 같은 목적을 달성하기 위해, 본 발명에 따른 리드 프레임은 다음과 같은 구성으로 이루어진다.
리드 프레임은 밑면에 반도체 칩이 접착되는 중앙의 패들과, 패들의 모서리로부터 하부를 향해 경사지게 연장된 타이-바(tie-bar), 및 타이-바에 연결되어 패들과 수평을 이루면서 반도체 칩의 본드 패드와 전기적으로 연결되는 리드를 포함한다. 리드는 패들보다 하부에 배치되어서, 타이-바는 경사지게 배치된다. 또한, 리드의 밑면이 절반 정도의 두께가 부분 식각되어 돌출부가 형성된다.
상기된 본 발명의 구성에 의하면, 리드 프레임의 패들보다 그의 리드가 하부에 배치되므로써, 금속 와이어가 리드 프레임의 패들 표면보다 돌출되지 않게 된다. 따라서, 와이어 본딩 영역을 봉지하는 봉지제도 패들의 표면보다 돌출되지 않게 되어, 패키지의 전체 두께가 줄어들게 된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
도 2 내지 도 6은 본 발명에 따른 리드 프레임을 이용해서 볼 그리드 어레이 패키지를 제조하는 공정을 나타낸 도면이다.
먼저, 단면도인 도 2와 평면도인 도 3에 도시된 리드 프레임(20)을 준비한다. 리드 프레임(20)은 중앙의 패들(21)과, 이 패들(21)의 네 모서리로부터 연장된 타이-바(24), 및 각 타이-바(24)의 단부에 연결된 리드(22)를 포함한다. 리드(22)의 밑면은 그의 절반 두께가 부분 식각되어 돌출부(23)가 형성된다. 후술되겠지만, 돌출부(23)의 밑면이 솔더 볼이 마운트되는 볼 랜드가 된다. 특히, 평행을 이루는 패들(21)과 리드(22)는 동일 평면상에 위치하는 것이 아니라, 타이-바(24)가 다운셋(downset)되어 패들(21)보다 하부에 위치하게 된다.
이어서, 단면도인 도 4와 평면도인 도 5와 같이, 본드 패드가 외곽을 따라 배치된 반도체 칩(10)의 표면을 패들(21)의 밑면에 접착제(30)를 매개로 접착한다. 그러면, 각 본드 패드가 패들(21)의 외곽을 통해서 위로 노출된다. 이때, 반도체 칩(10)은 네 방향에 위치한 리드(22)가 이루는 내부 공간내에 수용되어서, 그의 밑면은 리드(22)의 밑면, 즉 돌출부(23)의 밑면과 동일 평면을 이루거나 적어도 하부로는 돌출되지 않는다.
그런 다음, 노출된 본드 패드와 리드(22)의 표면을 금속 와이어(40)를 매개로 전기적으로 연결한다. 이때, 금속 와이어(40)는 패들(21)과 리드(22)간의 단차진 영역내에 위치하게 되므로, 금속 와이어(40)가 패들(21)의 표면보다 적어도 위로 노출되지 않게 된다.
이어서, 트랜스퍼 몰딩 공정을 실시하여, 돌출부(23)의 밑면만이 노출되도록 전체 결과물을 봉지제(50)로 봉지한다. 이때, 도 5에서는 돌출부(23)의 밑면 뿐만이 아니라 패들(21)의 표면과 반도체 칩(10)의 밑면도 봉지제(50)로부터 노출된 구조를 도시하고 있다. 그 이유는, 반도체 칩(10)과 리드 프레임(20)으로부터 발생되는 고열이 외부로 신속하게 발산되도록 하기 위함이다.
그런 다음, 봉지제(50)로부터 노출된 돌출부(23)의 밑면, 즉 볼 랜드에 솔더 볼(60)을 마운트한 후, 마지막으로 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩(10)으로 분리하면, 도 6에 도시된 본 실시예에 따른 리드 프레임(20)을 갖는 볼 그리드 어레이 패키지가 완성된다.
한편, 리드 프레임(20)의 표면 전체에는 은, 니켈/팔라듐, 금, 또는 구리 산화막이 도금되는 것이 바람직하다.
이상에서 설명한 바와 같이 본 발명에 의하면, 리드 프레임의 패들보다 리드가 하부에 배치되므로써, 금속 와이어가 패들의 표면보다 돌출되지 않게 된다. 그러므로, 와이어 본딩 영역을 봉지하는 봉지제의 표면이 패들의 표면보다는 돌출되지 않게 되어, 패키지의 전체 두께를 0.8㎜ 이하로 줄일 수가 있게 된다.
이상에서는 본 발명에 의한 리드 프레임을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (1)

  1. 반도체 패키지용 리드 프레임으로서,
    반도체 칩이 밑면에 접착되는 중앙의 패들;
    상기 패들의 모서리로부터 하부를 향해 경사지게 연장된 타이-바; 및
    상기 각 타이-바의 단부에 연결되고, 상기 패들과 평행을 이루며, 밑면에는 돌출부를 갖고, 표면은 상기 반도체 칩의 본드 패드와 전기적으로 연결되는 리드를 포함하는 것을 특징으로 하는 반도체 패키지용 리드 프레임.
KR10-2000-0045486A 2000-08-05 2000-08-05 반도체 패키지용 리드 프레임 KR100370480B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0045486A KR100370480B1 (ko) 2000-08-05 2000-08-05 반도체 패키지용 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0045486A KR100370480B1 (ko) 2000-08-05 2000-08-05 반도체 패키지용 리드 프레임

Publications (2)

Publication Number Publication Date
KR20020012059A true KR20020012059A (ko) 2002-02-15
KR100370480B1 KR100370480B1 (ko) 2003-01-29

Family

ID=19681926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0045486A KR100370480B1 (ko) 2000-08-05 2000-08-05 반도체 패키지용 리드 프레임

Country Status (1)

Country Link
KR (1) KR100370480B1 (ko)

Also Published As

Publication number Publication date
KR100370480B1 (ko) 2003-01-29

Similar Documents

Publication Publication Date Title
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
KR100260997B1 (ko) 반도체패키지
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US9362210B2 (en) Leadframe and semiconductor package made using the leadframe
KR940007757Y1 (ko) 반도체 패키지
US8093694B2 (en) Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
KR100355794B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
KR20010037246A (ko) 리드프레임 및 이를 이용한 반도체패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
JP2006049694A (ja) 二重ゲージ・リードフレーム
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR0119757Y1 (ko) 반도체 패키지
KR100345163B1 (ko) 볼 그리드 어레이 패키지
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR100258607B1 (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
KR100575859B1 (ko) 볼 그리드 어레이 패키지
KR100290783B1 (ko) 반도체 패키지
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
JP3082562U (ja) マルチーチップパッケージ
KR20000006787U (ko) 멀티 칩 패키지
KR19980020728A (ko) 열방출 리드를 갖는 반도체 칩 패키지용 리드 프레임
KR20060005717A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160108

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170111

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190108

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20200108

Year of fee payment: 18