KR20020009881A - 감광막 패턴 형성 방법 - Google Patents

감광막 패턴 형성 방법 Download PDF

Info

Publication number
KR20020009881A
KR20020009881A KR1020000043425A KR20000043425A KR20020009881A KR 20020009881 A KR20020009881 A KR 20020009881A KR 1020000043425 A KR1020000043425 A KR 1020000043425A KR 20000043425 A KR20000043425 A KR 20000043425A KR 20020009881 A KR20020009881 A KR 20020009881A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
photosensitive film
photoresist
developing
substrate
Prior art date
Application number
KR1020000043425A
Other languages
English (en)
Inventor
송경수
박태신
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000043425A priority Critical patent/KR20020009881A/ko
Publication of KR20020009881A publication Critical patent/KR20020009881A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • G03F7/2016—Contact mask being integral part of the photosensitive element and subject to destructive removal during post-exposure processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 감광막 패턴 형성 방법에 관하여 개시한다. 이 방법은 반도체기판 상의 감광막을 현상하여 감광막 패턴을 형성하는 단계 및 감광막 패턴이 형성된 반도체기판을 25 ℃ 내지 80 ℃ 온도의 열 순수로 세정하는 단계를 포함한다. 상기 열 순수는 현상공정설비 내의 순수 공급시 일정한 온도를 유지할 수 있는 히터를 장착하여 공급하거나 램프를 이용한 온도 유지를 통해 공급하여 세정한다. 환경친화적이면서도 뛰어난 세정능력을 갖추고 있는 열 순수를 사용함으로써 현상 후의 반도체기판 상에 잔존하는 이물질을 제거함은 물론 환경오염방지의 효과도 기대된다.

Description

감광막 패턴 형성 방법{METHOD OF FORMING A PHOTORESIST PATTERN}
본 발명은 감광막 패턴 형성 방법에 관한 것이다.
반도체소자 제조공정은 다수의 사진공정과 식각공정이 반복적으로 진행된다.
상기 사진공정은 반도체기판 상에 감광막을 도포하고, 노광장비를 통해 감광막 상에 선택적으로 빛을 통과시켜 현상함으로써 감광막 패턴을 형성하게 된다. 일반적으로 상기 감광막 패턴은 식각 마스크의 역할을 수행한다. 즉, 이온 주입공정이나 식각공정에서 반도체기판 상의 감광막 패턴에 의하여 노출되지 아니한 부분은 이온 주입 및 식각으로부터 보호될 수 있다. 이러한 일련의 사진공정, 식각공정 , 이온 주입공정 및 증착공정 등을 통해 반도체소자가 완성되게 된다.
상기 사진공정은 노광공정과 현상공정으로 세분화할 수 있다. 반도체소자의 고집적화로 상기 노광공정에 사용되는 노광장비는 급속한 발전을 거듭하여 초미세 패턴의 형성도 가능한 첨단 노광장비가 사진공정에 사용되어지고 있다. 그러나, 각종의 화학약품을 사용하는 현상공정은 노광장비의 빠른 기술향상에 비하여 별다른 진전이 이루어지지 못하고 있는 것이 사실이다. 이로 인해, 반도체기판 상의 감광막에 미세 패턴을 위한 노광을 실시한 후에도, 현상공정에서 일치된 감광막 패턴으로 구현되지 못하는 경우가 발생하게 된다. 이러한 원인은 여러 가지가 있을수 있으나 그 중에서도 현상공정의 마지막 단계에 해당하는 세정공정에서 그 원인을 찾을 수 있다.
상기 사진공정에서 노광이 완료된 반도체기판은 현상액을 사용하여 감광막 패턴으로 형성된다. 이때, 반도체기판 상에는 감광막의 찌거기 및 현상액 내의 계면 활성제 성분 등의 유기물이 잔존하게 된다. 이러한 이물질은 마이크로 브릿지(Micro Bridge)의 문제를 야기하며, 후속의 식각공정 후에 감광막 패턴의 불량에 의한 배선 단선 및 저항 증가 등을 유발하게 되는 것이다. 따라서, 최첨단의 기술이 집적된 노광장비를 통한 감광막의 노광이 현상공정의 마지막 세정공정에서 완전한 감광막 패턴으로 구현되지 못하는 것이다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 현상공정 후에 반도체기판 상에 잔존하는 각종의 이물질을 제거하는 세정공정을 통해 감광막 패턴의 마이크로 브릿지 및 후속의 식각 후에 발생하는 배선 단선 및 저항 증가 등을 방지할 수 있는 감광막 패턴 형성 방법을 제공하는데 있다.
도 1은 본 발명의 바람직한 실시예를 설명하기 위한 감광막 패턴 형성의 공정 흐름도이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체기판 상의 감광막을현상하여 감광막 패턴을 형성하는 단계 및 상기 감광막 패턴이 형성된 반도체기판을 25 ℃ 내지 80 ℃ 온도의 열 순수로 세정하는 단계를 포함한다.
상기 열 순수는 현상공정설비 내의 순수 공급시 일정한 온도를 유지할 수 있는 히터를 장착하여 공급하거나 램프를 이용한 온도 유지를 통해 공급하여 세정하는 것이 바람직하다.
이하, 도 1을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
반도체기판 상에 감광막을 도포하기 전에 반도체기판 상의 수분을 제거하기 위하여 탈수 베이크(Dehydration Bake)한다(10). 상기 탈수 베이크는 진공상태에서 150 ℃ 내지 200 ℃ 온도에서 진행하는 것이 바람직하다. 상기 탈수 베이크 후에 반도체기판 상에 접착강화제(Adhesion Promoter)를 도포한다(12). 상기 접착강화제는 HMDS(HexaMethylDiSilazane)을 사용할 수 있다. 상기 접착강화제는 반도체기판 상에 감광막이 잘 접착되도록 도와주는 역할을 수행한다.
이어서, 상기 접착강화제가 도포된 반도체기판 전면에 감광막을 도포한다(14). 상기 감광막의 도포는 반도체기판을 고속으로 회전시키며 노즐을 통하여 감광액을 반도체기판 상에 유입하는 스핀 코팅(Spin Coating)방법을 사용하는 것이 바람직하다. 상기 스핀 코팅의 회전은 2000 rpm 내지 8000 rpm 사이의 회전율로 진행하는 것이 바람직하다. 일반적으로 스핀 코팅으로 감광막을 형성하는 경우, 노즐을 통해 유입되는 감광액의 1% 미만이 반도체기판 상에 감광막으로 형성되고 나머지 감광액은 반도체기판의 회전에 의해 밀려나가 밖으로 유출된다.
상기 감광막이 도포된 반도체기판에 소프트 베이크(Soft Bake)공정을 실시한다(16). 상기 소프트 베이크는 감광막 내의 수분 및 솔벤트(Solvent)를 제거하고, 감광막을 안정화시키는 역할을 담당한다. 상기 소프트 베이크에 의해 솔벤트가 제거되면 감광막의 두께는 얇아진다.
상기 소프트 베이크가 완료된 반도체기판은 노광을 위하여 노광장비, 예컨대 스테퍼(Stepper)로 전달된다(18). 스테퍼에서는 포토마스크를 통해 상기 반도체기판의 감광막 상에 노광을 실시한다(20). 이어서, 상기 반도체기판의 가장자리 부분의 감광막을 노광하는 주변 노광 과정을 거친다(22). 상기 주변 노광을 통해 반도체기판 가장자리 부분의 감광막을 후속의 현상공정에서 제거할 수 있다.
상기 주변 노광이 완료된 반도체기판에 PEB(Post Exposure Bake)공정을 실시한다(24). 상기 PEB는 감광막의 노광된 부분과 그러하지 아니한 부분의 차이를 극대화시키어 후속의 현상에 의한 감광막 패턴 형성시 정확한 CD(Critical Dimension) 및 프로파일을 가지도록 하는 역할을 수행한다. 또한 PEB는 후속의 현상공정 후에 남는 잔여물의 생성을 감소시키어 준다.
상기 PEB 후에 현상을 실시한다(26). 상기 현상공정에서 사용하는 현상액은 NaOH 또는 KOH 등의 알카리용액을 현상액으로 사용할 수 있다. 상기 현상을 통해 상기 감광막은 감광막 패턴으로 형성되고 계속해서 세정과정을 거쳐(28) 감광막 패턴의 현상공정이 마무리된다. 이어서, 후속의 공정이 이온주입공정 또는 플라즈마 식각공정인 경우에는 감광막 패턴의 경화를 위하여 하드베이크(Hard Bake)공정을 실시한다(30).
상기 현상공정 후의 세정공정에서 종래의 기술과는 달리 열 순수(Hot DI Water)를 사용하여 세정한다. 상기 열 순수는 25 ℃ 내지 80 ℃ 사이의 온도로 세정하는 것이 바람직하다. 상기 열 순수는 상기 현상공정설비 내의 순수(DI Water) 공급시 일정한 온도를 유지할 수 있는 히터를 장착하여 공급하는 것이 바람직하다. 상기 열 순수의 온도 유지는 램프(Lamp)를 사용하여 조절할 수도 있다. 상기 현상공정 후의 세정공정은 감광막 패턴을 형성하는데 있어 마지막 단계의 중요한 역할을 담당한다. 즉, 현상공정을 마친 반도체기판 상의 이물질들을 환경친화적인 열 순수를 사용하여 세정하면서도 감광막 패턴 형성의 상술한 문제들을 해결할 수 있다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따라 현상공정 후에 열 순수를 사용함으로써 감광막의 찌거기 및 현상액 내의 계면 활성제 성분 등의 유기물을 제거하여 마이크로 브릿지(Micro Bridge) 및 식각공정 후의 배선 단선 및 저항 증가 등을 방지할 수 있다. 또한, 열 순수는 환경친화적인 세정액으로 반도체 산업의 공해 방지에 기여할 수 있는 효과가 있다.

Claims (2)

  1. 반도체기판 상의 감광막을 현상하여 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴이 형성된 반도체기판을 25 ℃ 내지 80 ℃ 온도의 열 순수로 세정하는 단계를 포함하는 감광막 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 열 순수는 현상공정설비 내의 순수 공급시 일정한 온도를 유지할 수 있는 히터를 장착하여 공급하거나 램프를 이용한 온도 유지를 통해 공급하여 세정하는 것을 특징으로 하는 감광막 패턴 형성 방법.
KR1020000043425A 2000-07-27 2000-07-27 감광막 패턴 형성 방법 KR20020009881A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000043425A KR20020009881A (ko) 2000-07-27 2000-07-27 감광막 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000043425A KR20020009881A (ko) 2000-07-27 2000-07-27 감광막 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20020009881A true KR20020009881A (ko) 2002-02-02

Family

ID=19680339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043425A KR20020009881A (ko) 2000-07-27 2000-07-27 감광막 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20020009881A (ko)

Similar Documents

Publication Publication Date Title
JPH09326361A (ja) レジスト現像処理方法
EP4354223A1 (en) Photolithography method based on bilayer photoresist
JP3475314B2 (ja) レジストパターン形成方法
KR20020009881A (ko) 감광막 패턴 형성 방법
JP2010278204A (ja) レジストパターンの形成方法
KR20060071228A (ko) 반도체 소자의 패턴 및 그 형성방법
KR100591156B1 (ko) 스핀 코터 및 이를 이용한 반도체 소자의 제조방법
KR20020012412A (ko) 감광막 패턴 형성 방법
KR20040061442A (ko) 기판의 에지 비드 제거장치 및 방법
KR20090122649A (ko) 반도체 소자 패턴의 해상도 향상 방법
KR100641538B1 (ko) 반도체 제조용 현상 방법
US20070264599A1 (en) Method for manufacturing semiconductor device using immersion lithography process with filtered air
KR100607789B1 (ko) 포토리소그래피 공정의 노광 방법
KR100591130B1 (ko) 반도체 소자 제조 방법
KR100744277B1 (ko) 웨이퍼의 에지 비드 제거장치
KR19990035265A (ko) 반도체 감광막의 현상방법
CN116136651A (zh) 一种改善晶圆显影中光刻胶漂胶的方法
KR20030056359A (ko) 반도체 소자의 제조 방법
JPH1055059A (ja) フォトマスクの製造方法および半導体集積回路装置の製造方法
KR20020019676A (ko) 메쉬형태의 노즐을 구비한 레지스트 현상장치
KR20010003462A (ko) 디유브이 공정을 이용한 실리콘 산화막 식각방법
JPS61131446A (ja) レジストパタ−ン形成方法
KR20060060297A (ko) 반도체 메모리 소자의 미세 패턴 형성 방법
JP2000188275A (ja) ウェハー洗浄装置
JPH0689857A (ja) フォトレジストの現像方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination