KR20020007792A - Method for reducing FeRAM degradation caused by package - Google Patents
Method for reducing FeRAM degradation caused by package Download PDFInfo
- Publication number
- KR20020007792A KR20020007792A KR1020000041250A KR20000041250A KR20020007792A KR 20020007792 A KR20020007792 A KR 20020007792A KR 1020000041250 A KR1020000041250 A KR 1020000041250A KR 20000041250 A KR20000041250 A KR 20000041250A KR 20020007792 A KR20020007792 A KR 20020007792A
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric memory
- ferroelectric
- memory device
- voltage
- package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
Abstract
Description
본 발명은 강유전체 메모리 소자 제조 분야에 관한 것으로, 특히 패키지 공정에 따른 신뢰도 저하를 방지할 수 있는 강유전체 메모리 소자 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of manufacturing ferroelectric memory devices, and more particularly, to a method of manufacturing a ferroelectric memory device capable of preventing a decrease in reliability due to a packaging process.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다.By using a ferroelectric material in a capacitor in a semiconductor memory device, development of a device capable of using a large-capacity memory while overcoming the limitation of refresh required in a conventional dynamic random access memory (DRAM) device has been in progress.
FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.A ferroelectric random access memory (FeRAM) device is a nonvolatile memory device that not only stores stored information even when a power supply is cut off, but also has an operation speed comparable to that of a conventional DRAM.
FeRAM 소자의 축전물질로는 SriBijTa2O9(이하 SBT)와 Pb(Zr,Ti)O3(이하 PZT) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자에 응용하고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.As the storage material of the FeRAM device, Sr i Bi j Ta 2 O 9 (hereinafter referred to as SBT) and Pb (Zr, Ti) O 3 (hereinafter referred to as PZT) thin films are mainly used. Ferroelectrics have hundreds to thousands of dielectric constants at room temperature and have two stable remnant polarization states, making them thin and applying them to nonvolatile memory devices. Nonvolatile memory devices using a ferroelectric thin film use the principle of inputting a signal by adjusting the direction of polarization in the direction of an applied electric field and storing digital signals 1 and 0 by the direction of residual polarization remaining when the electric field is removed. .
이와 같은 특성의 강유전체를 사용하는 메모리 소자는 비휘발성, 저전압, 빠른 데이터 기록 속도 등으로 인해 EEPROM, SRAM, DRAM, 플래쉬 메모리(flash memory) 등의 장점을 모두 가진 이상적인 기억소자로 주목받고 있다. 최근의 공정 기술 발전은 강유전체 메모리 소자의 구현을 점차 가능하게 해주고 있으며, 일부의 경우 고집적 소자의 개발에도 성공하고 있다. 그러나, 이와 같은 집적기술의 발전에도 불구하고 강유전체 메모리 소자의 상용화는 소자의 신뢰성 때문에 지연되고 있다.A memory device using a ferroelectric having such characteristics is attracting attention as an ideal memory device having all the advantages of EEPROM, SRAM, DRAM, flash memory, etc. due to nonvolatile, low voltage, and fast data writing speed. Recent developments in process technology have made it possible to implement ferroelectric memory devices, and in some cases, they have also succeeded in developing highly integrated devices. However, despite the development of such integrated technology, commercialization of ferroelectric memory devices has been delayed due to the reliability of the devices.
일반적으로 강유전체 메모리 소자의 신뢰성은 크게 두 가지로 볼 수 있다. 첫째는 지속적인 데이터 접근이 반복될 때 얼마나 많은 회수까지 데이터를 유지할 수 있느냐하는 문제 즉, 분극 피로(fatigue) 문제와 얼마나 오랫동안 데이터를 유지할 수 있느냐 하는 보유력(retention)의 문제이다.In general, the reliability of the ferroelectric memory device can be seen in two ways. The first is the question of how many times data can be retained when repeated data accesses are repeated, that is, the problem of polarization fatigue and retention for how long data can be retained.
신뢰도에 영향일 미치는 첫 번째 문제, 즉 분극 피로에 의한 열화는 PZT의경우 전극물질을 Pt 대신 IrO2, RuO2와 같은 금속산화물 전극을 사용하여 개선시키는 방법이 제시되고 있으며, SBT의 경우는 다른 강유전체 물질에 비해 Pt를 전극으로 사용하면서도 우수한 분극 피로 특성을 갖는 것으로 보고되고 있다. 따라서, 현재까지는 분극 피로에 의한 신뢰성 저하는 상당한 수준까지 개선되었다고 볼 수 있다. 즉, 최소 1010싸이클(cycle) 또는 1013싸이클까지 소자의 신뢰도에 영향을 주지 않는 수준까지 개발이 진행되어 있다.The first problem affecting reliability, namely deterioration due to polarization fatigue, has been proposed to improve the electrode material by using metal oxide electrodes such as IrO 2 and RuO 2 instead of Pt in the case of PZT. Compared to ferroelectric materials, Pt has been reported to have excellent polarization fatigue properties while being used as an electrode. Thus, it can be said that the degradation of reliability due to polarization fatigue has been improved to the present extent. In other words, development has been carried out to a level that does not affect the reliability of the device until at least 10 10 cycles or 10 13 cycles.
따라서 두 번째 문제, 즉 보유력의 문제가 강유전체 메모리 소자의 신뢰성에 가장 큰 문제로 대두되고 있다. 보유력 문제는 메모리 셀에 임의의 데이터를 기록한 후 일정시간 후 다시 데이터를 읽을 때 오류가 발생하는 것을 말한다. 예를 들어, "0" 또는 "1" 데이터를 메모리 셀에 쓰고 난 후 장시간 방치할 경우 어느 한 방향의 임계전압이 증가(반대방향의 임계전압은 감소)하는 임프린트(imprint) 현상이 발생하게 되고, 그 결과로서 스위칭 전하(switching charge)의 감소가 발생하고, 궁극에는 메모리 소자의 데이터 오류가 발생하여 정상적으로 데이터를 인식하지 못하는 지경에 이르게 된다.Therefore, the second problem, that is, the retention problem, is the biggest problem in the reliability of ferroelectric memory devices. The retention problem refers to an error that occurs when reading data again after a certain time after writing arbitrary data into the memory cell. For example, if left for a long time after writing "0" or "1" data to a memory cell, an imprint phenomenon occurs in which the threshold voltage in one direction increases (the threshold voltage in the opposite direction decreases). As a result, a reduction in switching charge occurs, and ultimately, a data error of a memory device occurs, leading to failure to recognize data normally.
따라서, 강유전체 메모리 소자의 신뢰성을 향상시키기 위해서는 보유력 특성을 개선시켜야 한다. 보유력 특성의 열화는 고온 조건에서 그 정도가 가속된다. 즉, 일정온도 이상의 고온에서 장시간 방치할 경우 그 데이터는 상온에서보다 훨씬 더 빠른 속도로 손실된다. 이에 따라, 메모리 소자 제조 후 진행되는 후속공정, 즉 패키지(package) 공정에서 고온, 장시간의 공정이 진행될 경우 열화가 발생하여 패키지 수율(package yield)을 감소시키는 원인으로 작용한다.Therefore, in order to improve the reliability of the ferroelectric memory device, the retention characteristics must be improved. The deterioration of the retention characteristics is accelerated to a large extent at high temperature conditions. That is, if left for a long time at a high temperature above a certain temperature, the data is lost at a much faster rate than at room temperature. Accordingly, deterioration may occur when a high temperature and a long process are performed in a subsequent process, that is, a package process, which is performed after the manufacture of the memory device, thereby reducing package yield.
실제로 패키지 공정에서는 강유전체 메모리 소자의 신뢰도에 영향을 줄 수 있는 공정이 포함되어 있다. 플라스틱 패키지의 경우에 있어서는 몰딩 혼합물(molding compound)을 경화시키는 공정(PMC: post mold cure)이 바로 그러한 경우에 해당된다. PMC 공정은 150 ℃ 내지 175 ℃ 온도에서 5시간 내지 6시간 동안 진행되는데 이와 같은 온도와 시간 조건에서 강유전체의 보유력 특성 저하가 유발된다. 실제로 강유전체 메모리 소자 제조 공정이 완료된 후 웨이퍼 상태(wafer level)의 기능 테스트(function test)를 실시하여 제품 적격 여부를 가리게 되는데, 이러한 테스트 완료후 단일 메모리 셀을 '0' 또는 '1' 데이터 중의 하나의 상태로 유지시킨다. 이렇게 강유전체가 임의의 한 상태로 폴링(polling)된 상태는 강유전체 내부의 분역(domain)들이 일정한 방향으로 정렬되어, 내부 전계를 형성한 상태를 의미한다. 따라서 분역들이 일정한 방향으로 정렬된 상태에서 패키지 공정이 진행될 경우 PMC 공정과 같은 고온 공정에 의해 강유전체 내부의 이동성 결함(mobile defect)들이 내부전계에 의하여 이동하여 계면 전하분포를 변화시키고, 이와 같은 전하분포의 변화는 임계전압의 변화, 즉 임계전압의 증가 또는 감소를 가져오고 결국 이러한 변화는 전하값의 감소를 가져와 소자의 불량을 유발한다. 따라서, 기능 테스트 후 메모리 셀에 데이터가 유지된 채로 패키지 공정을 진행할 경우 웨이퍼 상태보다 패키지 상태의 제품 합격률이 감소되거나 패키지 초기 상태와 같이 열화된 상태로 제품이 출하되게 된다.In fact, the package process includes a process that can affect the reliability of the ferroelectric memory device. In the case of plastic packages, this is the case (post mold cure) (PMC) to cure the molding compound. The PMC process is performed for 5 hours to 6 hours at a temperature of 150 ° C. to 175 ° C., and deterioration of the retention characteristics of the ferroelectric is caused under such temperature and time conditions. In fact, after the ferroelectric memory device manufacturing process is completed, a wafer-level function test is performed to determine whether the product is eligible. After completion of this test, a single memory cell is stored in one of '0' or '1' data. Keep it in the state of. The state in which the ferroelectric is polled in an arbitrary state means a state in which domains inside the ferroelectric are aligned in a predetermined direction to form an internal electric field. Therefore, when the package process is performed with the divisions aligned in a certain direction, mobile defects inside the ferroelectric are shifted by the internal electric field to change the interface charge distribution by a high temperature process such as the PMC process. The change of Δ results in a change in the threshold voltage, i.e., an increase or decrease in the threshold voltage, which in turn causes a decrease in the charge value, resulting in a failure of the device. Therefore, when the package process is performed with the data maintained in the memory cell after the functional test, the product pass rate of the package state is reduced than the wafer state, or the product is shipped in a degraded state such as the initial state of the package.
따라서 종래와 같이 혹은 일반 메모리 소자와 같은 순서로 강유전체 소자를테스트하여 패키지 하면 최종 제품의 신뢰도는 기대한 바와 같은 결과를 얻을 수 없게 된다.Therefore, if the ferroelectric device is tested and packaged as in the conventional or the same order as a general memory device, the reliability of the final product may not be as expected.
상기와 같은 문제점을 해결하기 위한 본 발명은 패키지 공정에 따른 강유전체 메모리 소자의 신뢰성 저하를 방지할 수 있는, 강유전체 메모리 소자 제조 방법을 제공하는데 그 목적이 있다.The present invention for solving the above problems is to provide a method of manufacturing a ferroelectric memory device, which can prevent the degradation of the reliability of the ferroelectric memory device according to the packaging process.
도 1은 동작 전압과 그 보다 낮은 전압 인가시의 분극특성을 보이는 그래프.1 is a graph showing polarization characteristics when an operating voltage and a lower voltage are applied.
상기와 같은 목적을 달성하기 위한 본 발명은 강유전체 메모리 소자 형성 공정이 완료된 웨이퍼를 마련하는 제1 단계; 상기 웨이퍼 상에 구현된 상기 강유전체 메모리 셀의 기능을 테스트하는 제2 단계; 상기 강유전체 메모리 셀의 강유전체 캐패시터에 동작 전압 보다 낮은 전압을 적어도 한번 인가하는 제3 단계; 및 상기 강유전체 메모리 소자를 패키지 하는 제4 단계를 포함하는 강유전체 메모리 소자 제조 방법을 제공한다.The present invention for achieving the above object is a first step of providing a wafer is completed a ferroelectric memory device forming process; A second step of testing a function of the ferroelectric memory cell implemented on the wafer; Applying a voltage lower than an operating voltage to the ferroelectric capacitor of the ferroelectric memory cell at least once; And a fourth step of packaging the ferroelectric memory device.
본 발명은 패키지 공정에 의한 강유전체 소자의 열화현상을 억제하기 위하여 단위 강유전체 메모리 셀의 기능 검사(function test) 후, 데이터를 가지고 있지 않는 초기 상태, 또는 최저 전계가 걸린 상태로 만든 후 패키지 공정을 진행하여 보유력 문제를 해결하는데 그 특징이 있다. 즉, 본 발명에서는 기능 검사 후 동작전압을 낮추면서 라이트(write)를 반복하여 강유전체에 최소한의 전계가 걸리도록 한 후 패키지를 진행한다.In order to suppress the deterioration of the ferroelectric element due to the packaging process, the present invention performs a package process after a function test of a unit ferroelectric memory cell, an initial state without data, or a state in which a minimum electric field is applied. There is a characteristic in solving the retention problem. That is, in the present invention, after the function test, the write voltage is repeated while lowering the operating voltage so that a minimum electric field is applied to the ferroelectric, and then the package is performed.
강유전체의 이력곡선 특성상, 낮은 전압에서 라이트 동작을 진행하고 전압을 제거한 후 남은 분극(polarization) 값은 높은 전압에서 라이트한 경우의 분극 값보다 작다. 이것은 라이트 동작 진행시의 전압 크기에 따라 전계가 제거된 후 강유전체에 남은 내부전계의 크기가 변화하는 것을 의미한다. 따라서, 낮은 내부 전계가 걸린 상태에서는 상대적으로 적은 임프린트 현상이 발생하고 따라서 보유력 문제도 상대적으로 작아진다. 이와 같이 패키지 전에 낮은 동작 전압을 사용하여 강유전체 메모리 셀에 잔류하는 내부 전계를 낮춤으로써 열화를 방지할 수 있다.Due to the hysteretic curve characteristic of the ferroelectric, the polarization value remaining after the write operation is performed at a low voltage and the voltage is removed is smaller than the polarization value at the high voltage. This means that the magnitude of the internal electric field remaining in the ferroelectric is changed after the electric field is removed according to the voltage magnitude during the write operation. Therefore, a relatively small imprint phenomenon occurs in a state where a low internal electric field is applied, and thus the retention problem is also relatively small. As described above, deterioration can be prevented by lowering an internal electric field remaining in the ferroelectric memory cell by using a low operating voltage before the package.
이하, 본 발명의 실시 예를 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail.
제1 단계로서, 소자 형성 공정이 완료된 웨이퍼를 마련하고, 제2 단계로서 웨이퍼 상태에서 기능 검사(wafer level function test)를 실시한다. 이어서, 제3 단계로서 낮은 동작 전압(Vcc)에서 라이트를 실시하고, 그 후 제4 단계로서 패키지 공정을 진행한다.As a first step, a wafer on which a device forming process is completed is prepared, and as a second step, a wafer level function test is performed in a wafer state. Subsequently, writing is performed at the low operating voltage Vcc as the third step, and then the package process is performed as the fourth step.
본 발명은, 웨이퍼 기능 검사를 하는 제2 단계 후, 패키지 공정을 실시하는 제4 단계 이전에 상기 제3 단계를 실시하는데 그 특징이 있다. 일반적으로, 강유전체 메모리 소자의 동작 전압(Vcc) 목표가 3.0 V일 경우 최소 동작 전압을 2.7 V 정도로 확보하고 있으나, 실제로 소자의 설계시 이보다 낮은 전압에서도 동작하도록 여유(margin)를 두고 있으므로, 상기 제3 단계의 실현이 가능하다.The present invention is characterized in that the third step is performed after the second step of the wafer function inspection and before the fourth step of the package process. In general, when the operating voltage (Vcc) target of the ferroelectric memory device is 3.0V, the minimum operating voltage is secured to about 2.7V. However, in the design of the device, the margin is allowed to operate even at a lower voltage. The realization of the steps is possible.
상기 제3 단계에서 인가하는 전압의 크기는 강유전체의 항전압 (Coercive voltage) 이상이고 동작전압 이하이면 된다. 그러나, 강유전체의 항전압은 강유전체의 두께, 물질, 그리고 구동회로의 최소 동작전압 등과 관련이 있다. 본 발명의 일 실시예에서는 강유전체 메모리 소자의 저전압 동작 지향 추세를 고려하여 SBT의 경우 0.4 V 내지 0.8V를 인가하고, PZT의 경우 0.7 V 내지 1.0 V를 인가한다.The magnitude of the voltage applied in the third step may be greater than or equal to the coercive voltage of the ferroelectric and less than or equal to the operating voltage. However, the constant voltage of the ferroelectric is related to the thickness of the ferroelectric, the material, and the minimum operating voltage of the driving circuit. In an embodiment of the present invention, 0.4 V to 0.8 V is applied in the case of SBT and 0.7 V to 1.0 V is applied in the case of PZT in consideration of the low voltage operation directing trend of the ferroelectric memory device.
한편, 강유전체 메모리 소자에서 동작 전압이 갑작스럽게 소멸되거나 극히 낮은 동작 전압이 들어올 경우 이에 의한 데이터의 파괴를 막기 위하여 저전압 동작 차단회로를 이용하는 경우가 많다. 따라서, 상기 제3 단계에서 이루고자 하는 동작에서는 이러한 저전압 동작 회로를 작동시키지 않도록(disable) 한 후 동작을 진행하게 된다.On the other hand, when the operating voltage suddenly disappears or extremely low operating voltage is introduced in the ferroelectric memory device, a low voltage operation blocking circuit is often used to prevent data destruction by the ferroelectric memory device. Therefore, in the operation to be performed in the third step, the operation is performed after disabling the low voltage operation circuit.
첨부된 도면 도1에서 도면부호 'A'는 동작전압에서 보이는 강유전체의 이력곡선을 나타낸다. 일반적으로 이러한 이력곡선을 따라서 강유전체는 가해진 전압에 대한 응답을 보이는데, 이때 가해주는 전압의 크기를 감소시킬 경우 점차적으로 이력곡선이 감소한다. 동작전압 보다 낮은 전압을 인가한 경우를 보이는 'B' 이력곡선에서 C와 D는 동작전압을 제거한 후 남는 전하값을 의미한다. 이와 같이 전하가 잔류하는 이유는 강유전체의 분역이 일정한 방향으로 분극된 상태를 유지하기 때문이다. 전압을 제거한 후 거시적으로 볼 때 강유전체 캐패시터의 알짜 전기장(net electric field)은 '0'이지만 개개의 분역을 볼 때에는 일정한 방향으로 내부전계가 형성되어 있다. 이러한 내부 전계를 갖는 분역들이 패키지 공정 중에 열을 받게 되면 그 방향의 전계를 유지한 상태로 남으려는 특성을 갖게 되며, 이러한 분역 특성은 내부 전계의 크기에 의존한다. 임프린트 현상은 이러한 강유전체 고유 특성에 기인한 것이기 때문에 낮은 동작전압으로 메모리 셀을 동작시킨 후 전압을 제거하면 그에 해당하는 만큼 내부 전계가 감소된 상태로 남게 되고 이 전계에 비례하여 임트린트되는 정도도 작아지게 된다.In the accompanying drawings, reference numeral 'A' denotes a hysteresis curve of the ferroelectric at the operating voltage. In general, the ferroelectric along the hysteresis curve shows a response to the applied voltage, and the hysteresis curve gradually decreases when the magnitude of the applied voltage decreases. In the 'B' hysteresis curve showing a case where a voltage lower than the operating voltage is applied, C and D represent charge values remaining after removing the operating voltage. The reason why the charge remains in this manner is because the division of the ferroelectric remains polarized in a constant direction. The net electric field of the ferroelectric capacitor is '0' when the voltage is removed macroscopically, but the internal electric field is formed in a constant direction when the individual divisions are viewed. When a region having such an internal electric field receives heat during the packaging process, it has a characteristic of remaining in an electric field in that direction, and this characteristic of the distribution depends on the magnitude of the internal electric field. The imprint phenomenon is due to the intrinsic characteristics of the ferroelectric, so when the memory cell is operated at a low operating voltage and the voltage is removed, the internal electric field remains reduced as much as that, and the degree of imprint is proportional to the electric field. It becomes small.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
상기와 같이 이루어지는 본 발명은 패지키 공정, 특히 플라스틱 패키지 공정시 강유전체 메모리 소자가 열화되는 것을 방지할 수 있으며, 이에 따라 웨이퍼 상태와 같은 수준의 신뢰도를 얻을 수 있다.The present invention made as described above can prevent the ferroelectric memory device from deteriorating during the packaging process, in particular the plastic package process, thereby achieving the same level of reliability as the wafer state.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000041250A KR20020007792A (en) | 2000-07-19 | 2000-07-19 | Method for reducing FeRAM degradation caused by package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000041250A KR20020007792A (en) | 2000-07-19 | 2000-07-19 | Method for reducing FeRAM degradation caused by package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020007792A true KR20020007792A (en) | 2002-01-29 |
Family
ID=19678676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000041250A KR20020007792A (en) | 2000-07-19 | 2000-07-19 | Method for reducing FeRAM degradation caused by package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020007792A (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960030238A (en) * | 1995-01-04 | 1996-08-17 | 가네꼬 히사시 | Ferroelectric memory device and its operation control method |
| KR960035037A (en) * | 1995-03-21 | 1996-10-24 | 김광호 | Thermoelectric Characteristics Test Method of Ferroelectric Memory |
| JPH0982772A (en) * | 1995-09-14 | 1997-03-28 | Rohm Co Ltd | Nonvolatile memory and manufacture thereof |
| JPH09120700A (en) * | 1995-08-21 | 1997-05-06 | Matsushita Electron Corp | Ferroelectric memory and inspection method therefor |
| JPH09129694A (en) * | 1995-09-01 | 1997-05-16 | Matsushita Electron Corp | Polarization hysteresis evaluation method of ferroelectric capacitor |
| KR19990047223A (en) * | 1997-12-03 | 1999-07-05 | 윤종용 | How to Evaluate the Characteristics of Ferroelectric Memory Using Cell Test Patterns |
| JPH11261018A (en) * | 1998-03-11 | 1999-09-24 | Nippon Telegr & Teleph Corp <Ntt> | Method for evaluating ferroelectric capacitor |
-
2000
- 2000-07-19 KR KR1020000041250A patent/KR20020007792A/en not_active Application Discontinuation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960030238A (en) * | 1995-01-04 | 1996-08-17 | 가네꼬 히사시 | Ferroelectric memory device and its operation control method |
| KR960035037A (en) * | 1995-03-21 | 1996-10-24 | 김광호 | Thermoelectric Characteristics Test Method of Ferroelectric Memory |
| JPH09120700A (en) * | 1995-08-21 | 1997-05-06 | Matsushita Electron Corp | Ferroelectric memory and inspection method therefor |
| JPH09129694A (en) * | 1995-09-01 | 1997-05-16 | Matsushita Electron Corp | Polarization hysteresis evaluation method of ferroelectric capacitor |
| JPH0982772A (en) * | 1995-09-14 | 1997-03-28 | Rohm Co Ltd | Nonvolatile memory and manufacture thereof |
| KR19990047223A (en) * | 1997-12-03 | 1999-07-05 | 윤종용 | How to Evaluate the Characteristics of Ferroelectric Memory Using Cell Test Patterns |
| JPH11261018A (en) * | 1998-03-11 | 1999-09-24 | Nippon Telegr & Teleph Corp <Ntt> | Method for evaluating ferroelectric capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9842662B2 (en) | Screening for data retention loss in ferroelectric memories | |
| US10332596B2 (en) | 2T1C ferro-electric random access memory cell | |
| CN107210062B (en) | Setting of reference voltages for data sensing in ferroelectric memories | |
| US11295832B2 (en) | Plate defect mitigation techniques | |
| JP7175330B2 (en) | Systems with non-volatile memory devices and mechanisms and methods for operating them | |
| US20100025747A1 (en) | Method for initializing ferroelectric memory device, ferroelectric memory device, and electronic equipment | |
| US5969935A (en) | Use of calcium and strontium dopants to improve retention performance in a PZT ferroelectric film | |
| US7149137B2 (en) | Process monitoring for ferroelectric memory devices with in-line retention test | |
| US6238933B1 (en) | Polarization method for minimizing the effects of hydrogen damage on ferroelectric thin film capacitors | |
| US20080144351A1 (en) | Methods and systems for accessing a ferroelectric memory | |
| US9607717B2 (en) | Reliability screening of ferroelectric memories in integrated circuits | |
| US5966318A (en) | Nondestructive readout memory utilizing ferroelectric capacitors isolated from bitlines by buffer amplifiers | |
| US10062445B2 (en) | Parallel programming of one time programmable memory array for reduced test time | |
| JP4753402B2 (en) | Manufacturing method of FeRAM element | |
| KR20020007792A (en) | Method for reducing FeRAM degradation caused by package | |
| Sumi | Ferroelectric nonvolatile memory technology | |
| KR100533974B1 (en) | Method for forming ferroelectric capacitor capable of improving adhesion between bottom electrode and ferroelectric layer | |
| Sharma et al. | Preliminary Evaluation of Data Retention Characteristics for Ferroelectric Random Access Memories (FRAMs). | |
| Noh et al. | Issues and reliability of high-density FeRAMs | |
| Dormans et al. | Pulse measurements on ferroelectric capacitors simulating memory switching | |
| JP2004241097A (en) | Ferroelectric ram and initialization method | |
| Ashikaga et al. | Dependences of Process-Induced Damage on Imprint Characteristics in SrBi2Ta2O9 Capacitors | |
| JPH06176589A (en) | Non-volatile semiconductor memory | |
| KR19990060553A (en) | How to improve the defect of ferroelectric capacitor | |
| KR20010061281A (en) | A method for forming ferroelectric capacitor in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |