KR20020005611A - 부분적으로 겔 상태가 되도록 가열되는 하부 충전 재료를갖는 붕괴 제어형 칩 접속(ｃ4) 집적회로 패키지의 하부를충전하는 방법 - Google Patents

부분적으로 겔 상태가 되도록 가열되는 하부 충전 재료를갖는 붕괴 제어형 칩 접속(ｃ4) 집적회로 패키지의 하부를충전하는 방법 Download PDF

Info

Publication number
KR20020005611A
KR20020005611A KR1020017011228A KR20017011228A KR20020005611A KR 20020005611 A KR20020005611 A KR 20020005611A KR 1020017011228 A KR1020017011228 A KR 1020017011228A KR 20017011228 A KR20017011228 A KR 20017011228A KR 20020005611 A KR20020005611 A KR 20020005611A
Authority
KR
South Korea
Prior art keywords
substrate
integrated circuit
fill material
package
heated
Prior art date
Application number
KR1020017011228A
Other languages
English (en)
Other versions
KR100443732B1 (ko
Inventor
쿠크듀언
머랠리벤카테산
라말링감수레쉬
보드라할리나게쉬
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR20020005611A publication Critical patent/KR20020005611A/ko
Application granted granted Critical
Publication of KR100443732B1 publication Critical patent/KR100443732B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

기판에 장착되는 집적회로의 하부를 충전하는 과정에서 부분적으로 겔 상태를 형성하는 공정. 이 방법은 제1 하부 충전 재료를 도포한 후 이 하부 충전 재료를 부분적으로는 겔 상태가 되도록 가열하는 공정을 포함한다. 부분적으로 겔 상태가 되면 구멍 형성을 줄일 수 있어서 습기가 있는 환경에서 접착성을 향상시킬 수 있다.

Description

부분적으로 겔 상태가 되도록 가열되는 하부 충전 재료를 갖는 붕괴 제어형 칩 접속(Ｃ4) 집적회로 패키지의 하부를 충전하는 방법 {A PROCESS FOR UNDERFILLING A CONTROLLED COLLAPSE CHIP CONNECTION (C4) INTEGRATED CIRCUIT PACKAGE WITH AN UNDERFILL MATERIAL THAT IS HEATED TO A PARTIAL GEL STATE}
통상적으로 집적회로는 조립되어 패키지가 되며, 이 패키지는 프린트 회로 기판에 납땜된다. 도 1은 보통 플립 칩 또는 C4 패키지라고 하는 집적회로 패키지의 한 유형을 나타낸다. 집적회로(1)에는 기판(3)의 상면에 납땜되는 수많은 솔더 범프(2)가 있다.
기판(3)은 일반적으로 그 열팽창계수가 집적회로의 열팽창계수와는 상이한 복합 재료로 이루어진다. 패키지에 어떤 온도 변화가 있으면 이로 인해 집적회로(1)와 기판(3)은 차별적으로 팽창을 하게 된다. 이러한 차별적인 팽창은 응력을 발생시키며 이로 인해 솔더 범프(2)에 균열이 생길 수 있다. 솔더 범프(2)는 집적회로(1)와 기판(3)간에 전류를 전달하는 것이므로 이 범프(2)에 균열이 생기면 회로(1)의 동작에 악영향을 미칠 수 있다.
패키지에는 집적회로(1)와 기판(3) 사이에 위치하는 하부 충전재료(underfill material)(4)가 포함되어 있다. 하부 충전 재료(4)는 일반적으로 IC 패키지의 땜납 접합 신뢰성과 열-기계적 습기 안정성을 강화하는 에폭시이다.
패키지에는 집적회로(1)의 하부에 걸쳐 2차원으로 배치된 수백 개의 솔더 범프(2)가 있다. 집적회로의 일면을 따라 단일 라인의 경화되지 않은 에폭시 재료를 도포하는 방식으로 솔더 범프 인터페이스에는 에폭시(4)가 보편적으로 도포된다. 그 후 에폭시(4)는 솔더 범프들 사이를 유동한다. 에폭시(4)는 모든 솔더 범프들(2)을 덮도록 도포될 필요가 있다.
공기 구멍이 하부 충전 재료에 생기지 않도록 하기 위해 집적회로의 일면에만 에폭시(4)를 도포하는 것이 바람직하다. 공기 구멍으로 인해 집적회로와 기판의 접속부의 구조적 결합이 약해지기 때문이다. 또한, 열과 습기가 있는 환경에서 열화를 방지할 정도로 기판(3)과 집적회로(1)를 접착하는 하부 충전 재료(4)의 접착 강도가 좋아야 한다. 에폭시(4)는 따라서 좋은 접착 특성을 유지하면서도 집적회로/기판의 전체 인터페이스간을 흐를 수 있는 상태로 제공되는 재료이어야 한다.
기판(3)은 일반적으로 세라믹 재료로 이루어진다. 세라믹 재료는 대량 생산하기에는 비교적 고가이므로, C4 패키지용으로 유기 기판을 사용하는 것이 바람직하다. 유기 기판은 하부 충전 과정에서 방출될지도 모르는 습기를 흡수하는 경향이 있다. 이 하부 충전 과정에서 습기가 방출되면 하부 충전 재료에 구멍이 만들어질 수 있다. 유기 기판은 또 세라믹 기판과 비교하여 열팽창계수가 더 높은 편이어서 다이, 하부 충전층 및 솔더 범프에 더 큰 응력을 발생시킬 수 있다. 에폭시에서 응력이 더 커지면 열이 가해질 때 균열이 생기며, 이 균열은 기판으로 전파되어 금속선을 끊음으로써 패키지를 고장나게 할 수 있다. 또한, 응력이 더 커지면 열이 있는 환경에서 다이가 쉽게 고장나며 공기와 습기 구멍에 대해 더 민감해질 수 있다. 특히 범프의 밀도가 비교적 높은 패키지의 경우에는 열을 가하는 동안 범프들이 공기 구멍들로 밀려들어갈 수 있다. 유기 기판을 C4 패키지에 사용하는 것이 바람직하다.
본 발명은 집적회로 패키지에 관한 것이다.
도 1은 종래 기술의 집적회로 패키지를 나타내는 측면도이다.
도 2는 본 발명의 집적회로 패키지의 한 실시예를 나타내는 평면도이다.
도 3은 본 발명의 집적회로 패키지를 나타내는 확대 측면도이다.
도 4는 본 발명의 집적회로 패키지의 조립 과정을 나타내는 개략도이다.
본 발명의 한 실시예는 기판에 장착되는 집적회로를 포함하는 집적회로 패키지이다. 패키지는 집적회로와 기판에 부착되는 하부 충전 재료와 이 하부 충전 재료를 밀봉하는 필레를 포함할 수 있다.
도 2와 도 3은 본 발명에 따른 집적회로 패키지(10)의 실시예를 나타낸다. 패키지(10)는 기판(12)을 포함하는데, 이 기판에는 제1면(14)과 그 반대편의 제2면(16)이 있다. 기판(12)의 제1면(14)에는 다수의 솔더 범프(20)에 의해 집적회로(18)가 부착될 수 있다. 집적회로(18)의 하부에는 솔더 범프(20)가 2차원 형상으로 배치되어 있다. 흔히 붕괴 제어형 칩 접속(C4)이라고 하는 공정으로 집적회로(18)와 기판(12)에 솔더 범프(20)를 부착할 수 있다.
솔더 범프(20)는 집적회로(18)와 기판(12) 간에 전류를 전달할 수 있다. 한 실시예에서 기판(12)은 유기 유전체 재료를 포함할 수 있다. 패키지(10)는 기판(12)의 제2 면(16)에 부착된 다수의 땜납구(22)를 포함할 수 있다. 땜납구(22)는 유동해서 패키지(10)를 프린트 회로 기판(도시되지 않음)에 부착한다.
기판(12)에는 제1 면(14)에 있는 솔더 범프(20)를 제2 면(16)에 있는 땜납구(22)에 전기적으로 접속시키는 라우팅 트레이스, 전원/접지 면, 바이어스(vias) 등이 포함되어 있다. 집적회로(18)는 캡슐(도시되지 않음)로 싸여있을 수 있다. 또한, 패키지(10)에는 히트 슬러그 또는 히트 싱크 같은 열 소자(도시되지 않음)를 넣어서 집적회로(18)가 생성하는 열을 해소한다.
패키지(10)는 집적회로(18)와 기판(12)에 부착되어 있는 제1 하부 충전 재료(24)를 포함할 수 있다. 패키지(10)는 또한 기판(12)과 집적회로(18)에 부착되어 있는 제2 하부 충전 재료(26)를 포함할 수 있다. 제2 하부 충전 재료(26)는 IC와 제1 하부 충전 재료(24)의 가장자리를 둘러싸서 밀봉하는 충전재의 역할을 할 수 있다. 제2 하부 충전 재료(26)가 균일한 밀봉 기능을 수행함으로써 습기의 이동, 집적회로의 균열, 그리고 제1 하부 충전 재료의 균열을 방지할 수 있다.
제1 하부 충전 재료(24)로는 제품 지정 세미코트(Semicoat) 5230-JP에 따라 일본의 신이쯔(Shin-Itsu)가 제조한 에폭시를 들 수 있다. 이 세미코트 5230-JP 재료의 유동성과 접착성은 매우 좋다. 제2 하부 충전 재료(26)는 제품 지정 세미코트 122X에 따라 신이쯔가 제조한 무수물 에폭시일 수 있다. 이 세미코트 122X 재료는 접착성 측면에서는 세미코트 5230-JP 재료보다 떨어지지만 그 파열/균열에 대한 내성 측면에서는 훨씬 더 낫다.
도 4는 패키지(10)를 조립하는 과정을 나타낸다. 기판(12)을 먼저 오븐(28)에서 구워서 기판 재료에서 발생하는 습기를 제거한다. 기판(12)을 잔류 하부 충전 처리 공정의 처리 온도보다 더 높은 온도에서 구워서 후속 처리 공정에서 기판(12)으로부터 습기가 방출되지 않도록 하는 것이 바람직하다. 일례로서 기판(12)을 163℃에서 구울 수 있다.
굽기 공정 후, 집적회로(18)를 기판(12)에 장착할 수 있다. 집적회로(18)의 장착은 일반적으로 솔더 범프(20)를 용융시켜서 행한다.
제1 도포 스테이션(30)에서 집적회로(18)의 일면을 따라 기판(12) 상에 제1 하부 충전 재료(24)를 도포할 수 있다. 제1 하부 충전 재료(24)는 가열 작용에 의해 집적회로(18)와 기판(12) 사이에서 유동할 수 있다. 일례로 제1 하부 충전 재료(24)는 110 내지 120℃의 온도에서 도포될 수 있다. 집적회로(18)와 기판(12) 간의 공간을 완전히 채우는 데는 여러 번의 도포 공정을 필요로 한다.
패키지(10)를 오븐(32) 안에서 이동시켜서 제1 하부 충전 재료(24)를 유동시키고 부분적으로는 겔 상태를 만들 수 있다. 하부 충전 재료(24)를 부분적으로 겔 상태가 되도록 하기 위한 일례로 하부 충전 재료(24)를 오븐(32)에서 120 내지 145℃의 온도로 가열할 수 있다. 부분적으로 겔 상태를 만들면 구멍 형성을 감소시킬 수 있으며 집적회로(18)와 하부 충전 재료(24) 간의 접착력을 향상시킬 수 있다.접착력이 향상되면 습기의 이동 및 하부 충전 재료(24)와 기판간의 균열은 물론 하부 충전 재료(24)와 IC(18) 간의 균열도 감소시킬 수 있다. 구멍 형성이 감소되면 가열 과정에서 범프 돌출(extrusion) 가능성이 줄어들 수 있다. 패키지는 가열 과정에서 하부 충전 재료를 가열하는 오븐(32) 내를 계속해서 이동할 수 있다. 가열 과정에서 기판(12)을 계속해서 이동시키면 집적회로의 하부를 채우는 데 필요한 시간을 줄일 수 있고 이에 따라 패키지의 제조 비용을 줄일 수 있다. 기판(12)은 오븐(32)을 경유하여 스테이션(30, 34) 간을 컨베이어(도시되지 않음)에 의해 이동할 수 있다.
제2 도포 스테이션(34)에서는 집적회로(18)의 사면 모두를 따라 제2 하부 충전 재료(26)를 기판(12) 상에 도포할 수 있다. 제2 하부 충전 재료(26)는 제1 하부 충전 재료(24)를 둘러싸서 밀봉하는 필레를 만드는 방식으로 도포할 수 있다. 일례로 제2 하부 충전 재료(26)는 대략 80 내지 120℃의 온도에서 도포될 수 있다.
제1 및 제2 하부 충전 재료(24, 26)를 고체 상태로 경화시킬 수 있다. 이들 재료를 경화시킬 수 있는 온도는 대략 150℃이다. 하부 충전 재료(24, 26)의 경화 후에는 땜납구(22)를 기판(12)의 제2 면(16)에 부착할 수 있다.
본 발명에 대하여 몇 가지의 실시예를 중심으로 설명하였지만, 이것은 단지 본 발명을 예시하는 것으로서 본 발명이 이들 실시예에 제한되는 것은 아니다. 당업자라면 특별히 여기에 기재하지는 않았더라도 본 발명에 대해 여러 가지 다양한 변경이 가능하며 이들 역시 본 발명의 사상 및 범위 내에 있음을 알 수 있을 것이다.

Claims (15)

  1. 기판에 장착되는 집적회로의 하부를 채우는 방법으로서,
    상기 집적회로와 상기 기판에 부착되는 제1 하부 충전 재료를 도포하는 단계, 그리고
    상기 제1 하부 충전 재료를 부분적으로 겔 상태가 되도록 가열하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 집적회로와 상기 기판에 부착되는 제2 하부 충전 재료를 도포하는 단계를 더 포함하는 방법.
  3. 제2항에 있어서,
    상기 제2 하부 충전 재료는 상기 제1 하부 충전 재료를 둘러싸는 패턴으로 도포되는 방법.
  4. 제1항에 있어서,
    상기 제1 하부 충전 재료는 상기 집적회로와 상기 기판 사이에서 유동하는 방법.
  5. 제1항에 있어서,
    상기 제1 하부 충전 재료를 도포하기 전에 상기 기판을 가열하는 단계를 더 포함하는 방법.
  6. 제5항에 있어서,
    상기 기판은 상기 부분적으로는 겔 상태인 제1 하부 충전 재료의 온도보다 더 높은 온도로 가열되는 방법.
  7. 제1항에 있어서,
    솔더 범프로써 상기 집적회로를 상기 기판에 장착하는 단계를 더 포함하는 방법.
  8. 제7항에 있어서,
    땜납구를 상기 기판에 부착하는 단계를 더 포함하는 방법.
  9. 집적회로를 기판에 장착하여 그 하부를 채우는 방법으로서,
    기판을 굽는 단계,
    집적회로를 기판에 장착하는 단계, 그리고
    상기 집적회로와 상기 기판에 부착되는 제1 하부 충전 재료를 도포하는 단계
    를 포함하는 방법.
  10. 제9항에 있어서,
    상기 집적회로와 상기 기판에 부착되는 제2 하부 충전 재료를 도포하는 단계를 더 포함하는 방법.
  11. 제9항에 있어서,
    솔더 범프로써 상기 집적회로를 상기 기판에 장착하는 단계를 더 포함하는 방법.
  12. 제11항에 있어서,
    땜납구를 상기 기판에 부착하는 단계를 더 포함하는 방법.
  13. 집적회로를 기판에 장착하여 그 하부를 채우는 방법으로서,
    기판을 굽는 단계,
    집적회로를 기판에 장착하는 단계,
    상기 집적회로와 상기 기판에 부착되는 제1 하부 충전 재료를 도포하는 단계,
    상기 제1 하부 충전 재료를 부분적으로 겔 상태가 되도록 가열하는 단계, 그리고
    상기 집적회로와 상기 기판에 부착되는 제2 하부 충전 재료를 도포하는 단계
    를 포함하는 방법.
  14. 제13항에 있어서,
    솔더 범프로써 상기 집적회로를 상기 기판에 장착하는 단계를 더 포함하는 방법.
  15. 제14항에 있어서,
    땜납구를 상기 기판에 부착하는 단계를 더 포함하는 방법.
KR10-2001-7011228A 1999-03-03 2000-02-08 부분적으로 겔 상태가 되도록 가열되는 하부 충전 재료로 붕괴 제어형 칩 접속(ｃ4) 집적회로 패키지의 하부를 충전하는 방법 KR100443732B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/261,648 US6331446B1 (en) 1999-03-03 1999-03-03 Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state
US09/261,648 1999-03-03
PCT/US2000/003244 WO2000052752A2 (en) 1999-03-03 2000-02-08 A process for underfilling flip-chip integrated circuit package with an underfill material that is heated to a partial gel state

Publications (2)

Publication Number Publication Date
KR20020005611A true KR20020005611A (ko) 2002-01-17
KR100443732B1 KR100443732B1 (ko) 2004-08-09

Family

ID=22994229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7011228A KR100443732B1 (ko) 1999-03-03 2000-02-08 부분적으로 겔 상태가 되도록 가열되는 하부 충전 재료로 붕괴 제어형 칩 접속(ｃ4) 집적회로 패키지의 하부를 충전하는 방법

Country Status (7)

Country Link
US (1) US6331446B1 (ko)
JP (1) JP2002538625A (ko)
KR (1) KR100443732B1 (ko)
CN (1) CN1157782C (ko)
AU (1) AU2986200A (ko)
MX (1) MXPA01008692A (ko)
WO (1) WO2000052752A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014688A1 (en) * 1999-03-03 2002-02-07 Suresh Ramalingam Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials
US6545869B2 (en) * 2001-01-17 2003-04-08 International Business Machines Corporation Adjusting fillet geometry to couple a heat spreader to a chip carrier
TW502422B (en) * 2001-06-07 2002-09-11 Ultra Tera Corp Method for encapsulating thin flip-chip-type semiconductor device
US6833629B2 (en) * 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
US20030129438A1 (en) * 2001-12-14 2003-07-10 Becker Kevin Harris Dual cure B-stageable adhesive for die attach
US6798806B1 (en) * 2002-09-03 2004-09-28 Finisar Corporation Hybrid mirror VCSELs
US7242097B2 (en) 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
US7026376B2 (en) * 2003-06-30 2006-04-11 Intel Corporation Fluxing agent for underfill materials
US6979600B2 (en) * 2004-01-06 2005-12-27 Intel Corporation Apparatus and methods for an underfilled integrated circuit package
US9373559B2 (en) * 2014-03-05 2016-06-21 International Business Machines Corporation Low-stress dual underfill packaging
US10037900B1 (en) 2017-05-09 2018-07-31 Nxp B.V. Underfill stop using via bars in semiconductor packages
KR102477352B1 (ko) 2017-09-29 2022-12-15 삼성전자주식회사 반도체 패키지 및 이미지 센서
CN113113325A (zh) * 2021-04-08 2021-07-13 中国电子科技集团公司第二十四研究所 多芯片倒装焊三层封装结构的底填灌封方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322737A (en) 1979-11-20 1982-03-30 Intel Corporation Integrated circuit micropackaging
EP0340492A3 (en) 1988-05-02 1990-07-04 International Business Machines Corporation Conformal sealing and interplanar encapsulation of electronic device structures
JPH0340458A (ja) 1989-07-07 1991-02-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US5321583A (en) 1992-12-02 1994-06-14 Intel Corporation Electrically conductive interposer and array package concept for interconnecting to a circuit board
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP3233535B2 (ja) 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
JPH08153830A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
US5864178A (en) 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
EP0778616A3 (en) 1995-12-05 1999-03-31 Lucent Technologies Inc. Method of packaging devices with a gel medium confined by a rim member
US5766982A (en) 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
US5751556A (en) 1996-03-29 1998-05-12 Intel Corporation Method and apparatus for reducing warpage of an assembly substrate
JP2891184B2 (ja) 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
US6016006A (en) 1996-06-24 2000-01-18 Intel Corporation Thermal grease insertion and retention
US5804771A (en) 1996-09-26 1998-09-08 Intel Corporation Organic substrate (PCB) slip plane "stress deflector" for flip chip deivces
JP2848357B2 (ja) 1996-10-02 1999-01-20 日本電気株式会社 半導体装置の実装方法およびその実装構造
JPH10112476A (ja) * 1996-10-04 1998-04-28 Fuji Xerox Co Ltd 半導体装置の製造方法
US5942805A (en) 1996-12-20 1999-08-24 Intel Corporation Fiducial for aligning an integrated circuit die
US5891753A (en) 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
JP2850894B2 (ja) * 1997-02-05 1999-01-27 日本電気株式会社 半導体実装方法
US5990552A (en) 1997-02-07 1999-11-23 Intel Corporation Apparatus for attaching a heat sink to the back side of a flip chip package
US5815372A (en) 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
US5895229A (en) 1997-05-19 1999-04-20 Motorola, Inc. Microelectronic package including a polymer encapsulated die, and method for forming same
JPH1154884A (ja) 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
JP3482115B2 (ja) 1997-10-13 2003-12-22 東レ・ダウコーニング・シリコーン株式会社 硬化性シリコーン組成物および電子部品
US5919329A (en) 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US6049122A (en) 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
US5998242A (en) 1997-10-27 1999-12-07 Lsi Logic Corporation Vacuum assisted underfill process and apparatus for semiconductor package fabrication
US5917702A (en) 1997-11-26 1999-06-29 Intel Corporation Corner heat sink which encloses an integrated circuit of a ball grid array integrated circuit package
US6049124A (en) 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US5936304A (en) 1997-12-10 1999-08-10 Intel Corporation C4 package die backside coating
US5965937A (en) 1997-12-15 1999-10-12 Intel Corporation Thermal interface attach mechanism for electrical packages
US5920120A (en) 1997-12-19 1999-07-06 Intel Corporation Assembly for dissipatating heat from a semiconductor chip wherein a stress on the semiconductor chip due to a thermally conductive member is partially relieved
US5991161A (en) 1997-12-19 1999-11-23 Intel Corporation Multi-chip land grid array carrier
US5953814A (en) 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability
US6011301A (en) 1998-06-09 2000-01-04 Stmicroelectronics, Inc. Stress reduction for flip chip package
US6075712A (en) 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip

Also Published As

Publication number Publication date
KR100443732B1 (ko) 2004-08-09
JP2002538625A (ja) 2002-11-12
WO2000052752A2 (en) 2000-09-08
WO2000052752A3 (en) 2001-03-08
CN1354888A (zh) 2002-06-19
US6331446B1 (en) 2001-12-18
CN1157782C (zh) 2004-07-14
MXPA01008692A (es) 2002-03-14
AU2986200A (en) 2000-09-21

Similar Documents

Publication Publication Date Title
KR100504635B1 (ko) 언더필 물질을 밀봉하는 충전재가 있는 붕괴 제어형 칩 접속(ｃ4) 집적회로 패키지
KR100522383B1 (ko) 두 가지 다른 하부 충전 재료를 갖는 붕괴 제어형 칩 접속(ｃ4) 집적회로 패키지의 제조 방법
US6651320B1 (en) Method for mounting semiconductor element to circuit board
KR100443732B1 (ko) 부분적으로 겔 상태가 되도록 가열되는 하부 충전 재료로 붕괴 제어형 칩 접속(ｃ4) 집적회로 패키지의 하부를 충전하는 방법
JPH08340064A (ja) 再加工可能な電子デバイス及び形成方法
KR100456443B1 (ko) 집적 회로 조립 방법
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
KR100438991B1 (ko) 붕괴 제어형 칩 접속(ｃ4) 집적회로 패키지의 하부를충전하는 프로세스 라인
TWI478257B (zh) 封裝結構及封裝製程
KR100498675B1 (ko) 두 가지 다른 하부 충전 재료를 갖는 붕괴 제어형 칩접속(ｃ4) 집적회로 패키지
JPH10247706A (ja) ボールグリッドアレイパッケージ
JP2940491B2 (ja) マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
JP2003092382A (ja) 半導体装置及びその製造方法
JPH09260529A (ja) 半導体装置用基板及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee