KR20020001584A - 저유전율 육방 결정 질화 붕소막, 층간 절연막과 그 제조방법, 및 플라즈마 ｃｖｄ 장치 - Google Patents

저유전율 육방 결정 질화 붕소막, 층간 절연막과 그 제조방법, 및 플라즈마 ｃｖｄ 장치 Download PDF

Info

Publication number
KR20020001584A
KR20020001584A KR1020010036177A KR20010036177A KR20020001584A KR 20020001584 A KR20020001584 A KR 20020001584A KR 1020010036177 A KR1020010036177 A KR 1020010036177A KR 20010036177 A KR20010036177 A KR 20010036177A KR 20020001584 A KR20020001584 A KR 20020001584A
Authority
KR
South Korea
Prior art keywords
film
boron nitride
dielectric constant
hexagonal boron
insulating film
Prior art date
Application number
KR1020010036177A
Other languages
English (en)
Other versions
KR100433322B1 (ko
Inventor
사카모토히토시
니시모리도시히코
소노베히로시
요네쿠라요시미치
야마시타노부키
Original Assignee
마스다 노부유키
미츠비시 쥬고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000193734A external-priority patent/JP2002016064A/ja
Priority claimed from JP2001120272A external-priority patent/JP2002334876A/ja
Application filed by 마스다 노부유키, 미츠비시 쥬고교 가부시키가이샤 filed Critical 마스다 노부유키
Publication of KR20020001584A publication Critical patent/KR20020001584A/ko
Application granted granted Critical
Publication of KR100433322B1 publication Critical patent/KR100433322B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/583—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on boron nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0047—Activation or excitation of reactive gases outside the coating chamber
    • C23C14/0052—Bombardment of substrates by reactive ion beams
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C23C14/0647—Boron nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C23C14/5833—Ion beam bombardment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/342—Boron nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/507—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using external electrodes, e.g. in tunnel type reactors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/76—Crystal structural characteristics, e.g. symmetry
    • C04B2235/761—Unit-cell parameters, e.g. lattice constants
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/76—Crystal structural characteristics, e.g. symmetry
    • C04B2235/767—Hexagonal symmetry, e.g. beta-Si3N4, beta-Sialon, alpha-SiC or hexa-ferrites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

본 발명에 따르면 3.0 이하의 비유전율을 갖는 육방 결정 질화 붕소막을 제공한다. 또한, 질소 원자와 수소 원자의 결합 및 붕소 원자와 수소 원자의 결합의 합계 함유량을 4몰% 이하로 하는 육방 결정 질화 붕소막, c축 방향의 면 간격이 5∼30% 늘어나 있지만, a축 방향의 면 간격 증가분이 5% 이내로 억제되어 있는 육방 결정 질화 붕소막, c축 방향이 기판에 대해 수평 방향인 것을 특징으로 하는 육방 결정 질화 붕소막을 제공한다. 또한, 이 육방 결정 질화 붕소를 이용한 층간 절연막을 제공한다. 또한, 이온 증착법을 이용하는 육방 결정 질화 붕소막의 제조 방법에 있어서, 수소 원자와의 결합을 포함하지 않는 원료 가스를 이용하는 것을 특징으로 하는 육방 결정 질화 붕소막의 제조 방법을 제공한다.

Description

저유전율 육방 결정 질화 붕소막, 층간 절연막과 그 제조 방법, 및 플라즈마 ＣＶＤ 장치{HEXAGONAL BORON NITRIDE FILM WITH LOW DIELECTRIC CONSTANT, LAYER DIELECTRIC FILM AND METHOD OF PRODUCTION THEREOF, AND PLASMA CVD APPARATUS}
본 발명은 저유전율 층간 절연막 재료로서 이용할 수 있는 질화 붕소막과 그 제조 방법, 및 비정질 실리콘 태양 전지, 박막 트랜지스터, 광 센서 등의 각종 반도체 디바이스의 막 형성에 이용되는 플라즈마 CVD(Chemical Vapor Deposition) 장치에 관한 것이다.
지금까지의 집적 회로에 있어서는, 층간 절연막으로서 실리콘 산화막(비유전율 ε=4∼4.5)이 널리 이용되어 왔다. 그러나, 차세대의 고집적화를 지향하기 위해서는, 디바이스 신호 지연의 지배 요인이 배선 지연으로 되므로, 이를 해소하기 위해서는 층간 절연막의 저유전율화가 필요하다. 실리콘 산화막은 그 비유전율이높기 때문에, 차세대의 집적 회로로는 이용할 수 없어, 보다 저유전율인 층간 절연막 재료가 요구되고 있다. 이러한 상황에서, 유기계 재료에 있어서는, ε<2.5의 지극히 저유전율인 재료도 존재하지만, 이들은 내열성이 떨어진다는 문제가 있다. 따라서, 내열성이 우수하고 실리콘 산화막 정도의 비유전율을 갖는 질화 붕소(BN)가 주목되고, 그 저유전율화가 시도되어 왔다.
BN 박막의 제작에는 종래 일반적으로 플라즈마 CVD법이 이용되고 있었지만, 소스 가스로서, 예컨대 디보란(diborane)(B2H6)과 암모니아(NH3)를 사용하기 때문에, BN막 중에 BH, NH 등의 수소 결합이 발생하여 비유전율 3.0 이하의 저유전율화를 도모할 수 없다는 것, 입방 결정 BN(이하,「c-BN」이라 함), 육방 결정 BN(이하,「h-BN」이라 함)의 박막 제작에 있어서 기판 온도 400℃로 비교적 높은 기판 온도를 필요로 하여, 열에 의한 금속 배선의 열화가 일어나기 때문에 금속 배선 제작 프로세스에 적용할 수 없다는 문제점이 있었다.
또한, 종래부터 반도체 디바이스에 있어서의 저 비유전율(비유전율=2.0∼2.7) 층간 절연막으로서는, 회전 도포법에 의한 유기막(Flare, SiLK : 폴리아릴에테르계 고분자, BCB : 벤조크시클로부텐계 고분자) 및 유기·무기 하이브리드막(HSG-R7 : 메틸실록산계 SOG, HOSP : 수소화 메틸실세스키옥산)이나, CVD법에 의한 유기막(α-CF : 불소화 탄화수소계 고분자, AF4 : 불소화 파레린계 고분자) 및 유기·무기 하이브리드막(Black Diamond : 메틸실란계, 4MS : 테트라메틸실란계) 등이 개발되어 있는 것 외에, 막 구조의 다공질화가검토되고 있다.
그런데, 전술한 바와 같이, 종래의 저 비유전율 층간 절연막은, 저 비유전율화하기 위해 밀도를 작게 하고 있어서, 산소 플라즈마 내성의 저하, 역학적 강도의 열화, 열 확산 효율의 저하, 흡습성·투습성의 증가, 내열성의 저하, 불순물 확산에 대한 배리어 효과 저하 등의 문제를 갖고 있기 때문에, 종래에는 저 비유전율 층간 절연막이 형성된 후의 열 처리나 CMP(Chemical Mechanical Polishing) 등의 프로세스에 의해 디바이스 특성이 현저하게 저하될 가능성이 있다는 문제가 있었다.
따라서, 본 발명은 비유전율 3.0 이하를 갖는 육방 결정 질화 붕소막을 제공하여, 열에 의한 금속 배선의 열화가 일어나지 않는 낮은 온도에서의 층간 절연막 제조 방법을 제공하는 것을 제 1 목적으로 하고 있다.
또한, 본 발명은 산소 플라즈마 내성, 역학적 강도, 열 확산 효율, 흡습성·투습성, 내열성, 불순물 확산에 대한 배리어 효과를 향상시킬 수 있는 플라즈마 CVD 장치를 제공하는 것을 제 2 목적으로 하고 있다.
도 1은 층간 절연막을 포함하는 집적 회로 소자의 일례를 도시하는 도면,
도 2는 종래의 h-BN막(도 2a), 본 발명의 h-BN막(도 2b)을 도시하는 도면,
도 3은 본 발명에 있어서 사용한 이온 증착법에 따른 성막 장치를 도시하는 도면,
도 4는 실시예 1에서 얻어진 h-BN막을 적외 흡수 분광(FTIR) 측정한 결과를 나타내며, 영역 A는 NH 결합에 근거하는 피크, 영역 B는 BH 결합에 근거하는 피크가 나타나는 영역을 도시하는 도면,
도 5는 본 발명에 따른 플라즈마 CVD 장치의 구성을 도시하는 도면,
도 6은 본 발명에 의해 제조되는 반도체 디바이스의 구성을 도시하는 도면,
도 7은 본 발명에 따른 제조 프로세스를 도시하는 흐름도,
도 8은 본 발명에 따른 제조 프로세스를 도시하는 흐름도,
도 9는 본 발명에 따른 제조 프로세스를 도시하는 흐름도.
도면의 주요 부분에 대한 부호의 설명
1 : 기판 2 : 소스
3 : 게이트 산화막 4 : 드레인
5 : 전극 6 : 절연막
7 : 디바이스 절연막 8 : 콘택트 플러그
9 : 제 1 층 층간 절연막 10 : 배선부
11 : 비아 플러그 12 : 제 2 층 층간 절연막
13 : 배선부 14 : 최종 보호막
본 발명에 따른 저유전율 육방 결정 질화 붕소막, 층간 절연막 및 그 제조 방법에 있어서는, 비유전율 3.0 이하를 갖는 육방 결정 질화 붕소막을 제공한다.또한, 질소 원자와 수소 원자의 결합 및 붕소 원자와 수소 원자의 결합의 합계 함유량을 4몰% 이하로 하는 육방 결정 질화 붕소막, c축 방향의 면 간격을 3.3Å에 대해 5∼30% 늘리되 a축 방향 면 간격의 증가분을 2.2Å에 대해 5% 이내로 억제하는 육방 결정 질화 붕소막, c축 방향이 기판에 대해 수평 방향인 것을 특징으로 하는 육방 결정 질화 붕소막을 제공한다. 또한, 이들 육방 결정 질화 붕소를 이용한 층간 절연막을 제공한다. 또한, 진공 중에 있어서의 질소 이온 또는 질소와 희가스의 혼합 이온의 조사 및 붕소 공급원의 증착을 포함하는 이온 증착법을 이용하는 육방 결정 질화 붕소막의 제조 방법에 있어서, 수소 원자와의 결합을 포함하지 않는 원료 가스를 이용하는 것을 특징으로 하는 육방 결정 질화 붕소막의 제조 방법을 제공한다.
또한, 본 발명에 따른 플라즈마 CVD 장치에 있어서는, 반도체 웨이퍼에 성막된 저 비유전율의 배선간 절연막의 표면에 보호막으로서의 저 비유전성막을 성막하는 성막 수단과, 상기 반도체 웨이퍼를 소정의 온도로 가열하는 가열 수단을 구비한 것을 특징으로 한다. 본 발명에 따르면, 성막 수단에 의해 배선간 절연막의 표면에 저 비유전성막이 성막된 후, 반도체 웨이퍼를 가열하여, 배선간 절연막의 표면에 보호막을 성막하도록 하였기 때문에, 종래에 비해 산소 플라즈마 내성, 역학적 강도, 열 확산 효율, 흡습성·투습성, 내열성, 불순물 확산에 대한 배리어 효과를 향상시킬 수 있다. 또한, 본 발명에 따르면, 저 비유전성막의 성막과 가열 처리가 연속적으로 실행되기 때문에, 프로세스의 단축화를 도모할 수 있다.
또한, 본 발명에 따른 플라즈마 CVD 장치에 있어서는, 상기 반도체 웨이퍼에저 비유전율의 배선간 절연막을 성막하는 성막 수단과, 상기 배선간 절연막의 표면에, 보호막으로서의 저 비유전성막을 성막하는 성막 수단과, 상기 반도체 웨이퍼를 소정의 온도로 가열하는 가열 수단을 구비한 것을 특징으로 한다. 본 발명에 따르면, 배선간 절연막의 성막과 보호막의 성막이 연속적으로 실행되기 때문에, 프로세스의 단축화를 더욱 도모할 수 있다.
또한, 상기 플라즈마 CVD 장치에 있어서, 상기 배선간 절연막을 다공질화하는 다공질화 수단을 구비한 것을 특징으로 한다. 본 발명에 따르면, 다공질화 수단에 의해 배선간 절연막을 다공질화하고, 배선간 절연막의 표면에 보호막을 성막하도록 하였기 때문에, 프로세스의 단축화를 도모할 수 있고, 또한 다공질화막의 약점인 계면 특성을 향상시킬 수 있음과 동시에 성막, 에칭, 애싱에 의한 막질 열화나 고흡습성을 억제할 수 있다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
(실시예 1)
본 발명의 h-BN막은, 저유전율 층간 절연막 재료로서 이용할 수 있다.
층간 절연막은 집적 회로 소자에 포함되고, 기판상에 마련한 전극, 플러그, 배선을 절연 분리하는 절연막 및 보호막을 말하는데, 예컨대, 디바이스 절연막 등이 있으며, 집적 회로 소자의 일례를 도 1에 도시한다. 도 1에서 배선부는 2층으로 구성되어 있다.
실리콘 기판 등의 기판(1)은 소스(2), 게이트 산화막(3), 드레인(4), 전극(5), 절연막(6) 등을 갖고, 그 위에 디바이스 절연막(7)(예컨대, 실리콘 산화막으로 구성됨)이 마련되어 있다. 디바이스 절연막(7)에는, 디바이스 절연막(7)의 콘택트 플러그(8)에 접속하는 배선부(10)를 갖는 제 1 층 층간 절연막(9)이 마련된다. 도 1에는 층간 절연막(9) 위에 제 2 층 층간 절연막(12)을 더 나타낸다. 제 2 층 층간 절연막(9) 중의 배선부(10)는 비아 플러그(11)를 거쳐 제 2 층 층간 절연막(12) 중의 배선부(13)에 접속한다. 제 2 층 층간 절연막(12)은 최종 보호막(14)에 의해 보호된다. 최종 보호막(14)은 통상 질화 실리콘 등으로 구성된다.
본 발명의 h-BN 층간 절연막은 바람직하게는 0.1∼1.0 ㎛의 막 두께이고, 보다 바람직하게는 0.35 ㎛(3,500Å)의 막 두께이다. 본 발명의 층간 절연막은 종래의 층간 절연막의 유전율을 낮춘 것이지만, 종래의 층간 절연막과 마찬가지로 이용할 수 있다. 배선 금속에 대해서도, 종래와 마찬가지로 동이나 알루미늄 합금을 이용할 수 있다.
소위 0.18 ㎛ 디자인 룰에 의하면, 배선 재료에 알루미늄 합금을 이용하고 층간 절연 재료에 SiO2(비유전율 4.5)를 이용한 배선 지연은 18㎰이지만(예컨대, 반도체 주변 재료의 최신 동향(1999) p19, 도레이 리서치 센터), 본 발명의 h-BN을 층간 절연막으로서 이용한 경우에는, 더욱 고속화될 것을 예상할 수 있어, 배선 재료에 동을 이용하고 층간 절연 재료에 저 유전율 절연 재료를 이용한 배선 지연인10㎰ 정도에 접근할 것으로 생각된다.
본 발명의 h-BN막은 질소 원자와 수소 원자의 결합(NH) 및 붕소 원자와 수소 원자의 결합(BH)의 양이 저감되어 있는 것을 특징으로 한다. 수소 결합량은 푸리에 변환 적외 흡수 분광법(FTIR)으로 구할 수 있고, h-BN막중에, 바람직하게는 4몰% 이하, 더 바람직하게는 0.1몰% 이하로 한다. BH, NH 등의 수소 결합량의 저감에 의해, 비유전율 3.0 이하의 저유전율화가 가능하다.
또한, 본 발명의 h-BN막은 c축 방향으로 늘린 면 간격을 갖는 것을 특징으로 한다. 면 간격은 X선 회절법(XRD) 혹은 투과형 전자 현미경(TEM)에 의해 측정할 수 있다(예컨대, JCPDS 카드 No. 34-421). h-BN의 면 간격은 통상, c축 방향으로 3.3Å, a축 방향으로 2.2Å, b축 방향으로 2.2Å이다. 이에 반해, 본 발명의 h-BN은 c축 방향에 대해, 바람직하게는 5∼30%, 보다 바람직하게는 10∼20%, 특히 바람직하게는 15% 늘린 것이며, a축 방향에 대해서는, 바람직하게는 5% 이하, 보다 바람직하게는 3% 이하 신장시킨 것이다. c축 방향으로 면 간격을 늘리면 h-BN막은 밀도가 낮아지기 때문에 유전율을 저감시킬 것으로 생각된다.
본 발명의 h-BN막은 c축 방향이 기판에 대해 수평 방향인 것을 특징으로 한다. 도 2에 종래의 h-BN막(도 2a), 본 발명의 h-BN막(도 2b)을 나타낸다. 종래의 h-BN막은 육방 결정이긴 하지만, 배향 방향이 랜덤하여 비정질에 가깝다. 한편, 본 발명의 h-B 막은 육방 결정의 c축 방향이 기판에 대해 수평 방향으로 정렬되어 있다. 또한, c축 방향이 상기 수평 방향이면, 면내 회전은 생겨도 무방하다. h-BN막의 결정 구조는 투과형 전자 현미경(TEM)에 의해 측정할 수 있다(예컨대, T.A.Friedmann 등의 thin solid films, 237(1994)48-56). c축 방향이 기판에 대해 수평 방향인 h-BN이 바람직하게는 30몰% 이상, 보다 바람직하게는 70몰% 이상이면 된다. h-BN막에 있어서, c축 방향을 기판에 대해 수평 방향으로 하면 막 전체의 분극율이 저하하여, 유전율이 저감될 것으로 생각된다.
질소 원자와 수소 원자의 결합(NH) 및 붕소 원자와 수소 원자의 결합(BH) 양의 저감, 면 방향을 c축 방향으로 늘리는 것, c축 방향을 기판에 대해 수평 방향으로 하는 것은 각각 h-BN막의 저 유전율화에 공헌하는 것으로 생각된다. 이들을 조합시킴으로써 더욱 저 유전율화하는 것이 가능하게 된다.
본 발명의 h-BN막은 수소를 이온 주입함으로써 분자 연결성의 혼란을 발생시켜, 비유전율을 더 낮출 수 있다. 분자 연결성의 혼란은 투과형 전자 현미경(TEM)에 의해 측정 가능하다(예컨대, T.A.Friedmann 등의, thin solid films, 237(1994)48-56). 비유전율을 낮추기 위해서는 최대 50 분자 정도의 연결성 혼란으로 하는 것이 바람직하고, 보다 바람직하게는 최대 15 분자 정도의 연결성 혼란으로 하는 것이 효과적이다. 분자 연결성의 혼란을 발생시킴으로써, 막 전체의 분극율은 혼란이 없는 경우에 비해 더욱 저하되어, 유전율이 저감될 것으로 생각된다.
또한, 본 발명의 h-BN막은 수소를 이온 주입함으로써 비정질 BN(α-BN)을 혼재시켜, 저유전율화시킬 수 있다. 비정질 BN의 존재량은 투과형 전자 현미경(TEM)에 의해 측정 가능하고(예컨대, T.A.Friedmann 등의 thin solid films, 237(1994)48-56), 바람직하게는 40몰% 이하로 혼재시킨다.
또한, 본 발명의 h-BN막은 수소를 이온 주입함으로써 c-BN을 혼재시켜, 저유전율화시킬 수 있다. c-BN의 존재량은 투과형 전자 현미경(TEM) 등에 의해 측정 가능하고(예컨대, T.A.Friedmann 등의, thin solid films, 237(1994)48-56), 바람직하게는 40몰% 이하로 혼재시킨다.
α-BN과 c-BN은 병존시킬 수 있지만, h-BN막 중에 바람직하게는 합계로 40 몰% 존재시키는 것이 좋다.
α-BN이나 c-BN을 혼재시킴으로써 막 전체의 분극율이 저하하여 유전율이 저감될 것으로 생각된다.
다음에, 본 발명의 h-BN막의 제조 디바이스 및 제조 방법에 대해 설명한다.
본 발명에서 이용하는 이온 증착법은, 진공 중에 있어서의 질소 이온 혹은 질소와 희가스와의 혼합 이온의 조사 및 붕소 공급원의 증착을 포함하는 증착법을 말한다. 여기서 진공이란, 증착을 가능하게 하는 진공이며, 통상 10-3∼10-8Torr 범위가 이용된다.
도 3에, 본 발명에 이용되는 이온 증착법에 따른 BN막 성막 디바이스의 일례를 나타낸다. 진공 챔버(15)는 진공을 유지하는 것이 가능한 챔버로서, 배기구(15A)로부터 도시하지 않은 진공원에 연통된다. 진공 챔버(15)에는 기재 홀더(16)가 배치되고, 기재 홀더(16)는 냉각 급배수관(16A)에 의해 도입되는 냉각수에 의해 냉각되어, 홀더(16)에 장착한 기재(17)를 소정 온도로 유지할 수 있다. 이 기재(17)에 대해, 이온원(19)으로부터 희가스와 질소의 혼합 가스를 이온화한혼합 이온을 조사하고, 동시에 증발원(18)으로부터 붕소(B)를 증착시킨다. 이것에 의해, 기판상에 B/N 조성비가 0.9∼1.1인 h-BN막을 제조할 수 있다.
희가스로서는 아르곤이나 크립톤이 이용되고, 질소 공급원으로서는 질소 원자와 수소 원자의 결합을 갖는 암모니아(NH3) 등을 대신하여, 질소 원자와 수소 원자의 결합을 갖지 않는 질소 등이 이용된다. 희가스와 질소의 혼합비는 혼합 가스 중에 질소가 20 체적% 이상, 바람직하게는 50∼90 체적% 포함되는 것이 좋다. 희가스와 질소의 혼합 가스를 이용하는 것은 질소의 해리 효율을 높이기 위한 것이다.
기재(17)로 붕소 증기를 공급하는 붕소 공급원으로서는, 붕소 원자와 수소 원자의 결합을 갖는 디보란(B2H6) 대신에, 붕소 원자와 수소 원자의 결합을 갖지 않는 붕소 공급원이 바람직하며, 금속 붕소를 바람직한 예로 들 수 있다.
이온원(19)으로서는, 예컨대, 카우프만형 이온원, 마이크로파 방전형 이온원을 들 수 있다. 증발원(18)으로는, 예컨대, 전자 빔 증발원을 들 수 있다.
기재(17)의 온도는 냉각 급배수관(16A)에 의해 도입되는 냉각수에 의해 냉각되어, 바람직하게는 실온 내지 200℃로 유지된다. 본 발명에서는 BH 결합이나 NH 결합을 포함하지 않는 질소 공급원 및 붕소 공급원을 이용하기 때문에, 생성되는 BN막 중에 수소 결합(BH, NH)이 생기지 않고, 또한 기재의 온도를 낮게 할 수 있어, 열에 의한 금속 배선의 열화가 일어나지 않으므로, 금속 배선 제작 프로세스에 적용할 수 있게 된다.
이하, 적용예를 근거로 하여 본 발명을 구체적으로 설명하되, 본 발명은 이것에 한정되는 것이 아니다.
(적용예 1)
도 3에 나타내는 이온 증착법에 의한 BN막 제조 디바이스를 이용하였다. 진공 챔버(15)내의 기재 홀더(16)에 기재(17)로서 p형 실리콘 기판을 세트하였다. 이 실리콘 기판(기판 온도 200℃)에 대해 이온원(19)으로서 카우프만형 이온원을 아르곤 : 질소(N) = 64 : 36으로 혼합한 이온(유량 = 5sccm)을 0.5㎸의 가속 전압으로 조사하고, 동시에 증발원(18)으로서의 전자 빔 증발원으로부터 붕소(B)를 0.5Å/s의 속도로 공급함으로써, B/N 조성비가 1인 h-BN막을 성막하였다. 성막 중 진공 챔버(1)내 진공도는 1.0×10-4Torr로 하였다.
얻어진 h-BN막을 적외 흡수 분광(FTIR) 측정한 결과를 도 4에 나타낸다. 도 4로부터 명백한 바와 같이, 도 4의 영역 A에는 NH 결합(3340㎝-1)이 존재하지 않고, 동 영역 B에는 BH 결합(2520㎝-1)이 존재하지 않았다.
얻어진 h-BN막을 용량-전압(CV) 측정(예컨대, M.Z.Karim 등의, surface and coatings technology, 60(1993)502-505)함으로써 비유전율 ε을 산출한 바, ε=2.4였다.
얻어진 h-BN막 단면을 투과형 전자 현미경(TEM) 관찰한 바, c축 방향면 간격이 통상의 간격 3.325Å으로부터 3.73Å으로 넓어져 있었다. 이 때, h-BN의 c축방향은 실리콘 기판에 대해 수평 방향이었다.
(적용예 2)
적용예 1과 마찬가지로 해서 h-BN막을 제조하고, 얻어진 h-BN막에 에너지-15keV, 주입량 1×1016cm-2의 조건에서 수소 이온을 주입하였다. 그 후, CV 측정을 실행하여 비유전율을 산출한 바, ε= 2.2였다. 또한, 해당 h-BN막 단면을 TEM 관찰한 바, c축 방향면 간격이 통상의 간격 3.325Å으로부터 3.73Å으로 넓어져 있고, 결정의 주기성은 60Å 정도 미만이며, α-BN 및 c-BN이 혼재하고 있었다. 이 때, h-BN의 c축 방향은 실리콘 기판에 대해 수평 방향이었다.
적용예 1과 적용예 2에서는, 수소를 포함하지 않기 위해서 수소 결합이 없는 소스 가스를 이용하고, 또한 소스 가스를 이온화하여 가속시켜서 에너지를 부여함으로써, 기판 온도 200℃의 저온에서 h-BN막을 제조할 수 있었다. 또한, h-BN막의 c축 방향 면 간격은 3.3Å으로부터 3.7Å으로 늘어나고, 그 c축 방향은 기판에 대해 수평 방향이었다. 이것에 의해, h-BN막의 비유전율을 2.4로 저유전율화시켰다.
또한, 얻어진 h-BN막으로 수소를 이온 주입함으로써, 결정의 주기성을 혼란시켜 α-BN 및 c-BN을 혼재시키고, h-BN막의 비유전율을 2.2로 더욱 저하시켰다.
이상과 같이, 본 발명의 h-BN막은 실리콘 산화막(ε= 4∼4.5)보다 저유전율인 층간 절연막으로 이용함으로써 보다 고집적화된 디바이스의 제작이 가능해진다.
다음에, 실시예 2∼4로서 본 발명에 따른 플라즈마 CVD 장치에 대해 상세하게 설명한다.
(실시예 2)
도 5는 본 발명에 따른 실시예 2∼4의 구성을 도시하는 도면이다. 이 도면에는 플라즈마 기상 여기를 이용하여 반도체 디바이스에 다층막을 형성하기 위한 플라즈마 CVD 장치가 도시되어 있다. 이 플라즈마 CVD 장치는 박막을 구성하는 원소로 이루어지는 원료 가스를 반도체 웨이퍼상에 공급하여, 기상 또는 반도체 웨이퍼 표면에서의 화학 반응에 의해 소망하는 박막을 형성시키는 장치이다. 가스 분자를 여기시키기 위해서는 플라즈마 방전이 이용된다.
도 5에 있어서, 반응 용기(20)내 측면에는 전술한 원료 가스를 방출하기 위한 노즐(21), 노즐(22)이 마련되어 있다. 노즐(22)로부터는, 봄베(bomb)(도시하지 않음)로부터 공급되는 원료 가스로서 H2, N2, He, Ar 등의 5% 이하로 희석된 B2H6이 총 유량 100∼1000sccm으로 방출된다. 또한, 노즐(21)로부터는, 봄베(도시하지 않음)로부터 공급되는 원료 가스로서 100% N2, 100% NH3또는 N2+NH3이 총 유량 100∼1000sccm으로 방출된다.
RF 전극(23)은 반응 용기(20)의 상부에 마련되어 있고, 고주파 전원(24)에 접속되어 있다. 바이어스 전극(25)은 RF 전극(23)과 대향하도록 반응 용기(20)내에 마련되어 있고, 고주파 전원(26)에 접속되어 있다. 이들 RF 전극(23) 및 바이어스 전극(25)은 전계를 발생시키기 위한 것이다. RF 전극(23)의 RF 파워는 1㎾이상이고, 바이어스 전극(25)의 바이어스 파워는 0.5㎾ 이상이다.
자장 코일(27)은 반응 용기(20) 주위에 감겨져 있고, 회전 수평 자장(10∼300 가우스)을 발생시키기 위한 것이다. 12인치 직경의 반도체 웨이퍼(28)는 상기 전계와 직교하도록 바이어스 전극(25)상에 탑재되어 있다. 이 반도체 웨이퍼(28)의 표면에는 후술하는 프로세스에 의해 저 비유전율 BN막(29)이 형성된다. 여기서, 저유전율 BN막이란, 붕소원(B) : B2H6, BCl3, 질소원(N, N2, NH3)으로 구성되는 저유전율의 보호막을 말한다. 또한, 자장 코일(27)은 필수적인 것은 아니다.
도 6은 실시예 2∼4에서 제조되는 반도체 디바이스(100)의 구성을 도시하는 도면이다. 동 도면에 나타낸 반도체 디바이스(100)에 있어서는, 기본 트랜지스터(101, 101,…)가 소자간 분리막(102)으로 절연되어 있다. 기본 트랜지스터(101, 101,…)의 표면에는, BPSG(Boro-Phospho-Silicate-Glass) 등의 배선하(配線下) 절연막(103)이 형성되어 있다.
금속 배선(104)은 배선하 절연막(103)의 표면에 형성되어 있고, 배선하 절연막(103)을 관통하는 콘택트 홀에 형성된 배선간 금속(105)을 거쳐서 기본 트랜지스터(101)에 접속되어 있다. 또한, 배선하 절연막(103)(금속 배선(104))의 표면에는 배선간 절연막(106)이 형성되어 있다. 배선간 절연막(106)은 기생 용량을 저감하기 위해, 저 비유전율 재료로 구성되어 있다. 배선간 절연막(106)의 표면에는 보호막으로서의 저비유전율 BN막(107)이 형성되어 있다.
금속 배선(108)은 저 비유전율 BN막(107)의 표면에 형성되어 있고, 배선간 절연막(106) 및 저 비유전율 BN막(107)을 관통하는 콘택트 홀에 형성된 배선간 금속(109)을 거쳐서, 금속 배선(104)에 접속되어 있다. 또한, 저 비유전율 BN막(107)(금속 배선(108))의 표면에는 배선간 절연막(110)이 형성되어 있다. 배선간 절연막(110)의 표면에는 보호막으로서의 저 비유전율 BN막(111)이 형성되어 있다. 이 배선간 절연막(110)은 기생 용량을 저감하기 위해서, 저 비유전율 재료로 구성되어 있다.
금속 배선(112)은 저 비유전율 BN막(111)의 표면에 형성되어 있고, 배선간 절연막(110) 및 저 비유전율 BN막(111)을 관통하는 콘택트 홀에 형성된 배선간 금속(113)을 거쳐서, 금속 배선(108)에 접속되어 있다. 이와 같이, 반도체 디바이스(100)는 다층막 구조로 되어 있다.
이어서, 도 7에 도시한 흐름도를 참조하면서, 실시예 2의 제조 프로세스에 대해 설명한다. 이하에서는, 주로 도 6에 나타낸 저 비유전율 BN막(107)의 성막 프로세스를 주로 설명한다. 이 경우, 도 5에 나타낸 반도체 웨이퍼(28)에는 도 6에 나타낸 배선간 절연막(106)까지 형성되어 있는 것으로 한다. 단, 배선간 금속(109)은 형성되어 있지 않다.
도 7에 나타낸 단계 SA1에서, 반도체 웨이퍼(28)의 표면(배선간 절연막(106))에는 저 비유전율 막이 성막된다. 구체적으로는, 노즐(22)로부터는 H2, N2, He, Ar 등으로 5% 이하로 희석된 B2H6이 총 유량 100∼1000sccm로 방출된다.또한, 노즐(21)로부터도, 봄베(도시하지 않음)로부터 공급되는 원료 가스로서, 100% N2, 100% NH3또는 N2+ NH3이 총 유량 100∼1000sccm으로 방출된다. 이것에 의해, 반응 용기(20) 내에서는 상기 원료 가스가 혼합되고, 배선간 절연막(106)의 표면에는 저 비유전율막이 성막된다.
단계 SA2에서는 반응 용기(20) 내의 반도체 웨이퍼(28)가 가열 수단(도시하지 않음)에 의해 300∼400℃로 가열되는 열 처리가 실행된다. 이것에 의해, 단계 SA3에서는 배선간 절연막(106)의 표면에 저 비유전율 BN막(107)이 성막된다. 이 저 비유전율 BN막(107)의 비유전율은 2.2로 되어 있다. 또한, 저비유전율 BN막(107)은 기본적으로 육방 결정의 결정 구조를 가지며, 그 조성은 [B]/[N] = 1이다. 또한, 저 비유전율 BN막(107)의 막 두께는 보호막으로서 유효한 20∼100㎚로 되어 있다.
단계 SA4에서는, 저 비유전율 BN막(107) 및 배선간 절연막(106)에 콘택트 홀을 형성하기 위한 에칭이 실행된다. 단계 SA5에서는, 형성된 콘택트 홀에 배선간 금속(109)이 매립된다. 단계 SA6에서는 CMP에 의해 표면이 연마된다. 단계 SA7에서는, 저 비유전율 BN막(107)의 표면에 금속 배선(108)이 형성된다. 이하, 단계 SA1 이후의 프로세스가 반복 실행됨으로써, 도 6에 도시한 다층막 구조의 반도체 디바이스(100)가 제조된다.
또, 실시예 2에 있어서는, 도 6에 나타낸 절연막(103, 106, 110)을 전술한 붕소원(B) 및 질소원(N)으로 구성하고, 이것을 저유전율 BN막으로 하는 구성을 채용해도 무방하다.
이와 같이, 실시예 2에 따르면, 배선간 절연막(106)의 표면에 저 비유전성막이 성막된 후, 반도체 웨이퍼(28)를 가열하여 배선간 절연막(106)의 표면에 저 비유전율 BN막(107)을 성막하도록 하였기 때문에, 종래에 비해 산소 플라즈마 내성, 역학적 강도, 열 확산 효율, 흡습성·투습성, 내열성, 불순물 확산에 대한 배리어 효과를 향상시킬 수 있다.
또한, 실시예 2에 따르면, 저 비유전성막의 성막과 가열 처리를 반응 용기(20)내에서 연속적으로 실행할 수 있기 때문에 프로세스의 단축화를 도모할 수 있다.
(실시예 3)
그런데, 전술한 실시예 2에서는 반응 용기(20)내에서 저 비유전율 BN막(107)이나 저 비유전율 BN막(111)의 성막을 실행하는 예에 대해 설명하였지만, 반응 용기(20) 내에서 배선간 절연막(106)이나 배선간 절연막(110)의 성막도 실행하도록 하더라도 좋다. 이하에서는 이 경우를 실시예 3으로서 설명한다.
이어서, 도 8에 나타낸 흐름도를 참조하면서, 실시예 3의 제조 프로세스에 대해 설명한다. 이하에는 주로 도 6에 나타낸 배선간 절연막(106) 및 저 비유전율 BN막(107)의 성막 프로세스를 주로 설명한다. 이 경우, 도 5에 나타낸 반도체 웨이퍼(28)에는 도 6에 나타낸 배선하 절연막(103) 및 금속 배선(104)까지가 형성되어 있는 것으로 한다.
도 8에 나타낸 단계 SB1에서는 주지의 CVD법에 의해 반응 용기(20)내의 반도체 웨이퍼(28)의 표면(배선하 절연막(103), 금속 배선(104)), 배선간 절연막(106)이 성막된다. 단계 SB2에서는 전술한 단계 SA1∼단계 SA3(도 7 참조)을 거쳐, 배선간 절연막(106)의 표면에 저 비유전율 BN막(107)이 성막된다.
여기서, 단계 SB3∼단계 SB6까지의 처리는 단계 SA4∼단계 SA7(도 7 참조)과 마찬가지이기 때문에 그 설명을 생략한다. 이하, 단계 SB1 이후의 프로세스가 반복 실행됨으로써, 도 6에 나타낸 다층막 구조의 반도체 디바이스(100)가 제조된다.
이와 같이, 실시예 3에 따르면, 배선간 절연막(106)의 성막과 저 비유전율 BN막(107)의 성막이 반응 용기(20)내에서 연속적으로 실행되기 때문에, 프로세스의 단축화를 더욱 도모할 수 있다.
(실시예 4)
그런데, 전술한 실시예 2에서는, 반응 용기(20)내에서 저 비유전율 BN막(107)이나 저 비유전율 BN막(111)의 성막을 실행하는 예에 대해 설명하였지만, 배선간 절연막(106)이나 배선간 절연막(110)의 다공질화도 실행되도록 하여도 좋다. 이하에서는, 이 경우를 실시예 4로서 설명한다.
이어서, 도 9에 나타낸 흐름도를 참조하면서, 실시예 4의 제조 프로세스에 대해 설명한다. 이하에는, 주로 도 6에 나타낸 배선간 절연막(106)의 다공질화 및 저 비유전율 BN막(107)의 성막 프로세스를 주로 설명한다. 이 경우, 도 5에 나타낸 반도체 웨이퍼(28)에는 도 6에 나타낸 배선간 절연막(106)까지가 형성되어 있는것으로 한다. 단, 배선간 금속(109)은 형성되어 있지 않다.
도 9에 나타낸 단계 SC1에서, 반도체 웨이퍼(28)의 표면(배선간 절연막(106))에는, 단계 SA1(도 7 참조)과 마찬가지로 하여 저 비유전율 막이 성막된다. 단계 SC2에서는 기지의 다공질화법에 의해 배선간 절연막(106)이 다공질화된다. 이것에 의해, 배선간 절연막(106)의 밀도가 작아져서, 저 비유전율화된다.
단계 SC3에서는, 단계 SA2 및 단계 SA3(도 7 참조)과 마찬가지로 하여 배선간 절연막(106)의 표면에 저 비유전율 BN막(107)이 성막된다. 여기서, 단계 SC4∼단계 SC7까지의 처리는 단계 SA4∼단계 SA7(도 7 참조)과 마찬가지기 때문에 그 설명을 생략한다. 이하, 단계 SC1 이후의 프로세스가 반복 실행됨으로써, 도 6에 나타낸 다층막 구조의 반도체 디바이스(100)가 제조된다.
이와 같이, 실시예 4에 따르면, 배선간 절연막(106)을 다공질화하여 배선간 절연막(106)의 표면에 저 비유전율 BN막(107)을 성막하도록 하였기 때문에, 프로세스의 단축화를 도모할 수 있고, 또한 다공질화막의 약점인 계면 특성을 향상시킬 수 있음과 동시에 성막, 에칭, 애싱에 의한 막질 열화나 고 흡습성을 억제할 수 있다.
이상과 같이, 본 발명에 따르면, 성막 수단에 의해 배선간 절연막의 표면에 저 비유전성막이 성막된 후, 반도체 웨이퍼를 가열하여 배선간 절연막의 표면에 보호막을 성막하도록 하였기 때문에, 종래에 비해 산소 플라즈마 내성, 역학적 강도,열 확산 효율, 흡습성·투습성, 내열성, 불순물 확산에 대한 배리어 효과를 향상시킬 수 있는 효과가 얻어진다.
또한, 본 발명에 따르면, 저 비유전성막의 성막과 가열 처리가 연속적으로 실행되기 때문에, 프로세스의 단축화를 도모할 수 있는 효과가 얻어진다.
또한, 본 발명에 따르면, 배선간 절연막의 성막과 보호막의 성막이 연속적으로 실행되기 때문에, 프로세스의 단축화를 더욱 도모할 수 있는 효과가 얻어진다.
또한, 본 발명에 따르면, 다공질화 수단에 의해 배선간 절연막을 다공질화하고, 배선간 절연막의 표면에 보호막을 성막하도록 하였기 때문에, 프로세스의 단축화를 도모할 수 있고, 또한 다공질화막의 약점인 계면 특성을 향상시킬 수 있으며, 성막, 에칭, 애싱에 의한 막질 열화나 고 흡습성을 억제할 수 있다는 효과가 얻어진다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (12)

  1. 3.0 이하의 비유전율을 갖는 것을 특징으로 하는 육방 결정 질화 붕소막.
  2. 질소 원자와 수소 원자의 결합 및 붕소 원자와 수소 원자의 결합의 합계 함유량을 4몰% 이하로 하는 것을 특징으로 하는 육방 결정 질화 붕소막.
  3. 육방 결정 질화 붕소에 대해, c축 방향의 면 간격을 3.3Å에 대해 5∼30% 늘리되, a축 방향의 면 간격 신장을 2.2Å에 대해 5% 이내로 억제하는 것을 특징으로 하는 육방 결정 질화 붕소막.
  4. c축 방향이 기판에 대해 수평 방향인 것을 특징으로 하는 육방 결정 질화 붕소막.
  5. 청구항 1 내지 청구항 4중 어느 한 항에 기재된 육방 결정 질화 붕소막을 이용한 층간 절연막.
  6. 제 5 항에 있어서,
    상기 육방 결정 질화 붕소가 40몰% 이하의 비정질 질화 붕소, 또는 40몰% 이하의 입방정 질화 붕소, 또는 합계 40몰% 이하의 비정질 질화 붕소와 입방정 질화 붕소를 함유하는 층간 절연막.
  7. 진공중에 있어서의 질소 이온 또는 질소와 희가스의 혼합 이온의 조사, 및 붕소 공급원의 증착을 포함하는 이온 증착법을 이용하는 육방 결정 질화 붕소막의 제조 방법에 있어서,
    수소 원자와의 결합을 포함하지 않는 질소 및 붕소 공급원을 이용하는 것을 특징으로 하는 육방 결정 질화 붕소막의 제조 방법.
  8. 제 7 항에 있어서,
    상기 성막 기판 온도를 200℃ 이하로 하는 것을 특징으로 하는 육방 결정 질화 붕소막의 제조 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    수소를 이온 주입하는 단계를 더 포함하는 육방 결정 질화 붕소막의 제조 방법.
  10. 반도체 웨이퍼에 성막된 저 비유전율의 배선간 절연막의 표면에, 보호막으로서의 저 비유전성막을 성막하는 성막 수단과,
    상기 반도체 웨이퍼를 소정의 온도로 가열하는 가열 수단
    을 구비한 것을 특징으로 하는 플라즈마 CVD 장치.
  11. 상기 반도체 웨이퍼에 저 비유전율의 배선간 절연막을 성막하는 성막 수단과,
    상기 배선간 절연막의 표면에 보호막으로서의 저 비유전성막을 성막하는 성막 수단과,
    상기 반도체 웨이퍼를 소정의 온도로 가열하는 가열 수단
    을 구비한 것을 특징으로 하는 플라즈마 CVD 장치.
  12. 제 11 항에 있어서,
    상기 배선간 절연막을 다공질화하는 다공질화 수단을 구비한 것을 특징으로하는 플라즈마 CVD 장치.
KR10-2001-0036177A 2000-06-28 2001-06-25 육방 결정 질화 붕소막, 층간 절연막, 그 제조 방법 및 플라즈마 ｃｖｄ 장치 KR100433322B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000193734A JP2002016064A (ja) 2000-06-28 2000-06-28 低誘電率六方晶窒化ホウ素膜、層間絶縁膜及びその製造方法
JP2000-193734 2000-06-28
JP2001-067042 2001-03-09
JP2001067042 2001-03-09
JP2001-120272 2001-04-18
JP2001120272A JP2002334876A (ja) 2001-03-09 2001-04-18 プラズマｃｖｄ装置

Publications (2)

Publication Number Publication Date
KR20020001584A true KR20020001584A (ko) 2002-01-09
KR100433322B1 KR100433322B1 (ko) 2004-06-12

Family

ID=27343870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0036177A KR100433322B1 (ko) 2000-06-28 2001-06-25 육방 결정 질화 붕소막, 층간 절연막, 그 제조 방법 및 플라즈마 ｃｖｄ 장치

Country Status (5)

Country Link
US (2) US20020000556A1 (ko)
EP (2) EP1361294A1 (ko)
KR (1) KR100433322B1 (ko)
DE (1) DE60114304T2 (ko)
TW (1) TW521386B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140115814A (ko) * 2013-03-22 2014-10-01 삼성전자주식회사 기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자
KR20170038499A (ko) 2015-09-30 2017-04-07 한국과학기술연구원 원격 고주파 유도결합 플라즈마를 이용하여 저온에서 성장된 고품질 육방 질화 붕소막과 그 제조방법
KR20210137641A (ko) * 2020-05-11 2021-11-18 울산과학기술원 대면적 비정질 질화붕소막의 제조방법 및 대면적 비정질 질화 붕소막

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015595A (ja) * 1999-06-29 2001-01-19 Mitsubishi Electric Corp 半導体装置
US6642552B2 (en) * 2001-02-02 2003-11-04 Grail Semiconductor Inductive storage capacitor
US20040084775A1 (en) * 2001-02-28 2004-05-06 Takashi Sugino Solid state device and its manufacturing method
JP2002289617A (ja) * 2001-03-28 2002-10-04 Mitsubishi Heavy Ind Ltd 集積回路構造
JP3778045B2 (ja) * 2001-10-09 2006-05-24 三菱電機株式会社 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
US6674146B1 (en) * 2002-08-08 2004-01-06 Intel Corporation Composite dielectric layers
US20080038585A1 (en) * 2004-10-19 2008-02-14 Mitsubishi Electric Corporation Process for Film Production and Semiconductor Device Utilizing Film Produced by the Process
JP4497323B2 (ja) 2006-03-29 2010-07-07 三菱電機株式会社 プラズマｃｖｄ装置
US8337950B2 (en) * 2007-06-19 2012-12-25 Applied Materials, Inc. Method for depositing boron-rich films for lithographic mask applications
EP2296171A3 (de) 2009-09-10 2016-04-06 Basf Se Verwendung von metallorganischen gerüstmaterialien zur herstellung von mikroelektronischen bauteilen
US8592291B2 (en) 2010-04-07 2013-11-26 Massachusetts Institute Of Technology Fabrication of large-area hexagonal boron nitride thin films
US20130193445A1 (en) * 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
CN103668106B (zh) * 2012-09-01 2016-01-20 董国材 一种制备单层六角氮化硼的方法
US8927405B2 (en) 2012-12-18 2015-01-06 International Business Machines Corporation Accurate control of distance between suspended semiconductor nanowires and substrate surface
CN104347477B (zh) * 2013-07-24 2018-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9231063B2 (en) 2014-02-24 2016-01-05 International Business Machines Corporation Boron rich nitride cap for total ionizing dose mitigation in SOI devices
KR102395774B1 (ko) 2015-02-12 2022-05-09 삼성전자주식회사 이음매 없는 육방정계 질화붕소 원자모노층 박막 및 그 제조방법
KR101685100B1 (ko) 2015-03-27 2016-12-09 한국과학기술연구원 기재 위에 h-BN 후막을 형성하는 방법 및 그로부터 제조된 h-BN 후막 적층체
KR20210027622A (ko) 2019-08-29 2021-03-11 삼성전자주식회사 집적회로 소자
EP4079709A4 (en) * 2019-12-16 2023-01-25 Sumitomo Electric Hardmetal Corp. CUBIC BORONITRIDE DINTERPRESS AND PROCESS FOR PRODUCTION THEREOF
WO2021216455A1 (en) * 2020-04-21 2021-10-28 Tokyo Electron Limited Crystalline dielectric systems for interconnect circuit manufacturing

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107276A (en) * 1974-12-30 1978-08-15 Elektroschmelzwerk Kempten Gmbh Manufacture of hexagonal boron nitride
JPS60221566A (ja) * 1984-04-18 1985-11-06 Agency Of Ind Science & Technol 薄膜形成装置
EP0283311B1 (en) * 1987-03-18 2001-08-01 Kabushiki Kaisha Toshiba Thin film forming method
US4920917A (en) * 1987-03-18 1990-05-01 Teijin Limited Reactor for depositing a layer on a moving substrate
US4971779A (en) * 1989-02-17 1990-11-20 University Of New Mexico Process for the pyrolytic conversion of a polymeric precursor composition to boron nitride
US5204295A (en) * 1989-02-17 1993-04-20 University Of New Mexico Precursors for boron nitride coatings
US5064683A (en) * 1990-10-29 1991-11-12 Motorola, Inc. Method for polish planarizing a semiconductor substrate by using a boron nitride polish stop
US5324690A (en) * 1993-02-01 1994-06-28 Motorola Inc. Semiconductor device having a ternary boron nitride film and a method for forming the same
US5387288A (en) * 1993-05-14 1995-02-07 Modular Process Technology Corp. Apparatus for depositing diamond and refractory materials comprising rotating antenna
JP3465829B2 (ja) * 1994-05-26 2003-11-10 電気化学工業株式会社 絶縁材料組成物及びそれを用いた回路基板とモジュール
DE19543748A1 (de) * 1995-11-24 1997-05-28 Widia Gmbh Schneidwerkzeug, Verfahren zur Beschichtung eines Schneidwerkzeuges und Verwendung des Schneidwerkzeuges
US5772771A (en) * 1995-12-13 1998-06-30 Applied Materials, Inc. Deposition chamber for improved deposition thickness uniformity
TW312815B (ko) * 1995-12-15 1997-08-11 Hitachi Ltd
US6095084A (en) * 1996-02-02 2000-08-01 Applied Materials, Inc. High density plasma process chamber
US6070551A (en) * 1996-05-13 2000-06-06 Applied Materials, Inc. Deposition chamber and method for depositing low dielectric constant films
US6435130B1 (en) * 1996-08-22 2002-08-20 Canon Kabushiki Kaisha Plasma CVD apparatus and plasma processing method
US6144546A (en) * 1996-12-26 2000-11-07 Kabushiki Kaisha Toshiba Capacitor having electrodes with two-dimensional conductivity
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6355953B1 (en) * 2000-06-19 2002-03-12 Simon Fraser University Spintronic devices and method for injecting spin polarized electrical currents into semiconductors
JP2003124235A (ja) * 2001-10-17 2003-04-25 Sumitomo Electric Ind Ltd Ｉｉ−ｖｉ族化合物半導体、その熱処理方法およびその熱処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140115814A (ko) * 2013-03-22 2014-10-01 삼성전자주식회사 기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자
KR20170038499A (ko) 2015-09-30 2017-04-07 한국과학기술연구원 원격 고주파 유도결합 플라즈마를 이용하여 저온에서 성장된 고품질 육방 질화 붕소막과 그 제조방법
KR20210137641A (ko) * 2020-05-11 2021-11-18 울산과학기술원 대면적 비정질 질화붕소막의 제조방법 및 대면적 비정질 질화 붕소막

Also Published As

Publication number Publication date
EP1167291A1 (en) 2002-01-02
KR100433322B1 (ko) 2004-06-12
US20020000556A1 (en) 2002-01-03
EP1361294A1 (en) 2003-11-12
US20040058199A1 (en) 2004-03-25
DE60114304T2 (de) 2006-07-20
DE60114304D1 (de) 2005-12-01
TW521386B (en) 2003-02-21
EP1167291B1 (en) 2005-10-26

Similar Documents

Publication Publication Date Title
KR100433322B1 (ko) 육방 결정 질화 붕소막, 층간 절연막, 그 제조 방법 및 플라즈마 ｃｖｄ 장치
US6159871A (en) Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
KR101907802B1 (ko) 하드마스크 물질
JP5013353B2 (ja) 成膜方法及び成膜装置
US5900290A (en) Method of making low-k fluorinated amorphous carbon dielectric
US6346747B1 (en) Method for fabricating a thermally stable diamond-like carbon film as an intralevel or interlevel dielectric in a semiconductor device and device made
JP3201967B2 (ja) 低誘電率非晶質フッ素化炭素層を含む絶縁体及び相互接続構造
US6632478B2 (en) Process for forming a low dielectric constant carbon-containing film
KR101198107B1 (ko) 비결정 탄소막, 반도체 장치, 성막 방법, 성막 장치 및 기억 매체
US20030113995A1 (en) Method for depositing a low k dielectric film (k&lt;3.5) for hard mask application
JP2002217293A (ja) 導電線間に空隙を有する導電線構造体の製造方法
KR100837100B1 (ko) 금속 이온 확산 차단층을 포함하는 집적회로 및 금속 이온 이동 억제방법
Takeishi et al. Stabilizing Dielectric Constants of Fluorine‐Doped SiO2 Films by N 2 O‐Plasma Annealing
KR100451569B1 (ko) 수소배리어막을 구비한 반도체 장치의 제조 방법
US6271150B1 (en) Methods of raising reflow temperature of glass alloys by thermal treatment in steam, and microelectronic structures formed thereby
US6165897A (en) Void forming method for fabricating low dielectric constant dielectric layer
KR100387256B1 (ko) 반도체 소자의 구리 배선 형성 방법
WO2001041203A1 (en) Improved flourine doped sio2 film
CN114188362A (zh) 一种特殊结构的soi及其制备方法
JP2002016064A (ja) 低誘電率六方晶窒化ホウ素膜、層間絶縁膜及びその製造方法
Ding et al. Low Dielectric Constant SiO2: C, F Films Prepared from Si (OC2H5) 4/C4F8/Ar by Plasma‐Enhanced CVD
TWI223331B (en) Dielectric film
Pamler et al. Advances in Single Wafer Chemical Vapor Deposition of Oxide and Nitride Films
JP2800818B2 (ja) 半導体装置の製造方法
JP2002334876A (ja) プラズマｃｖｄ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee