KR20020001265A - Liquid crystal display device with a partial display mode and method of driving the same - Google Patents
Liquid crystal display device with a partial display mode and method of driving the same Download PDFInfo
- Publication number
- KR20020001265A KR20020001265A KR1020000035716A KR20000035716A KR20020001265A KR 20020001265 A KR20020001265 A KR 20020001265A KR 1020000035716 A KR1020000035716 A KR 1020000035716A KR 20000035716 A KR20000035716 A KR 20000035716A KR 20020001265 A KR20020001265 A KR 20020001265A
- Authority
- KR
- South Korea
- Prior art keywords
- display mode
- partial display
- liquid crystal
- lines
- row
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 평판 디스플레이 장치(Flat Panel Display devices)에 관한 것으로, 더 구체적으로는 부분 표시 모드(partial display mode)를 갖는 박막 트랜지스터 액정 표시 장치(Thin Film Transistor Liquid Crystal Display devices) 및 그 구동 방법에 관한 것이다.The present invention relates to a flat panel display device, and more particularly to a thin film transistor liquid crystal display device having a partial display mode and a driving method thereof. will be.
무선 전화기, PDA(Personal Digital Assistant) 단말기 등과 같은 최근의 모바일 어플리케이션(mobile applications)에서, 액정 표시 장치, 플라즈마 표시 장치(Plasma Display Panel: PDP), EL(Electro-Luminescence) 표시 장치 등과 같은 평판 디스플레이 장치가 필수적인 구성부품으로서 사용되고 있는데, 특히, 액정 표시 장치가 널리 사용되고 있다.In recent mobile applications such as cordless phones, personal digital assistant (PDA) terminals, and the like, flat panel display devices such as liquid crystal displays, plasma display panels (PDPs), and electro-luminescence (EL) displays, etc. Is used as an essential component, and in particular, liquid crystal displays are widely used.
도 1은 전형적인 박막 트랜지스터 액정 표시 장치의 구성을 개략적으로 보여주는 회로도이다. 도 1을 참조하여, 박막 트랜지스터 액정 표시 장치(TFT-LCD)는 패널(panel) 상에 형성된 픽셀 어레이(pixel array)(10)를 구비하고 있다. 픽셀 어레이(10)에서는 복수(m) 개의 게이트 라인들(GL1-GLm)(1), 복수(n) 개의 데이터 라인들(DL1-DLn)(2), 그리고 복수(m x n) 개의 픽셀 회로들(12)이 기판(도시 되지 않음) 상에 배치된다.1 is a circuit diagram schematically showing a configuration of a typical thin film transistor liquid crystal display. Referring to FIG. 1, a thin film transistor liquid crystal display (TFT-LCD) includes a pixel array 10 formed on a panel. In the pixel array 10, a plurality (m) gate lines GL1-GLm (1), a plurality (n) data lines (DL1-DLn) (2), and a plurality (mxn) pixel circuits ( 12) is disposed on a substrate (not shown).
각 픽셀 회로(12)는 스위치 기능을 하는 억세스 트랜지스터(14)와, 유전체로서 액정을 사용하는 그리고 인가되는 전압에 따라서 국부적으로 액정의 광 투과 특성을 변화시켜 통과하는 빛의 양을 조절하는 역할을 하는 액정 커패시터(liquid crystal capacitor)(16), 그리고 액정 양단에 축적되는 전하의 포집 능력을 증가시키기 위한 저장 커패시터(storage capacitor)(18)로 구성된다.Each pixel circuit 12 controls the amount of light passing through the access transistor 14 serving as a switch and the liquid crystal as a dielectric and locally changing the light transmission characteristics of the liquid crystal according to the applied voltage. It consists of a liquid crystal capacitor (16), and a storage capacitor (18) for increasing the ability of collecting charges accumulated across the liquid crystal.
또, 액정 표시 장치는, 잘 알려진 바와 같이, 로우 드라이버(row driver)(20)와 컬럼 드라이버(column dirver)(30)를 구비하고 있다. 로우 드라이버(20)는 통상 억세스 트랜지스터들(14)의 게이트 전극들을 구동한다는 의미에서 '게이트 드라이버(gate driver)'라고도 하는데, 순차적으로 게이트 라인들(1)을 선택하는 스캔(scan) 신호들을 발생한다. 컬럼 드라이버(30)는 억세스 트랜지스터들(14)의 소스 전극들을 구동하는 것으로, '소스 드라이버(source driver)'라고도 하며, 로우 드라이버(20)가 억세스 트랜지스터들(14)의 게이트 전극들로 펄스를 인가해서 억세스 트랜지스터들(14)을 턴-온(turn-on) 시키면 데이터 라인들(2)을 통해 실제로 각 픽셀 회로들(12)로 화상 신호 전압들을 인가하는 역할을 한다.The liquid crystal display device, as is well known, includes a row driver 20 and a column driver 30. The row driver 20 is also commonly referred to as a 'gate driver' in the sense of driving the gate electrodes of the access transistors 14. The row driver 20 sequentially generates scan signals for selecting the gate lines 1. do. The column driver 30 drives the source electrodes of the access transistors 14, also referred to as a 'source driver', and the row driver 20 pulses the gate electrodes of the access transistors 14. When turned on, the access transistors 14 serve to actually apply the image signal voltages to the respective pixel circuits 12 through the data lines 2.
각 억세스 트랜지스터(14)를 통해 화상 신호 전압이 해당 액정 커패시터(16)로 인가되면 액정이 구동된다. 이때, 억세스 트랜지스터(14)가 턴-오프(turn-off) 되면, 액정 커패시터(16)는 플로팅(floating) 상태로 되고 거기로 인가된 신호 전압이 유지된다. 이와 같은 동작 원리에 따라서 모든 게이트 전극들에 순차적으로 펄스를 인가하고 해당 소스 전극들로 화상 신호 전압들을 각각 인가하면 패널의 모든 픽셀들을 구동하는 것이 가능하다. 이런 방식으로 한 프레임(frame)의 화상을 표시한 후, 계속해서 다른 프레임을 표시하면 동화상을 표시할 수 있다.When an image signal voltage is applied to the corresponding liquid crystal capacitor 16 through each access transistor 14, the liquid crystal is driven. At this time, when the access transistor 14 is turned off, the liquid crystal capacitor 16 is in a floating state and the signal voltage applied thereto is maintained. According to this operating principle, it is possible to drive all the pixels of the panel by sequentially applying pulses to all the gate electrodes and applying image signal voltages to the corresponding source electrodes, respectively. After displaying an image of one frame in this manner, and displaying another frame continuously, a moving image can be displayed.
액정 커패시터(16)에 인가된 전하들이 적어도 한 프레임 동안 유지되어야 하는데 액정 커패시터(16) 만으로 충분히 유지하는 것이 곤란하다. 이 때문에, 액정 커패시터(16)와 병렬로 연결되는 저장 커패시터는(18)가 제공된다. 저장 커패시터(18)는 상기 액정 커패시터(16)를 보조하여 전하를 저장하는 역할을 한다.The charges applied to the liquid crystal capacitor 16 must be maintained for at least one frame, but it is difficult to sufficiently hold the liquid crystal capacitor 16 alone. For this reason, a storage capacitor 18 is provided which is connected in parallel with the liquid crystal capacitor 16. The storage capacitor 18 assists the liquid crystal capacitor 16 to store charge.
한편, 모바일 어플리케이션에서는 화질 못지 않게 전력 소모도 매우 중요하다. 따라서, 전력 소모를 줄이기 위해, 모바일 어플리케이션에서는 표시 장치의 화면 전체에 문자나 화상을 표시하는 통상적인 표시 모드(즉, 전체 표시 모드(full display mode))와 상대적인 개념의 부분 표시 모드(partial display mode)가 도입되어 이용되고 있다.On the other hand, power consumption is just as important as image quality in mobile applications. Therefore, in order to reduce power consumption, the mobile application has a partial display mode in a concept relative to a conventional display mode (that is, a full display mode) in which a character or an image is displayed on the entire screen of the display device. ) Is introduced and used.
부분 표시 모드로의 진입은 모바일 기기가 사용되지 않는 동안에 이루어지며, 이 모드에서는 표시 장치 픽셀 어레이의 특정 부분(예컨대, 필수적인 문자 및 화상이 표시되어야 하는 부분) 만이 구동되고 나머지 부분은 구동되지 않도록 한다. 이와 같이 기기가 사용되지 않는 동안 화면의 일 부분 만이 표시되도록 함으로써 전력 소모를 절감할 수 있다.Entry into the partial display mode is made while the mobile device is not in use, in which only a certain portion of the display device pixel array (e.g., a portion where essential characters and images should be displayed) is driven and the remaining portions are not driven. . As such, only part of the screen is displayed while the device is not in use, thereby reducing power consumption.
하지만, 자체적으로 발광하는 픽셀들을 갖고 있지 않는 액정 표시 장치를 사용하는 모바일 어플리케인션 기기에 부분 표시 모드를 적용하는 경우에는 다음과 같은 문제가 발생할 수 있다. 즉, 부분 표시 모드 동안 픽셀 어레이의 선택되지 않은 부분의 픽셀 회로들의 게이트 라인들은 구동되지 않는데, 이 경우 박막 억세스 트랜지스터들(14)의 오프-전류(off-current), 액정의 누설 전류(leakage current), 구동되는 신호 라인들과 구동되지 않는 신호 라인들 간의 커플링(coupling) 등으로 인해 구동되지 않은 픽셀 회로들에서 노이즈가 발생되고, 이들에 의해 구동되지 않는 픽셀들이 일정한 표시 상태(즉, 특정한 색상 및 계조 상태)로 유지되지 않는다.However, when the partial display mode is applied to a mobile application device using a liquid crystal display device that does not have pixels emitting light itself, the following problem may occur. That is, the gate lines of the pixel circuits of the unselected portion of the pixel array are not driven during the partial display mode, in which case the off-current of the thin film access transistors 14, the leakage current of the liquid crystal ), Noise is generated in pixel circuits that are not driven due to coupling between the signal lines that are driven and the signal lines that are not driven, and the pixels that are not driven are caused to have a constant display state (i.e., Color and gradation state).
따라서, 본 발명의 목적은 부분 표시 모드의 적용에 적합한 픽셀 어레이 회로 및 그 구동 회로들을 갖는 액정 표시 장치를 제공하는 것이다.It is therefore an object of the present invention to provide a liquid crystal display device having a pixel array circuit and its driving circuits suitable for application of the partial display mode.
본 발명의 다른 목적은 부분 표시 모드에서도 안정적인 표시 상태를 유지할 수 있도록 액정 표시 장치를 구동하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method for driving a liquid crystal display device to maintain a stable display state even in a partial display mode.
도 1은 전형적인 액정 표시 장치의 구성을 개략적으로 보여주는 회로도;1 is a circuit diagram schematically showing the configuration of a typical liquid crystal display device;
도 2는 본 발명에 따른 액정 표시 장치의 제 1의 바람직한 실시예를 보여주는 회로도; 그리고2 is a circuit diagram showing a first preferred embodiment of the liquid crystal display according to the present invention; And
도 3은 본 발명에 따른 액정 표시 장치의 제 2의 바람직한 실시예를 보여주는 회로도이다.3 is a circuit diagram showing a second preferred embodiment of the liquid crystal display according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
100: 픽셀 어레이 회로 101: 제 1의 게이트 라인100: pixel array circuit 101: first gate line
102: 데이터 라인 103: 기준 전압102: data line 103: reference voltage
104: 제 2의 게이트 라인 112: 픽셀 회로104: second gate line 112: pixel circuit
200: 로우 드라이버 300: 컬럼 드라이버200: row driver 300: column driver
400: 부분 표시 모드 제어기 UGD1-UGDm: 단위 로우 드라이버400: partial display mode controller UGD1-UGDm: unit low driver
LS1-LSm: 레벨 쉬프터 G1-G(m-1): 로직 게이트LS1-LSm: Level Shifter G1-G (m-1): Logic Gate
상기 목적들을 달성하기 위한 본 발명의 액정 표시 장치는 화면의 특정 부위에서만 문자 및 화상이 표시되도록 하는 부분 표시 모드 동안 로우 라인들(게이트 라인들)에 의해 선택되지 않은 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단 사이에 일정한 전위차를 유지하기 위한 회로를 구비하는데 그 특징이 있다. 이와 같은 본 발명의 특징에 의하면, 부분 표시 모드 동안 구동되지 않은 픽셀 회로들에서 억세스 트랜지스터들의 오프-전류, 액정의 누설 전류, 구동되는 신호 라인들과 구동되지 않는 신호 라인들 간의 커플링 등으로 인한 노이즈의 발생을 막을 수 있기 때문에 구동되지 않은 픽셀 회로들의 해당 픽셀들이 안정한 표시 상태(즉, 특정한 색상 및 계조)를 유지할 수 있다.The liquid crystal display device of the present invention for achieving the above objects is the liquid crystal capacitors and storage of pixel circuits not selected by the row lines (gate lines) during the partial display mode in which characters and images are displayed only at a specific portion of the screen. It is characterized by a circuit for maintaining a constant potential difference between both ends of the capacitors. According to this aspect of the invention, due to the off-current of the access transistors, the leakage current of the liquid crystal, the coupling between the driven signal lines and the undriven signal lines, etc. in pixel circuits not driven during the partial display mode. Since the generation of noise can be prevented, the corresponding pixels of the non-driven pixel circuits can maintain a stable display state (i.e., a specific color and gradation).
본 발명의 한 실시예에 따른 액정 표시 장치는 로우 라인들(게이트 라인들)과 컬럼 라인들(데이터 또는 소스 라인들)의 교차점들에 매트릭스 형태로 각각 배치되는 복수의 픽셀 회로들을 구비한다. 각 픽셀 회로는 로우 라인들 중 대응하는 하나와 컬럼 라인들 중 대응하는 하나와 연결되는 억세스 트랜지스터와, 이 억세스 트랜지스터와 기준 전압 사이에 연결되는 액정 커패시터와, 상기 억세스 트랜지스터와 상기 기준 전압 사이에 그리고 상기 액정 커패시터와 병렬로 연결되는 저장 커패시터를 구비한다. 이 실시예에 따른 액정 표시 장치는 부분 표시 모드 동안에상기 픽셀 회로들을 선택적으로 구동하기 위한 부분 표시 모드 제어 신호들을 발생하는 부분 표시 모드 제어기 및, 상기 픽셀 회로들의 억세스 트랜지스터들과 기준 전압 사이에서 액정 커패시터들과 병렬로 각각 연결되고 상기 부분 표시 모드 제어 신호들에 의해 각각 구동되는 복수의 스위칭 트랜지스터들을 더 포함한다.A liquid crystal display according to an exemplary embodiment of the present invention includes a plurality of pixel circuits each disposed in a matrix at intersections of row lines (gate lines) and column lines (data or source lines). Each pixel circuit includes an access transistor connected to a corresponding one of the row lines and a corresponding one of the column lines, a liquid crystal capacitor connected between the access transistor and the reference voltage, between the access transistor and the reference voltage and And a storage capacitor connected in parallel with the liquid crystal capacitor. The liquid crystal display according to this embodiment includes a partial display mode controller for generating partial display mode control signals for selectively driving the pixel circuits during the partial display mode, and a liquid crystal capacitor between the access transistors of the pixel circuits and a reference voltage. And a plurality of switching transistors each connected in parallel with each other and driven by the partial display mode control signals, respectively.
상기 부분 표시 모드에서, 로우 라인들에 의해 선택되지 않은 픽셀 회로들의 스위칭 트랜지스터들은 대응하는 부분 표시 모드 제어 신호들에 의해 턴-온 되는 반면, 상기 로우 라인들에 의해 선택되는 픽셀 회로들의 스위칭 트랜지스터들은 대응하는 부분 표시 모드 제어 신호들에 의해 턴-오프 된다. 또, 화면 전체에 문자나 화상을 표시하는 전체 표시 모드에서는 픽셀 회로들의 스위칭 트랜지스터들 모두가 상기 부분 표시 모드 제어 신호들에 의해 턴-오프 된다.In the partial display mode, switching transistors of pixel circuits not selected by row lines are turned on by corresponding partial display mode control signals, while switching transistors of pixel circuits selected by the row lines are selected. It is turned off by corresponding partial display mode control signals. In the entire display mode in which characters or images are displayed on the entire screen, all of the switching transistors of the pixel circuits are turned off by the partial display mode control signals.
한편, 상기 스위칭 트랜지스터들은, 상기 픽셀 회로들의 억세스 트랜지스터들과 기준 전압 사이에서 액정 커패시터들과 병렬로 각각 연결되는 그리고 상기 부분 표시 모드 제어 신호들에 의해 각각 구동되는 복수의 다이오드들로 대체될 수 있다. 각 픽셀 회로에서, 다이오드의 캐소우드는 억세스 트랜지스터에 연결되고, 그것의 애노우드는 상기 제 2의 로우 라인들 중 대응하는 하나에 연결된다. 이들 다이오드는 상기 스위칭 트랜지스터들과 동일한 방식으로 구동된다.Meanwhile, the switching transistors may be replaced by a plurality of diodes respectively connected in parallel with liquid crystal capacitors between the access transistors of the pixel circuits and the reference voltage and respectively driven by the partial display mode control signals. . In each pixel circuit, the diode's cathode is connected to an access transistor, and its anode is connected to a corresponding one of the second row lines. These diodes are driven in the same manner as the switching transistors.
본 발명의 다른 실시예에 따른 액정 표시 장치는 복수의 제 1의 로우 라인들(또는 제 1의 게이트 라인들)과, 상기 제 1의 로우 라인들과 평행하게 배열되는 복수의 제 2의 로우 라인들(또는 제 2의 게이트 라인들)과, 복수의 컬럼 라인들(또는 데이터 라인들) 및, 상기 로우 라인들과 상기 컬럼 라인들의 교차점들에매트릭스 형태로 각각 배치되는 복수의 픽셀 회로들을 구비한다. 각 픽셀 회로는 상기 제 1 로우 라인들 중 대응하는 하나에 일단이 연결되는 전류 통로와 상기 컬럼 라인들 중 대응하는 하나와 연결되는 제어 전극을 갖는 억세스 트랜지스터와, 상기 억세스 트랜지스터 전류 통로의 타단과 기준 전압 사이에 연결되는 액정 커패시터와, 상기 억세스 트랜지스터 전류 통로의 상기 타단과 상기 기준 전압 사이에서 상기 액정 커패시터와 병렬로 연결되는 저장 커패시터 및, 상기 억세스 트랜지스터 전류 통로의 상기 타단과 상기 기준 전압 사이에서 상기 액정 트랜지스터와 병렬로 연결되는 전류 통로 및 상기 대응하는 제 2 로우 라인과 연결되는 제어 전극을 갖는 스위칭 트랜지스터로 구성된다.A liquid crystal display according to another exemplary embodiment of the present invention includes a plurality of first row lines (or first gate lines) and a plurality of second row lines arranged in parallel with the first row lines. (Or second gate lines), a plurality of column lines (or data lines), and a plurality of pixel circuits each disposed in a matrix form at intersections of the row lines and the column lines. . Each pixel circuit includes an access transistor having a current path having one end connected to a corresponding one of the first row lines and a control electrode connected to a corresponding one of the column lines, and the other end of the access transistor current path and a reference. A liquid crystal capacitor connected between the voltage, a storage capacitor connected in parallel with the liquid crystal capacitor between the other end of the access transistor current path and the reference voltage, and between the other end of the access transistor current path and the reference voltage. And a switching transistor having a current path connected in parallel with the liquid crystal transistor and a control electrode connected with the corresponding second row line.
또, 이 실시예의 액정 표시 장치는 복수의 부분 표시 모드 제어 신호들을 발생하는 부분 표시 모드 제어기와, 상기 제 1 및 제 2 로우 라인들을 구동하기 위한 로우 드라이버 및, 화상 데이터 신호들을 상기 컬럼 라인들로 각각 인가하는 것에 의해 상기 컬럼 라인들을 구동하는 컬럼 드라이버를 더 구비한다. 상기 로우 드라이버는 상기 제 1 로우 라인들에 각각 대응하도록 배치되고 상기 제 1 로우 라인들을 각각 구동하기 위한 복수의 단위 로우 드라이버들(unit row drivers)과, 한 쌍의 인접한 단위 로우 드라이버들 사에에 각각 배치되는 복수의 로직 게이트들 및, 상기 부분 표시 모드 제어 신호들과 상기 제 2 로우 라인들 사이에 각각 연결되고 상기 부분 표시 모드 제어 신호들의 전압 레벨들을 변환하는 복수의 레벨 쉬프터들로 구성된다. 상기 단위 로우 드라이버들은 공지의 타이밍 제어기의 제어 하에서 상기 제 1 로우 라인들을 순차적으로 구동한다. 상기 로직 게이트들로서는 앤드 또는 낸드 로직 게이트들이 사용될 수 있다.Further, the liquid crystal display of this embodiment includes a partial display mode controller for generating a plurality of partial display mode control signals, a row driver for driving the first and second row lines, and image data signals to the column lines. And a column driver for driving the column lines by applying each. The row driver is disposed to correspond to the first row lines, respectively, and is disposed between a plurality of unit row drivers and a pair of adjacent unit row drivers respectively for driving the first row lines. A plurality of logic gates disposed respectively, and a plurality of level shifters connected between the partial display mode control signals and the second row lines, respectively, and converting voltage levels of the partial display mode control signals. The unit row drivers sequentially drive the first row lines under the control of a known timing controller. End or NAND logic gates may be used as the logic gates.
이 실시예에서도 상기 스위칭 트랜지스터들 대신에 다이오드들이 사용될 수 있는데, 각 다이오드는 억세스 트랜지스터와 대응하는 제 2 로우 라인 사이에서 액정 커패시터와 병렬로 연결된다.Diodes may also be used instead of the switching transistors in this embodiment, each diode being connected in parallel with the liquid crystal capacitor between the access transistor and the corresponding second row line.
본 발명의 다른 특징에 따르면, 액정 표시 장치를 구동하는 방법이 제공된다. 이 방법에 의하면, 먼저, 액정 표시 장치의 표시 모드들(전체 표시 모드 또는 부분 표시 모드) 중 하나가 선택되고, 이어, 부분 표시 모드가 선택된 경우 액정 표시 장치의 픽셀 회로들이 선택적으로 구동되며, 마지막으로, 부분 표시 모드 동안 구동되지 않는 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단은 소정의 전위차로 유지된다. 액정 커패시터들 및 저장 커패시터들 각각의 양단의 전위차는 0V로 유지되는 것이 바람직하다. 상기 구동되지 않는 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단으로는 소정의 정전압이 인가되는데, 이 전압의 범위는 5V 내지 7V(바람직하게는 6V)인 것이 바람직하다.According to another feature of the present invention, a method of driving a liquid crystal display device is provided. According to this method, first, one of the display modes (full display mode or partial display mode) of the liquid crystal display device is selected, and then the pixel circuits of the liquid crystal display device are selectively driven when the partial display mode is selected, and finally As a result, both ends of the liquid crystal capacitors and the storage capacitors of the pixel circuits which are not driven during the partial display mode are maintained at a predetermined potential difference. The potential difference across each of the liquid crystal capacitors and the storage capacitors is preferably kept at 0V. A predetermined constant voltage is applied across the liquid crystal capacitors and the storage capacitors of the non-driven pixel circuits, preferably in the range of 5V to 7V (preferably 6V).
이와 같은 본 발명의 특징에 의하면, 부분 표시 모드 동안 구동되지 않은 픽셀 회로들에서 노이즈가 발생하는 것을 막을 수 있기 때문에 구동되지 않은 픽셀 회로들의 해당 픽셀들이 안정한 표시 상태(즉, 특정한 색상 및 계조)를 유지할 수 있다.This feature of the present invention prevents noise from occurring in pixel circuits that are not driven during the partial display mode, so that the corresponding pixels of the pixel circuits that are not driven have a stable display state (i.e., a specific color and gradation). I can keep it.
다음에는 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 대해 상세히 설명한다. 여기서는 특정 회로 구성들, 전압 범위 등이 제시되지만, 이는 본 발명에 대한 명확한 이해를 돕기위한 것일 뿐 본 발명을 거기에 한정하려는 것이아님을 유의해야 한다.Next, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Although specific circuit configurations, voltage ranges, and the like are presented here, it should be noted that this is for the purpose of aiding a clear understanding of the invention and is not intended to limit the invention thereto.
도 2는 본 발명에 따른 액정 표시 장치의 제 1의 바람직한 실시예를 보여주는 회로도이다. 이 액정 표시 장치는 액티브 매트릭스(active matrix) 박막 트랜지스터 액정 표시 장치로서, 액정 패널의 픽셀 어레이(100) 영역에는 복수(m) 개의 제 1의 로우 라인들(이하, '제 1의 게이트 라인들'이라 함)(GL1-GLm)(101)과, 복수(n) 개의 컬럼 라인들(이하, '데이터 라인들'이라 함)(DL1-DLn)(102)이 행들과 열들을 따라서 매트릭스 형태로 기판(도시되지 않음) 상에 배열된다. 또, 패널의 기판 상에는 제 2의 로우 라인들(이하, '제 2의 게이트 라인들'이라 함)(PL1-PLm)(104)가 제 1의 게이트 라인들(101)과 평행하게 배열된다. 제 1 및 제 2의 게이트 라인들(101)과 데이터 라인들(102)이 교차하는 지점들에 복수 개의 픽셀 회로들(112)이 각각 배치된다.2 is a circuit diagram showing a first preferred embodiment of a liquid crystal display according to the present invention. The liquid crystal display is an active matrix thin film transistor liquid crystal display, and includes a plurality of m first row lines (hereinafter, 'first gate lines') in a region of the pixel array 100 of the liquid crystal panel. (GL1-GLm) 101 and a plurality (n) column lines (hereinafter referred to as 'data lines') (DL1-DLn) 102 are formed in a matrix form along rows and columns. (Not shown). In addition, second row lines (hereinafter, referred to as 'second gate lines') PL1-PLm 104 are arranged on the substrate of the panel in parallel with the first gate lines 101. A plurality of pixel circuits 112 are disposed at points where the first and second gate lines 101 and the data lines 102 cross each other.
각 픽셀 회로(112)는 스위치 기능을 하는 박막 억세스 트랜지스터(114)와, 유전체로서 액정을 사용하고 인가되는 전압에 따라서 국부적으로 액정의 광 투과 특성을 변화시켜 통과하는 빛의 양을 조절하는 역할을 하는 액정 커패시터(116), 액정 양단에 축적되는 전하의 포집 능력을 증가시키기 위한 저장 커패시터(118), 그리고 스위칭 트랜지스터(120)를 구비한다.Each pixel circuit 112 uses a thin film access transistor 114 that functions as a switch and a liquid crystal as a dielectric, and locally controls the amount of light passing through the light transmission characteristic of the liquid crystal according to the applied voltage. A liquid crystal capacitor 116, a storage capacitor 118 for increasing the ability of collecting charges accumulated across the liquid crystal, and a switching transistor 120.
각 픽셀 회로(112)의 박막 MOS(metal oxide semiconductor) 억세스 트랜지스터(114)의 게이트 전극은 제 1의 게이트 라인들(101) 중 대응하는 하나에 연결된다. 상기 억세스 트랜지스터(114)의 소스-드레인 전류 통로의 일단(즉, 소스 전극)은 데이터 라인들 중 대응하는 하나(102)에 연결된다. 상기 억세스트랜지스터(114)의 전류 통로의 타단(즉, 드레인 전극)과 기준 전압(또는 공통 전압 VCOM: 5V-7V)(103) 사이에는 액정 커패시터(116)와 저장 커패시터(118)가 상호 병렬로 연결된다. 스위칭 트랜지스터(120)의 전류 통로는 억세스 트랜지스터(114)의 드레인 전극과 기준 전압(103) 사이에서 액정 커패시터(116)와 병렬로 연결된다.The gate electrode of the thin film metal oxide semiconductor (MOS) access transistor 114 of each pixel circuit 112 is connected to a corresponding one of the first gate lines 101. One end (ie, source electrode) of the source-drain current path of the access transistor 114 is connected to the corresponding one of the data lines 102. The liquid crystal capacitor 116 and the storage capacitor 118 are parallel to each other between the other end of the current path of the access transistor 114 (that is, the drain electrode) and the reference voltage (or the common voltage V COM : 5V-7V) 103. Leads to. The current path of the switching transistor 120 is connected in parallel with the liquid crystal capacitor 116 between the drain electrode of the access transistor 114 and the reference voltage 103.
이 액정 표시 장치는 전체 표시 모드와 부분 표시 모드로 동작할 수 있으며, 부분 표시 모드가 선택된 경우 화면의 일 부분에서만 문자 또는 화상이 표시되도록 액정 패널 내의 픽셀 회로들을 선택적으로 구동하는 것이 가능하다.The liquid crystal display may operate in a full display mode and a partial display mode, and when the partial display mode is selected, it is possible to selectively drive pixel circuits in the liquid crystal panel such that a character or an image is displayed only in a portion of the screen.
도 2에 도시된 바와 같이, 이 실시예의 액정 표시 장치는 제 1 및 제 2 게이트 라인들(101)(104)을 구동하기 위한 로우 드라이버(200)와, 데이터 라인들(102)로 화상 데이터 신호들을 각각 인가하여 구동하는 컬럼 드라이버(300)를 구비하고 있다.As shown in Fig. 2, the liquid crystal display of this embodiment has a row driver 200 for driving the first and second gate lines 101 and 104, and an image data signal to the data lines 102. As shown in Figs. And a column driver 300 for driving each of them.
로우 드라이버(200)는 복수(m) 개의 단위 로우 드라이버들(unit row drivers)(UGD1-UGDm)를 구비하는데, 이들은 제 1 게이트 라인들(GL1-GLm)(101)에 각각 대응하도록 배치된다. 단위 로우 드라이버들(UGD1-UGDm)은 m-비트의 쉬프트 레지스터(shift register) 회로로 구성되는데, 공지의 타이밍 제어기(도시되지 않음)의 제어 하에 제 1 게이트 라인들(GL1-GLm)(101)을 순차적으로 구동한다. 예를 들면, 게이트 라인(GL1)이 단위 로우 드라이버(UGD1)에 의해 액티브 하이(active high) 상태로 구동된 바로 다음에는 단위 로우 드라이버(UGD2)가 드라이버(UGD2)의 출력에 응답해서 게이트 라인(GL2)을 구동한다. 이와 같은 방식으로 전체 표시 모드에서는 단위 로우 드라이버들(UGD1-UGDm)에 의해 제 1 게이트 라인들(GL1-GLm)은 순차적으로 구동된다.The row driver 200 has a plurality (m) of unit row drivers UGG1-UGDm, which are arranged to correspond to the first gate lines GL1-GL m 101, respectively. . The unit row drivers UGD1-UGDm are composed of an m-bit shift register circuit, and the first gate lines GL1-GLm 101 are controlled under a known timing controller (not shown). Drives sequentially. For example, immediately after the gate line GL1 is driven to an active high state by the unit row driver UGD1, the unit row driver UGD2 responds to the output of the driver UGD2 in response to the output of the driver UGD2. Drive GL2). In this manner, in the entire display mode, the first gate lines GL1 -GLm are sequentially driven by the unit row drivers UGD1 -UGDm.
로우 드라이버(200)는 복수(m-1) 개의 앤드(AND) 로직 게이트들(G1-G(m-1))을 더 구비하고 있다. (m-1) 개의 앤드 로직 게이트들(G1-G(m-1))은 한 쌍의 인접한 단위 로우 드라이버들(UGD1-UGDm) 사이에 각각 하나씩 배치된다. 각 앤드 게이트(G1, G2, ..., 또는 G(m-1))의 두 입력 단자들 중 하나는 바로 전단의 단위 로우 드라이버(UGD1, UGD2, ..., 또는 UGD(m-1))의 출력단과 연결되고, 다른 하는 대응하는 부분 표시 모드 신호(PM1, PM2, ..., 또는 PM(m-1))를 받아들이도록 연결된다. 각 앤드 게이트(G1, G2, ..., 또는 G(m-1))의 출력 단자는 바로 후단의 단위 로우 드라이버(GUD2, GUD3, ..., GUDm)The row driver 200 further includes a plurality of m−1 AND logic gates G1 -G (m−1). The (m-1) AND logic gates G1 -G (m-1) are disposed one by one between a pair of adjacent unit row drivers UGD1 -UGD m . One of the two input terminals of each end gate (G1, G2, ..., or G (m-1)) is a unit row driver (UGD1, UGD2, ..., or UGD (m-1) immediately preceding it. Is connected to the output terminal of < RTI ID = 0.0 >)< / RTI > The output terminal of each AND gate (G1, G2, ..., or G (m-1)) is a unit row driver (GUD2, GUD3, ..., GUDm) immediately after the end.
한편, 이 기술 분야에 대한 통상적인 지식을 가지고 있는 자는 상기 앤드 로직 게이트들(G1-G(m-1)) 대신에, 전달 게이트 회로, 낸드(NAND) 로직 게이트들 또는 다른 로직 게이트들이 사용될 수 있다는 것을 잘 이해할 수 있을 것이다.On the other hand, a person having ordinary knowledge in the art may use transfer gate circuits, NAND logic gates, or other logic gates instead of the AND logic gates G1 -G (m-1). You can understand well.
또, 로우 드라이버(200)는 복수(m) 개의 레벨 쉬프터들(LS1-LSm)을 구비한다. 레벨 쉬프터들(LS1-LSm)은 제 2 게이트 라인들(PL1-PLm)에 각각 하나씩 대응하도록 배치된다. 이 레벨 쉬프터들(LS1-LSm)은 소정의 범위(예컨대, 0V-3V) 내에서 스윙하는 입력 로직 전압 레벨들을 다른 범위(예컨대, 0V-10V)의 로직 전압 레벨들로 변환하되, 입력 신호들의 로직 상태들을 반전시켜 출력하는 반전 레벨 쉬프터들(inverted level shifters)이다.In addition, the row driver 200 includes a plurality (m) of level shifters LS1 to LSm. The level shifters LS1-LSm are disposed to correspond to the second gate lines PL1 -PLm, respectively. These level shifters LS1-LSm convert input logic voltage levels swinging within a predetermined range (eg 0V-3V) to logic voltage levels of another range (eg 0V-10V), Inverted level shifters that output logic states by inverting them.
이 실시예의 액정 표시 장치는 부분 표시 모드 제어기(400)를 더 구비한다. 이 제어기(400)는, 미리 정해진 시간 동안 화면 상의 문자나 화상이 변하지 않는 지를 자동적으로 검출해서, 또는 외부로부터 제공되는 명령에 응답해서, 액정 표시 장치가 부분 표시 모드로 진입하도록 제어하기 위한 복수(m) 개의 부분 표시 모드 제어 신호들(PM1-PMm)을 발생한다. 부분 표시 모드 제어기(400)로부터의 부분 표시 모드 제어 신호들(PM1-PMm)은 앤드 로직 게이트들(G1-Gm)로 각각 제공된다. 또한, 부분 표시 모드 제어 신호들(PM1-PMm)은 레벨 쉬프터들(LS1-LSm)로 각각 제공된다. 레벨 쉬프터들(LS1-LSm)은 부분 표시 모드 제어 신호들(PM1-PMm)의 로직 전압 레벨들을 미리 정해진 범위(예를 들면, 0V 내지 10V) 내에서 변환하고 이렇게 변환된 신호들을 이용하여 제 2의 게이트 라인들(PL1-PLm)을 구동한다.The liquid crystal display of this embodiment further includes a partial display mode controller 400. The controller 400 automatically detects whether a character or an image on the screen does not change for a predetermined time, or in response to a command provided from the outside, a plurality of controllers for controlling the liquid crystal display to enter the partial display mode. m) generates the partial display mode control signals PM1-PMm. The partial display mode control signals PM1-PMm from the partial display mode controller 400 are provided to the AND logic gates G1-Gm, respectively. In addition, the partial display mode control signals PM1-PMm are provided to the level shifters LS1-LSm, respectively. The level shifters LS1-LSm convert the logic voltage levels of the partial display mode control signals PM1-PMm within a predetermined range (eg, 0V to 10V) and use the converted signals to generate the second voltage. Drive the gate lines PL1 -PLm.
부분 표시 모드에서, 제 1 게이트 라인들(101)에 의해 선택되는 픽셀 회로들(112)에 대응하는 부분 표시 모드 제어 신호들은 로직 하이(또는 로직 '1')의 상태로 유지되고, 제 1 게이트 라인들(101)에 의해 선택되지 않는 부분 표시 모드 제어 신호들은 로직 로우(또는 로직 '0')의 상태로 유지된다. 예를 들어, 2 개의 게이트 라인들 (GL1) 및 (GL2)가 선택되는 경우에는 부분 표시 모드 제어 신호들(PM1) 및 (PM2)가 액티브 하이 상태로 되고, 나머지 제어 신호들(PM3-PMm)은 인액티브 로우(inactive low) 상태로 된다. 그 결과, 앤드 게이트(G1)은 단위 로우 드라이버(UGD1)의 출력이 바로 다음 드라이버(UGD2)로 전달되도록 한다.In the partial display mode, the partial display mode control signals corresponding to the pixel circuits 112 selected by the first gate lines 101 are maintained at a logic high (or logic '1') state, and the first gate Partial display mode control signals not selected by lines 101 remain at a logic low (or logic '0') state. For example, when two gate lines GL1 and GL2 are selected, the partial display mode control signals PM1 and PM2 become active high, and the remaining control signals PM3-PMm. Goes into the inactive low state. As a result, the AND gate G1 causes the output of the unit row driver UGD1 to be transferred directly to the next driver UGD2.
또한, 이때, 비록 앤드 게이트(G2)도 단위 로우 드라이버(UGD2)의 출력이 바로 다음 드라이버(UGD3)로 전달되도록 하지만 단위 로우 드라이버(UGD3)는 타이밍제어기에 의해 디스에이블 상태로 됨으로써 해당 게이트 라인(GL3)는 구동되지 않는다.At this time, although the AND gate G2 also causes the output of the unit row driver UGD2 to be transferred directly to the next driver UGD3, the unit row driver UGD3 is disabled by the timing controller, thereby providing the corresponding gate line ( GL3) is not driven.
또, 이 경우, 레벨 쉬프터들(LS1) 및 (LS2)의 출력들은 로직 로우 상태로 되고, 이에 따라 대응하는 제 2 게이트 라인들(PL1) 및 (PL2)에 접속된 스위칭 트랜지스터들(120)은 턴-오프 되어서 통상적인 픽셀 회로와 동일하게 동작한다. 반면에, 나머지 레벨 쉬프터들(LS3-LSm)의 출력들은 로직 하이 상태로 되고, 이에 따라 대응하는 제 2 게이트 라인들(PL3-Im)에 접속된 스위칭 트랜지스터들(120)은 턴-온 되어서 해당 액정 커패시터들(116) 및 저장 커패시터들(118)의 양단 전압은 기준 전압(103)과 동일해진다. 이로써, 선택되지 않은 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단 사이에 일정한 전위차(0V)로 유지된다.In this case, the outputs of the level shifters LS1 and LS2 are in a logic low state, so that the switching transistors 120 connected to the corresponding second gate lines PL1 and PL2 are It is turned off to operate in the same way as a conventional pixel circuit. On the other hand, the outputs of the remaining level shifters LS3-LSm go to a logic high state, so that the switching transistors 120 connected to the corresponding second gate lines PL3-Im are turned on to The voltage across the liquid crystal capacitors 116 and the storage capacitors 118 becomes equal to the reference voltage 103. This maintains a constant potential difference (0V) between the liquid crystal capacitors and the storage capacitors of the unselected pixel circuits.
이상과 같이, 부분 표시 모드 동안 구동되지 않은 픽셀 회로들에서 액정 커패시터들 및 저장 커패시터들의 양단 사이에 일정한 전위차(0V)로 유지되기 때문에 억세스 트랜지스터들의 오프-전류, 액정의 누설 전류, 구동되는 신호 라인들과 구동되지 않는 신호 라인들 간의 커플링 등으로 인한 노이즈가 구동되지 않은 픽셀 회로들에서 발생하는 것을 막을 수 있다. 그 결과, 구동되지 않은 픽셀 회로들의 해당 픽셀들이 안정한 표시 상태(즉, 특정한 색상 및 계조)를 유지할 수 있다.As described above, in pixel circuits that are not driven during the partial display mode, a constant potential difference (0V) is maintained between the liquid crystal capacitors and the storage capacitors, so that the off-current of the access transistors, the leakage current of the liquid crystal, and the driven signal line are maintained. Noise due to coupling between the signal lines and the signal lines that are not driven can be prevented from occurring in pixel circuits that are not driven. As a result, the corresponding pixels of the non-driven pixel circuits can maintain a stable display state (ie, a specific color and gradation).
도 3은 본 발명에 따른 액정 표시 장치의 제 2의 바람직한 실시예를 보여주는 회로도이다. 도 3을 참조하면, 이 실시예의 액정 표시 장치는, 스위칭 트랜지스터들(120) 대신에 다이오드들(122)을 사용하는 것을 제외하고는 도 2에 도시된 액정 표시 장치와 동일한 회로 구성을 갖는다. 도 3에 도시된 바와 같이, 각 픽셀 회로에서, 다이오드(122)의 캐소우드는 억세스 트랜지스터(114)에 연결되고, 그것의 애노우드는 대응하는 제 2 게이트 라인(104)에 연결된다. 다이오드들(122)는 도 2의 스위칭 트랜지스터들(120)과 동일한 방식으로 구동된다. 그 결과, 선택되지 않은 픽셀 회로들의 액정 커패시터들 및 저장 커패시터들의 양단 사이에 일정한 전위차(VPL-V103+Vth, 여기서, VPL은 제 2 게이트 라인의 전압, V103은 기준 전압, 그리고 Vth는 다이오드의 드레솔드 전압)로 유지된다.3 is a circuit diagram showing a second preferred embodiment of the liquid crystal display according to the present invention. Referring to FIG. 3, the liquid crystal display of this embodiment has the same circuit configuration as the liquid crystal display shown in FIG. 2 except for using diodes 122 instead of the switching transistors 120. As shown in FIG. 3, in each pixel circuit, the cathode of diode 122 is connected to an access transistor 114, and its anode is connected to a corresponding second gate line 104. Diodes 122 are driven in the same manner as switching transistors 120 of FIG. 2. As a result, a constant potential difference between the liquid crystal capacitors and the storage capacitors of the non-selected pixel circuits (V PL -V 103 + V th , where V PL is the voltage of the second gate line, V 103 is the reference voltage, and V th is maintained at the diode's threshold voltage.
이와 같이, 부분 표시 모드 동안 구동되지 않은 픽셀 회로들에서 액정 커패시터들 및 저장 커패시터들의 양단 사이에 일정한 전위차(VPL-V103+Vth)로 유지되기 때문에, 구동되지 않은 픽셀 회로들에서, 억세스 트랜지스터들의 오프-전류, 액정의 누설 전류, 구동되는 신호 라인들과 구동되지 않는 신호 라인들 간의 커플링 등으로 인한 노이즈가 발생하는 것을 막을 수 있다. 그 결과, 구동되지 않은 픽셀 회로들의 해당 픽셀들이 안정한 표시 상태(즉, 특정한 색상 및 계조)를 유지할 수 있다.As such, in pixel circuits that are not driven, access is maintained since the constant potential difference (V PL -V 103 + V th ) is maintained between the liquid crystal capacitors and the storage capacitors in the pixel circuits that are not driven during the partial display mode. Noise generated by off-currents of transistors, leakage currents of liquid crystals, coupling between driven signal lines and undriven signal lines, and the like can be prevented from occurring. As a result, the corresponding pixels of the non-driven pixel circuits can maintain a stable display state (ie, a specific color and gradation).
이와 같은 본 발명에 따르면, 액정 표시 장치에서, 부분 표시 모드 동안 구동되지 않은 픽셀 회로들에서 억세스 트랜지스터들의 오프-전류, 액정의 누설 전류, 구동되는 신호 라인들과 구동되지 않는 신호 라인들 간의 커플링 등으로 인한 노이즈의 발생을 막을 수 있기 때문에 구동되지 않은 픽셀 회로들의 해당 픽셀들이 안정한 표시 상태(즉, 특정한 색상 및 계조)를 유지할 수 있다.According to the present invention, in the liquid crystal display device, off-current of the access transistors, leakage current of the liquid crystal, coupling between driven signal lines and undriven signal lines in pixel circuits not driven during the partial display mode. Since it is possible to prevent the generation of noise due to and the like, the pixels of the non-driven pixel circuits can maintain a stable display state (i.e., a specific color and gradation).
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000035716A KR100706222B1 (en) | 2000-06-27 | 2000-06-27 | Liquid crystal display device with a partial display mode and method of driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000035716A KR100706222B1 (en) | 2000-06-27 | 2000-06-27 | Liquid crystal display device with a partial display mode and method of driving the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020001265A true KR20020001265A (en) | 2002-01-09 |
KR100706222B1 KR100706222B1 (en) | 2007-04-11 |
Family
ID=19674234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000035716A KR100706222B1 (en) | 2000-06-27 | 2000-06-27 | Liquid crystal display device with a partial display mode and method of driving the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100706222B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100407060B1 (en) * | 2000-07-24 | 2003-11-28 | 세이코 엡슨 가부시키가이샤 | Electro-optical panel, method for driving the same, electroopitcal device, and electronic equipment |
KR100949634B1 (en) * | 2007-07-10 | 2010-03-29 | 엡슨 이미징 디바이스 가부시키가이샤 | Electro-optical device, driving circuit, and electronic apparatus |
US12008956B2 (en) | 2021-02-09 | 2024-06-11 | Samsung Electronics Co., Ltd. | Electronic device and method capable of reducing afterimage of display |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102232175B1 (en) | 2014-11-07 | 2021-03-29 | 삼성전자주식회사 | Source driver circuit and display device for reducing power consumed by non-display area of display panel |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3319561B2 (en) * | 1996-03-01 | 2002-09-03 | 株式会社東芝 | Liquid crystal display |
-
2000
- 2000-06-27 KR KR1020000035716A patent/KR100706222B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100407060B1 (en) * | 2000-07-24 | 2003-11-28 | 세이코 엡슨 가부시키가이샤 | Electro-optical panel, method for driving the same, electroopitcal device, and electronic equipment |
KR100949634B1 (en) * | 2007-07-10 | 2010-03-29 | 엡슨 이미징 디바이스 가부시키가이샤 | Electro-optical device, driving circuit, and electronic apparatus |
US12008956B2 (en) | 2021-02-09 | 2024-06-11 | Samsung Electronics Co., Ltd. | Electronic device and method capable of reducing afterimage of display |
Also Published As
Publication number | Publication date |
---|---|
KR100706222B1 (en) | 2007-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6911964B2 (en) | Frame buffer pixel circuit for liquid crystal display | |
US8542178B2 (en) | Display driving circuit gate driver with shift register stages | |
US6975298B2 (en) | Active matrix display device and driving method of the same | |
JP5221878B2 (en) | Active matrix display device | |
KR100447415B1 (en) | Active matrix display unit and liquid display unit | |
KR20020022005A (en) | Display apparatus | |
KR20020050809A (en) | discharging circuit of liquid crystal display | |
KR20010094921A (en) | Flat panel display device having scan line driving circuit, and driving method thereof | |
KR100508050B1 (en) | Active matrix type display device | |
KR100497455B1 (en) | Active matrix type display device | |
KR101127842B1 (en) | Shift Register and Liquid Crystal Display Using the Same | |
KR100465472B1 (en) | Active metrix type display device | |
JP3863418B2 (en) | EL display device | |
KR20020080247A (en) | Display device | |
KR100706222B1 (en) | Liquid crystal display device with a partial display mode and method of driving the same | |
JP4278314B2 (en) | Active matrix display device | |
JP4297629B2 (en) | Active matrix display device | |
JP4197852B2 (en) | Active matrix display device | |
KR20090099718A (en) | Gate drive | |
JP4297628B2 (en) | Active matrix display device | |
KR20030061134A (en) | Thin Film Transistor - Liquid Crystal Display integrated a reset signal driver and method for driving the same | |
JP2005308942A (en) | Display device and method for driving display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120315 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |