KR200178132Y1 - Lead frame with alloy - Google Patents
Lead frame with alloy Download PDFInfo
- Publication number
- KR200178132Y1 KR200178132Y1 KR2019950003880U KR19950003880U KR200178132Y1 KR 200178132 Y1 KR200178132 Y1 KR 200178132Y1 KR 2019950003880 U KR2019950003880 U KR 2019950003880U KR 19950003880 U KR19950003880 U KR 19950003880U KR 200178132 Y1 KR200178132 Y1 KR 200178132Y1
- Authority
- KR
- South Korea
- Prior art keywords
- alloy
- lead frame
- copper
- nickel
- material layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 고안은 반도체(半導體 : Semi-Conductor)의 제조공정에 사용되는 리드 프레임(Lead frame)에 관한 것으로서,The present invention relates to a lead frame used in the manufacturing process of a semiconductor (Semi-Conductor),
그 몸체가 구리-합금으로 된 내부 소재층과 니켈-합금으로 된 외부 소재층을 구비한 것을 그 특징으로 하여,Characterized in that the body has an inner material layer of copper-alloy and an outer material layer of nickel-alloy,
산화, 변색, 그리고 변형을 방지할 수 있을 뿐만 아니라 리드 및 몸체의 균열을 방지할 수 있게 됨에 따라, 집적회로의 품질(Quality) 및 신뢰도(Reliabi1ity)를 증진시킬 수 있다.In addition to preventing oxidation, discoloration and deformation, as well as preventing cracks in leads and bodies, it is possible to improve the quality and reliability of integrated circuits.
Description
제1도는 구리-합금과 니켈-합금의 특성을 상대적으로 비교한 도표이다.1 is a chart comparing the characteristics of copper alloys and nickel alloys.
제2a도는 종래의 리드 프레임에 대한 단면도이다.2A is a cross-sectional view of a conventional lead frame.
제2b도는 본 고안에 따른 리드 프레임에 대한 단면도이다.Figure 2b is a cross-sectional view of the lead frame according to the present invention.
본 고안은 반도체(半導體 : Semi-conductor)의 제조 공정에 사용되는 리드 프레임(Lead frame)에 관한 것으로서, 특히 두 종류의 합금층을 구비하는 리드 프레임에 관한 것이다.The present invention relates to a lead frame used in the manufacturing process of a semi-conductor, and more particularly to a lead frame having two kinds of alloy layers.
반도체의 제조 공정은 크게 세 가지로 구분될 수 있는데, 웨이퍼(Wafer) 제조공정(Fabrication process), 조립공정(Assembly process), 그리고 검사공정(Test process)이 있다. 조립공정은 일반적으로 다이 부착(Die attach), 와이어 결합(Wire bonding), 몰딩(Molding), 마킹(Marking), 분리(Trim/form) 공정으로 나눌 수 있다. 다이 부착공정은 웨이퍼 상의 각 다이를 소정의 리드 프레임에 부착시키는 공정이다. 여기서 다이를 한 칩(chip)을 형성하는 집적회로(Intergated Circuit)를 말한다. 다이 부착기계(Die attach machine)는 소정의 공기압 변화를 이용하여 빠른 속도로 다이를 리드 프레임에 부착하게 됨에 따라, 규정 이상의 압력으로써 다이에 금이 가는 현상(Die crack)이 유발될 소지를 안고 있다. 와이어 결합공정은, 리드 프레임에 부착된 다이와 리드의 각 핀을 연결시키는 공정이다. 실제 다이 내부에는 각 핀 번호(pin number)에 따른 결합부(bond pad)가 존재하여, 와이어로써 각 핀에 맞는 리드에 연결된다. 통상적으로 금(Au) 성분의 와이어(Gold wire)가 사용된다. 몰딩 공정은 플라스틱(plastic) 등의 패케지 물질(package material)로써 각 다이의 몸체(body)를 형성시키는 공정이다. 마킹 공정은 상기 몸체의 외부에 집적회로의 명칭 및 제조회사의 기호를 찍는 공정이다. 끝으로 분리 공정은 리드 프레임에 부착된 일련의 집적회로들을 개별적으로 분리시키는 공정으로서 리드 프레임을 절단시키는 공정(Trim)과 절단된 리드를 소정의 형상대로 굽히는 공정(Form)으로 나눌 수 있다. 상기 분리 공정에서는 물리적 충격에 의하여 몸체에 금이 가는 현상(Package crack)의 소지를 안고 있다.The semiconductor manufacturing process can be classified into three types, namely, a wafer manufacturing process, an assembly process, and a test process. The assembly process is generally divided into die attach, wire bonding, molding, marking and trim / form processes. The die attaching step is a step of attaching each die on the wafer to a predetermined lead frame. Herein, an integrated circuit forming a chip having a die is referred to. The die attach machine attaches the die to the lead frame at a high speed by using a predetermined change in air pressure, and thus, die cracks may be caused by the pressure beyond the prescribed pressure. . The wire bonding step is a step of connecting the dies attached to the lead frame with the pins of the leads. Inside the die there is a bond pad according to each pin number, which is connected to the lead for each pin as a wire. Typically, gold (Au) wire (Gold wire) is used. The molding process is a process of forming a body of each die from a package material such as plastic. The marking process is a process of marking the name of the integrated circuit and the manufacturer's symbol on the outside of the body. Finally, the separation process is a process of individually separating a series of integrated circuits attached to the lead frame, and may be divided into a process of cutting the lead frame and a process of bending the cut lead to a predetermined shape. In the separation process, there is a possibility of a package crack due to physical impact.
상기된 바와 같이 리드 프레임은 반도체의 제조 공정에 있어서, 소정의 갯수의 반도체 칩(chip)을 연결시켜서 연속되는 조립 공정의 대상이 될 뿐만 아니라, 집적회로의 각 핀에 맞는 리드를 제공하는 중요한 역할을 수행한다.As described above, in the semiconductor manufacturing process, the lead frame is not only subjected to a continuous assembly process by connecting a predetermined number of semiconductor chips, but also plays an important role in providing a lead for each pin of the integrated circuit. Do this.
종래의 리드 프레임에는 한 층류의 합금(alloy)으로 된 소재 예를 들어, 구리 합금(Cu-Alloy) 또는 니켈 합금(Ni-Al1oy)으로 된 소재만이 사용되었다. 구리 합금소재 또는 니켈 합금소재는 그 특성에 따른 장단점을 각각 안고 있다. 구리 합금소재의 특성을 살펴 보면, 연신율과 부식율(Etching rate)이 큰 장점이 있는 반면, 정도가 낮을 뿐만 아니라 내산화성(耐酸化性)과 내변색성(耐變色性)이 약한 단점이 있다. 이와 반대로 니켈 합금소재의 경우에는, 연신율과 부식율(Etching rate)이 적은 단점이 있는 반면, 경도가 높을 뿐만 아니라 내산화성(耐酸化性)과 내변색성(耐雙色性)이 강한 장점이 있다.In the conventional lead frame, only one material of a laminar alloy, for example, copper alloy (Cu-Alloy) or nickel alloy (Ni-Al1oy), is used. Copper alloy materials or nickel alloy materials have advantages and disadvantages according to their properties, respectively. Looking at the properties of the copper alloy material, the elongation and etching rate has a great advantage, while not only a low degree but also a weakness of oxidation resistance and discoloration resistance. . In contrast, nickel alloy materials have drawbacks such as low elongation and etching rate, but not only high hardness but also strong oxidation and discoloration resistance. .
본 고안은 상기와 같은 문제점을 감안해서 창안된 것으로, 한 층류의 합금(alloy)으로 된 리드 프레임의 장단점이 상호 보완된, 두 종류의 합금으로 이루어진 리드 프레임을 제공하는 데에 그 목적이 있다.The present invention was devised in view of the above problems, and an object thereof is to provide a lead frame made of two kinds of alloys in which the advantages and disadvantages of a lead frame made of a laminar flow alloy are complemented to each other.
상기 목적을 달성하기 의하여 본 고안에 의한 합금으로 이루어진 리드 프레임은 그 몸체가 구리-합금으로 된 내부 소재층과 니켈-합금으로 된 외부 소재층을 구비한 것을 그 특징으로 한다.In order to achieve the above object, the lead frame made of an alloy according to the present invention is characterized in that the body includes an inner material layer made of copper-alloy and an outer material layer made of nickel-alloy.
다음은 첨부된 도면을 참조하면서 본 고안에 따른 바람직한 실시에를 설명하기로 한다.Next, with reference to the accompanying drawings will be described a preferred embodiment according to the present invention.
제1도는 구리-합금과 니켈-합금의 특성을 상대적으로 비교한 도표이다. 상기된 바와 같이 반도체의 제조공정에서 사용되는 리드 프레임에 있어서 구리 합금소재는, 연신율과 부식율(Etching rate)이 큰 장점이 있는 반면, 경도가 낮을 뿐만 아니라 내산화성(耐酸化性)과 내변색성(耐樊色性)이 약한 단점이 있다. 이와 반대로 니켈 합금소재의 경우에는, 연신율과 부식율(Etching rate)이 적은 단점이 있는 반면, 경도가 높을 뿐만 아니라 내산화성(耐酸化性)과 내변색성(耐雙色性)이 강한 장점이 있다.1 is a chart comparing the characteristics of copper alloys and nickel alloys. As described above, the copper alloy material in the lead frame used in the manufacturing process of the semiconductor has the advantage of great elongation and etching rate, while not only low hardness but also oxidation resistance and discoloration resistance. Sex (단점 色 性) has a weak point. In contrast, nickel alloy materials have drawbacks such as low elongation and etching rate, but not only high hardness but also strong oxidation and discoloration resistance. .
상기 두 소재의 장단점을 상호 보완시키기 의하여 본 고안에서는 연신율과 부식율이 큰 구리-합금은 소재의 내부에 놓이도록 하였다. 또한 내산화성, 내변색성 경도가 강한 니켈-합금은 소재의 외부에 놓이도록 하였다. 이와 같이 위치시킴에 따라 반도체의 제조공정에 사용되는 리드 프레임에 있어서, 각 소재의 특성에 따른 장점들이 효과적으로 그 성능을 발휘할 수 있게 된다. 이종(異種) 소재의 접착은 열압착 등의 방법으로써 무리 없이 수행될 수 있다. 제2a도는 종래의 리드 프레임에 대한 단면도이다. 제2b도는 본 고안에 따른 리드 프레임에 대한 단면도이다.By complementing the advantages and disadvantages of the two materials in the present design, the copper-alloy having a high elongation and corrosion rate is placed inside the material. In addition, nickel-alloy with strong oxidation resistance and discoloration hardness was placed on the outside of the material. In this way, in the lead frame used in the manufacturing process of the semiconductor, the advantages according to the characteristics of each material can effectively exhibit its performance. Bonding of the different materials can be performed without difficulty by a method such as thermocompression bonding. 2A is a cross-sectional view of a conventional lead frame. Figure 2b is a cross-sectional view of the lead frame according to the present invention.
구리-합금의 리드 프레임에 있어서 주요한 불량 원인(failure source)은 산화와 변색이었다. 물론 구리-합금 소재의 내산화성과 내변색성이 약하기 때문이다. 제2a도에 도시된 바와 같이 구리-합금을 리드 프레임 소재의 내부에 놓이게 하고 내산화성과 내변색성이 강한 니켈-합금을 소재의 외부에 놓이게 함에 따라, 산화와 변색에 따른 불량을 방지할 수 있다. 한편 소재의 외부에 놓인 니켈-합금은 경도가 높으므로, 일반적인 변형(變型) 현상도 부수적으로 방지된다.The major failure sources in the lead frame of copper-alloy were oxidation and discoloration. Of course, the oxidation resistance and discoloration resistance of the copper-alloy material is weak. As shown in FIG. 2A, the copper-alloy is placed inside the lead frame material and the nickel-alloy having strong oxidation resistance and discoloration resistance is placed outside of the material, thereby preventing defects due to oxidation and discoloration. have. On the other hand, since the nickel-alloy placed on the outside of the material has a high hardness, general deformation phenomenon is additionally prevented.
한편 니켈-합금의 리드 프레임에 있어서 주요한 불량 양태(failure mode)는, 상기 절단된 리드를 소정의 형상대로 굽히는 공정(Form)에서 발생되는, 리드의 절단 현상이다. 이것은 니켈-합금의 연신율이 적음에 기인되는 현상이다. 실제적으로 리드가 절단되지 않는다 하더라도, 미세한 균열(lead crack)이 발생될 수도 있다. 리드의 외부 또는 내부에 미세한 균열이 발생되면, 해당 리드의 저항값을 크게하여 해당 집적회로의 파라메터(parameter) 및 기능(function)에 나쁜 영향을 미치게 된다. 또한 검사공정에서 합격되더라도 제품의 신뢰도(Reliability)를 떨어뜨리게 한다. 이에 따라 제2a도에 도시된 바와 같이 연신율이 큰 구리-합금을 리드 프레임 소재의 내부에 놓이게 함에 따라 분리 공정(Tfim/Form process)에서 발생되는 리드 균열(lead crack)에 따른 불량을 방지할 수 있다.On the other hand, a major failure mode in the lead frame of nickel-alloy is the cutting phenomenon of the lead, which occurs in the process of bending the cut lead to a predetermined shape. This is a phenomenon due to the low elongation of the nickel alloy. Even if the leads are not actually cut, lead cracks may occur. If a minute crack occurs outside or inside the lead, the resistance value of the lead is increased to adversely affect the parameters and functions of the integrated circuit. In addition, even if passed in the inspection process, the reliability of the product (Reliability) is reduced. Accordingly, as shown in FIG. 2A, a large elongation copper-alloy is placed inside the lead frame material, thereby preventing defects due to lead cracks generated in the Tfim / Form process. have.
한편 상기 분리 공정에서는 물리적 충격에 의하여 몸체에 금이 가는 현상(Package crack)의 소지를 안고 있다. 이러한 현상을 방지하기 위하여 본 고안에서는, 제2b도와 같은 형태의 리드 프레임의 제작공정에서 니켈-합금부와 구리-합금부의 부식율(Etching rate) 차이를 이용하여 정밀한 피치(fine pitch)에 따른 예각 딤플(銳角 Dimple : 섬세한 잔물결 형상)의 리드 프레임이 유효함을 발견하였다. 상기 예각딤플은 상기 분리 공정에서의 몸체(package)에 대한 충격을 일부 흡수하여 완충시키는(buffering) 역할을 하게 됨에 따라 몸체에 금이가는 현상(Package crack)을 방지할 수 있다.On the other hand, in the separation process, there is a possibility of a package crack due to physical impact. In order to prevent such a phenomenon, in the present invention, the acute angle according to the fine pitch by using the etching rate difference of the nickel-alloy part and the copper-alloy part in the manufacturing process of the lead frame of the shape as shown in FIG. It has been found that a lead frame of dimples (銳角 Dimple) is effective. The acute dimple may prevent a package crack from being damaged by absorbing a part of the impact on the package in the separation process and buffering the buffer.
이상 설명된 바와 같이 본 고안에 따른 두 종류의 합금으로 이루어진 리드 프레임에 의하면, 산화, 변색, 그리고 변형을 방지할 수 있을 뿐만 아니라 리드 및 몸체의 균열을 방지할 수 있게 됨에 따라 집적회로의 품질(Qua1ity) 및 신뢰도(Reliabilty)를 증진시킬 수 있다.As described above, according to the lead frame made of two kinds of alloys according to the present invention, it is possible not only to prevent oxidation, discoloration, and deformation, but also to prevent cracking of the lead and the body. Qua1ity) and Reliability.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950003880U KR200178132Y1 (en) | 1995-03-07 | 1995-03-07 | Lead frame with alloy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950003880U KR200178132Y1 (en) | 1995-03-07 | 1995-03-07 | Lead frame with alloy |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960032769U KR960032769U (en) | 1996-10-24 |
| KR200178132Y1 true KR200178132Y1 (en) | 2000-05-01 |
Family
ID=19408861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950003880U KR200178132Y1 (en) | 1995-03-07 | 1995-03-07 | Lead frame with alloy |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200178132Y1 (en) |
-
1995
- 1995-03-07 KR KR2019950003880U patent/KR200178132Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960032769U (en) | 1996-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10249595B2 (en) | Method of manufacturing a semiconductor device | |
| KR100680668B1 (en) | Semiconductor integrated circuit device | |
| WO2002020236A2 (en) | A mold | |
| US9673122B2 (en) | Micro lead frame structure having reinforcing portions and method | |
| US6661081B2 (en) | Semiconductor device and its manufacturing method | |
| US5486722A (en) | Lead frame having small pitch between outer leads | |
| JP2000294711A (en) | Lead frame | |
| KR200178132Y1 (en) | Lead frame with alloy | |
| JPH09129808A (en) | Plastic molded semiconductor device and its manufacture | |
| JPH01220463A (en) | Semiconductor device | |
| JPH0982870A (en) | Semiconductor device, lead frame, and manufacture thereof | |
| WO2006096718A1 (en) | Leadframe, coining tool, and method | |
| US10600756B1 (en) | Wire bonding technique for integrated circuit board connections | |
| KR0148883B1 (en) | Semiconductor package using double wire bonding | |
| Taufiq et al. | Elucidation of Metal Etching Defects Through the Experimental Design Process Characterization at Encapsulation and Electro-deflashing Processes | |
| JP2018041956A (en) | Semiconductor device manufacturing method | |
| JPH04293243A (en) | Metal mold equipment for resin seal and cutting method of gate | |
| KR100199829B1 (en) | Lead frame | |
| JP2006100651A (en) | Method of manufacturing semiconductor apparatus | |
| KR0152574B1 (en) | Lead frame having die pad down set | |
| JPH04287352A (en) | Lead frame for semiconductor package and its manufacture | |
| JPH06224342A (en) | Lead frame and manufacture thereof | |
| JPH0468559A (en) | Semiconductor device | |
| Monthei | Package Families for Wireless | |
| JPH0969597A (en) | Lead frame |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20080128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |