KR200171364Y1

KR200171364Y1 - Over-current cutting device in fed

Info

Publication number: KR200171364Y1
Application number: KR2019960031175U
Authority: KR
Inventors: 김태곤
Original assignee: 김영남; 오리온전기주식회사
Priority date: 1996-09-24
Filing date: 1996-09-24
Publication date: 2000-03-02
Also published as: KR19980017787U

Abstract

본 고안은 게이트전극 라인과 캐소우드 전극 라인에 쇼트에 의해 라인 전체가 나가는 결함을 미연에 방지하기 위한 FED장치용 과잉전류 차단기에 관한 것으로, 캐소우드 전극 라인(12)과, 상기 게이트 전극 라인(11)상에 교차하는 캐소우드 전극 라인(12)상에 다수개로 나누어진 서브 픽셀(13)과, 상기 캐소우드 전극 라인(12)에서 공급되는 과잉전류가 각각의 서브 픽셀(13)로 흐르는 것을 차단하도록 서브 픽셀(13)의 내부에 형성된 서브 픽셀 전극의 콘택트 홀(17)과, 상기 서브 픽셀 전극의 콘택트 홀(17)에 연결되어 일부가 서브 픽셀(13)의 외부측으로 노출되어 있는 퓨즈(15)와, 상기 캐소우드 전극 라인(11)상에 형성된 퓨즈(15)가 연결되어 있는 캐소우드 전극 라인의 콘택트 홀(16)과, 상기 캐소우드 전극 라인의 콘택트 홀(16)이 퓨즈(15)에 의해 이웃하는 서브 픽셀(13)로 연결되어 구성되어 있다.The present invention relates to an excess current circuit breaker for an FED device for preventing defects in which the entire line is shorted by the gate electrode line and the cathode electrode line. The cathode electrode line 12 and the gate electrode line ( 11, a plurality of sub-pixels 13 divided on the cathode electrode line 12 intersecting on and an excess current supplied from the cathode electrode line 12 to each sub-pixel 13 A fuse which is connected to the contact hole 17 of the sub pixel electrode formed inside the sub pixel 13 and the contact hole 17 of the sub pixel electrode so that a part thereof is exposed to the outside of the sub pixel 13 so as to be blocked. 15, the contact hole 16 of the cathode electrode line to which the fuse 15 formed on the cathode electrode line 11 is connected, and the contact hole 16 of the cathode electrode line are connected to the fuse 15. Neighboring subpicks It is configured to be connected (13).

Description

FED장치용 과잉전류 차단기Overcurrent Breaker for FED Device

본 고안은 FED(Field-Emission Display) 장치에 관한 것으로, 특히 게이트전극 라인과 캐소우드 전극 라인에 쇼트에 의해 라인 전체가 나가는 결함을 미연에 방지하기 위한 FED장치용 과잉전류 차단기에 관한 것이다.The present invention relates to a field-emission display (FED) device, and more particularly, to an overcurrent circuit breaker for an FED device for preventing defects in which the entire line is shorted by a short to the gate electrode line and the cathode electrode line.

일반적으로 FED는 평판 디스플레어의 일종으로서, 전자를 방출하는 팁형 또는 웨지(Wedge)형의 캐소우드와, 형광체가 도포된 애노우드로 이루어지며, 이 형광체에 상기 캐소우드의 임의의 곳으로부터 방출된 전자가 충돌하면, 형광체가 발광하여, 원하는 패턴 또는 문자나 기호를 표시하는 디스플레이이다. 또한 최소한의 전력소모로도 고해상도,고휘도의 칼라패턴을 표현할 수 있는 이점이 있다.Generally, FED is a kind of flat panel display, which consists of a tip or wedge type cathode that emits electrons, and an anode coated with a phosphor, which is emitted from anywhere in the cathode. When the electrons collide, the phosphor emits light and displays a desired pattern, letter, or symbol. In addition, there is an advantage that can express high-resolution, high-brightness color pattern with minimal power consumption.

이러한 FED는 전계집중을 위하여 마이크로팁형상의 캐소우드를 형성하며, 그위에 전계유도를 위한 게이트 및 형광체가 도포된 애노우드르 구성하고, 다수의 마이크로팁으로부터 전자방출을 유도하여, 발생된 전자를 투명전도막이 형성된 애노우드의 형광체에 충돌시킴으로써, 형광체가 자극을 받아 형광체의 최외각 전자들이 여기되고, 천이되는 과정에서 발생된 빛을 이용하여 원하는 화상표시를 수행하게 되는 것으로 FED장치에 관하여는 지속적으로 연구되어 오고 있다.The FED forms a microtip-shaped cathode for electric field concentration, and constitutes an anodour coated with a gate and phosphor for electric field induction, and induces electron emission from a plurality of microtips to generate generated electrons. By colliding with the phosphor of the anode in which the transparent conductive film is formed, the phosphor is stimulated to excite the outermost electrons of the phosphor and perform a desired image display using light generated during the transition. Has been studied.

또한 상기와 같은 종래의 FED장치는 FED소자 제작시 팁홀 내에서 발생하기 쉬운 게이트 전극과 캐소우드 전극간에 발생되는 쇼트(Short)는 해당하는 팁뿐만아니라 픽셀전체가 더나아가서는 라인 전체에 결함을 가져오는 문제가 있어 많은 연구가 되고 있다.In addition, in the conventional FED device as described above, the short generated between the gate electrode and the cathode electrode, which is easily generated in the tip hole when the FED device is manufactured, has a defect not only in the corresponding tip but also in the entire line where the entire pixel goes further. There is a problem to come and has been studied a lot.

종래의 FED장치를 나타내는 것으로 첨부된 도 1 을 참조하여 설명하면 다음과 같다.Referring to the accompanying Figure 1 showing a conventional FED device as follows.

FED장치 소자내에 게이트 전극 라인(1)이 형성되어 있고, 상기 게이트 전극 라인(2)과 교차되도록 형성된 캐소우드 전극 라인(1)에는 팁 홀(4)이 형성되어 있었다.A gate electrode line 1 was formed in the FED device element, and a tip hole 4 was formed in the cathode electrode line 1 formed to intersect with the gate electrode line 2.

그러나 상기와 같이 게이트 전극 라인(2)과 캐소우드 전극 라인(1)에 쇼트에 의해 단락이 발생시 해당되는 픽셀부분 뿐만아니라 해당되는 게이트 전극 라인(2)전체가 파괴되는 결함이 발생되는 문제점이 있었다.However, as described above, when a short circuit occurs due to a short circuit between the gate electrode line 2 and the cathode electrode line 1, not only the pixel portion but also a defect in which the entire gate electrode line 2 is destroyed is generated. .

상술한 문제점을 감안하여 창안된 것으로, 본 고안의 목적은 픽셀을 여러개의 픽셀로 분리시켜 게이트라인에 형성하여 과잉전류 차단기를 설치하여 게이트라인에 과잉되는 전류를 미연에 막을 수 있는 FED장치용 과잉전류 차단기를 제공함에 있다.The present invention was devised in consideration of the above-mentioned problems, and an object of the present invention is to separate pixels into multiple pixels to form gate lines, and install an excess current breaker to prevent excess current in the FED device. In providing a current breaker.

도 1 은 종래의 FED장치를 나타내는 평면도.1 is a plan view showing a conventional FED apparatus.

도 2 는 본 고안의 과잉전류 차단기가 설치된 FED장치를 상세하게 나타내는 도면.Figure 2 is a view showing in detail the FED apparatus provided with an excess current breaker of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

11: 게이트 전극 라인12: 캐소우드 전극 라인11: gate electrode line 12: cathode electrode line

13: 서브 픽셀15: 퓨즈13: subpixel 15: fuse

16,17: 콘택트 홀16,17: contact hole

상술한 목적을 달성하기 위하여, 본 고안의 FED장치용 과잉전류 차단기는 캐소우드 전극 라인(12)과, 상기 게이트 전극 라인(11)상에 교차하는 캐소우드 전극 라인(12)상에 다수개로 나누어진 서브 픽셀(13)과, 상기 게이트 전극 라인(12)에서 공급되는 과잉전류가 각각의 서브 픽셀(13)로 흐르는 것을 차단하도록 서브 픽셀(13)의 내부에 형성된 서브 픽셀 전극의 콘택트 홀(17)과, 상기 서브 픽셀 전극의 콘택트 홀(17)에 연결되어 일부가 서브 픽셀(13)의 외부측으로 노출되어 있는 퓨즈(15)와, 상기 캐소우드 전극 라인(11)상에 형성된 퓨즈(15)가 연결되어 있는 캐소우드 전극 라인의 콘택트 홀(16)과, 상기 캐소우드 전극 라인의 콘택트 홀(16)이 퓨즈(15)에 의해 이웃하는 서브 픽셀(13)에 연결하여 설치되어 있는 것이 특징이다.In order to achieve the above object, the excess current circuit breaker for the FED device of the present invention is divided into a plurality on the cathode electrode line 12 and the cathode electrode line 12 intersecting on the gate electrode line 11. The contact hole 17 of the sub pixel 13 formed inside the sub pixel 13 to block the true sub pixel 13 and the excess current supplied from the gate electrode line 12 from flowing to each sub pixel 13. ), A fuse 15 connected to the contact hole 17 of the sub pixel electrode and partially exposed to the outside of the sub pixel 13, and a fuse 15 formed on the cathode electrode line 11. Is characterized in that the contact hole 16 of the cathode electrode line to which the is connected and the contact hole 16 of the cathode electrode line are connected to the neighboring subpixel 13 by the fuse 15. .

상기와 같이 구성된 FED장치용 과잉전류 차단기를 첨부된 도면을 참조하여 상세하게 설명한다.An excess current circuit breaker for an FED device configured as described above will be described in detail with reference to the accompanying drawings.

도 2 는 본 고안의 과잉전류 차단기가 설치된 FED장치를 상세하게 나타내는 도면이다.Figure 2 is a view showing in detail the FED device is installed an excess current breaker of the present invention.

게이트 전극 라인(11)상에 교차하는 캐소우드 전극 라인(12)상에 다수개로 나누어진 서브 픽셀(13)에 상기 캐소우드 전극 라인(12)에서 공급되는 과잉전류가 각각의 서브 픽셀(13)로 흐르는 것을 차단하도록 서브 픽셀(13)의 내부에 형성된 서브 픽셀 전극의 콘택트 홀(17)이 형성되어 있다.The excess current supplied from the cathode electrode line 12 is divided into a plurality of sub pixels 13 on the cathode electrode line 12 intersecting on the gate electrode line 11. The contact hole 17 of the sub pixel electrode formed inside the sub pixel 13 is formed so as to block the flow to.

상기 서브 픽셀 전극의 콘택트 홀(17)에는 일부분이 서브 픽셀(13)의 외부측으로 노출되어 있는 퓨즈(15)와 연결된다.A part of the contact hole 17 of the sub pixel electrode is connected to the fuse 15 exposed to the outside of the sub pixel 13.

상기 캐소우드 전극 라인(11)상에 형성된 서브 픽셀(13)의 내부에 형성된 서브 픽셀 전극의 콘택트 홀(17)과 연결되어 있는 퓨즈(15)에 연결되어 있는 캐소우드 전극 라인의 콘택트 홀(16)과 연결되어 있다.The contact hole 16 of the cathode electrode line connected to the fuse 15 connected to the contact hole 17 of the sub pixel electrode formed in the sub pixel 13 formed on the cathode electrode line 11. )

또한, 캐소우드 전극 라인의 콘택트 홀(16)이 퓨즈(15)에 의해 이웃하는 서브 픽셀(13)에 연결되어 설치되어 있다.In addition, a contact hole 16 of the cathode electrode line is connected to the neighboring subpixel 13 by the fuse 15.

상기와 같이 구성된 FED장치용 과잉전류 차단기는 미세한 팁 홀(14)에서 발생되는 쇼트에 의해 서브 픽셀(13)에 결함이 발생되면 쇼트가 발생된 서브 픽셀(13)만이 단선이 되어 이웃하는 각각의 서브 픽셀(13)에는 문제를 발생시키지 않는 다.When the overcurrent circuit breaker for the FED device configured as described above causes a defect in the subpixel 13 due to a short generated in the fine tip hole 14, only the shorted subpixel 13 is disconnected and each neighbor The subpixel 13 does not cause a problem.

또한, 일반적으로 캐소우드 전극 라인은 인슐레이터가 도포되기 때문에 퓨즈(5)가 깔려있어 과잉전류가 흐르더라도 인슐레이터에 덮여 있으면 끈어진 퓨즈가 떨어져야 하는데 불구하고 그렇치 않기 때문에 본 고안에서는 콘택트홀(16)을 두어 상기 콘택트 홀(16)내부에서 단락되도록 되어 있다.In addition, since the cathode electrode line is generally coated with an insulator, the fuse 5 is spread, and even if the excess current flows, if the covered electrode is covered, the blown fuse should be blown out. A short circuit is made in the contact hole 16.

본 발명은 캐소우드 전극 라인중 픽셀영역에 해당되는 부분을 여러개의 서브 픽셀로 나누어 형성하여 각각의 픽셀로 형성된 서브 픽셀은 과전류에 단선되기 쉬운 퓨즈에 의해 형성되어 있어 서브 픽셀의 수를 중가 시킴으로써, 서브 픽셀내의 결함에 의해 기능을 잃는다 해도 나머지 픽셀에 의해 방출되므로 결함을 라인전체가 소멸되는 경우를 방지할 수 있는 특징이 있다.According to the present invention, a portion of the cathode electrode line corresponding to the pixel region is formed by dividing the subpixel into a plurality of subpixels, and the subpixels formed by the respective pixels are formed by fuses that are easily disconnected by overcurrent, thereby increasing the number of subpixels. Even if the function is lost due to a defect in the subpixel, it is emitted by the remaining pixels, so that the defect can be prevented from disappearing in the entire line.

Claims

캐소우드 전극 라인(12)과, 상기 게이트 전극 라인(11)상에 교차하는 캐소우드 전극 라인(12)상에 다수개로 나누어진 서브 픽셀(13)과, 상기 캐소우드 전극 라인(12)에서 공급되는 과잉전류가 각각의 서브 픽셀(13)로 흐르는 것을 차단하도록 서브 픽셀(13)의 내부에 형성된 서브 픽셀 전극의 콘택트 홀(17)과, 상기 서브 픽셀 전극의 콘택트 홀(17)에 연결되어 일부가 서브 픽셀(13)의 외부측으로 노출되어 있는 퓨즈(15)와, 상기 캐소우드 전극 라인(11)상에 형성된 퓨즈(15)가 연결되어 있는 캐소우드 전극 라인의 콘택트 홀(16)과, 상기 캐소우드 전극 라인의 콘택트 홀(16)이 퓨즈(15)에 의해 이웃하는 서브 픽셀(13)에 연결되어 설치됨을 특징으로하는 FED장치용 과잉전류 차단기.Supplied from the cathode electrode line 12, the subpixel 13 divided into a plurality of on the cathode electrode line 12 intersecting on the gate electrode line 11, and the cathode electrode line 12 A part of the contact hole 17 of the sub pixel electrode formed in the sub pixel 13 and the contact hole 17 of the sub pixel electrode so as to block the excess current from flowing to each sub pixel 13. A fuse 15 exposed to the outside of the subpixel 13, a contact hole 16 of the cathode electrode line to which the fuse 15 formed on the cathode electrode line 11 is connected, and A contact hole (16) of a cathode electrode line is connected to a neighboring sub-pixel (13) by a fuse (15) and is installed.

제 1 항에 있어서, 상기 서브 픽셀(13)을 4개로 형성함을 특징으로 하는 FED장치용 과잉전류 차단기.2. The excess current circuit breaker for an FED device according to claim 1, wherein the subpixels are formed in four.

제 1 항에 있어서, 상기 퓨즈(15)는 열에 약한 얇은 선으로 이루어진 것을 특징으로 하는 FED장치용 과잉전류 차단기.2. The excess current circuit breaker of claim 1, wherein the fuse (15) is made of a thin line that is weak to heat.

제 1 항에 있어서, 상기 콘택트 홀(16)은 내부에서 퓨즈(5)가 단락됨을 특징으로 하는 FED장치용 과잉전류 차단기.2. The excess current circuit breaker according to claim 1, wherein the contact hole (16) is short-circuited in the fuse (5).