KR200145870Y1 - 집적 회로에서의 임피던스 가변을 위한 휴즈 회로 - Google Patents

집적 회로에서의 임피던스 가변을 위한 휴즈 회로 Download PDF

Info

Publication number
KR200145870Y1
KR200145870Y1 KR2019960014584U KR19960014584U KR200145870Y1 KR 200145870 Y1 KR200145870 Y1 KR 200145870Y1 KR 2019960014584 U KR2019960014584 U KR 2019960014584U KR 19960014584 U KR19960014584 U KR 19960014584U KR 200145870 Y1 KR200145870 Y1 KR 200145870Y1
Authority
KR
South Korea
Prior art keywords
fuse
pad
passive element
impedance
circuit
Prior art date
Application number
KR2019960014584U
Other languages
English (en)
Other versions
KR970064040U (ko
Inventor
이상철
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR2019960014584U priority Critical patent/KR200145870Y1/ko
Publication of KR970064040U publication Critical patent/KR970064040U/ko
Application granted granted Critical
Publication of KR200145870Y1 publication Critical patent/KR200145870Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 고안은 집적회로에서의 임피던스 가변을 위한 휴즈 회로에 관한 것으로서, 이를 위하여, 제1패드(P1)와 제2패드(P2) 사이에 병렬 연결되어 제1,2패드(P1,P2) 사이의 과전압에 의거하여 용융 개방되는 메탈 휴즈(M1)와; 상기 메탈 휴즈(M1)에 직렬로 연결되며, 상기 제2패드(P2)와 접지 패드(PG)사이의 과전압에 의거하여 용융 단락되는 트랜지스터 휴즈(Q1); 상기 메탈 휴즈(M1)와 병렬로 연결된 제1수동소자(R1)와; 상기 트랜지스터 휴즈(Q1)와 병렬로 연결된 제2수동소자(R2)를 포함하여, 상기 메탈 휴즈(M1) 및 트랜지스터 휴즈(Q1)의 용융 개방/단락에 따라 상기 제1수동소자(R1) 및 제2수동소자(R2)에 의한 상기 제1패드(P1)와 접지 패드(PG)간 임피던스 값을 증감할 수 있는 것이다.

Description

집적회로에서의 임피던스 가변을 위한 휴지 회로
제1도는 종래의 임피던스 가변을 위한 휴즈 회로도.
제2도는 본 고안에 따른 임피던스 가변을 위한 휴즈 회로도.
* 도면의 주요부분에 대한 부호의 설명
10,2 : 제1,2휴즈회로부 R,R1,R2,R3,R3 : 저항
Q1,Q2 : 트랜지스터 P1,P2,P3,PG : 패드
본 고안은 집적회로에서의 임피던스 가변을 위한 휴즈 회로에 관한 것으로서, 특히 개방/단락 휴즈 회로를 이용하여 저항값, 커패시턴스, 인덕턴스 등을 초기치 보다 증감할 수 있도록 한 집적회로에서의 임피던스 가변을 위한 휴즈 회로에 관한 것이다.
일반적으로, 반도체 제조 공정에서 집적 소자의 값의 분포를 필요한 특성값에 맞도록 증감시키는 것이 필요하며, 이를 위하여, 휴즈회로를 부가하여 휴즈를 선택적으로 개방/단락시킴으로써, 집적 소자의 값 예를 들면, 저항, 커패시터, 인덕터의 값을 원하는 특성값에 일치시킬 수 있는 것이다.
제1도는 종래의 전형적인 임피던스 가변을 위한 휴즈 회로도로서, 저항(R1,R2)에 직렬로 각각 연결된 휴즈용 트랜지스터(Q1, Q2)의 개방/단락을 선택적으로 제어하여 출력 전압(Vo)을 제어한다.
동 도면에 있어서, 전압 분배용 저항(R)을 거쳐서 전압 분배용 저항(R,R1,R2)이병렬로 연결되어 소정 전원(Vcc)을 분압하여 출력 전압(Vo)를 제어하는데, 출력 전압(Vo)은 패드(P1,P2)와 그라운드 패드(PG) 사이에 과전압을 선택적으로 인가하여 전압 분배용 저항(R1,R2)에 각각 연결된 휴즈용 트랜지스터(Q1,Q2)를 용융 단락시켜서 제어한다.
보다 상세히 설명하면, 먼저 초기 상태에서 휴즈용 트랜지스터(Q1,Q2)는 개방되어 출력 전압(Vo)은 Vcc/2가 되며, 휴즈용 트랜지스터(Q1)가 패드(P1)에 인가된 과전압에 의거하여 용융 단락되면 출력 전압(Vo)은 Vcc(R//R1)/(R+(R//R1))로 감소되며, 휴즈용 트랜지스터(Q2)가 용융 단락되면 출력 전압(Vo)은 Vcc(R//R2)/(R+(R//R2))로 감소되며, 휴즈용 트랜지스터(Q1,Q2)가 모두 용융 단락되면 출력 전압(Vo)은 Vcc(R//R1//R2)/(R+(R//R1//R2))로 감소되어 수동 소자인 저항값을 감소 제어할 수 있는 것이다.
그러나, 상술한 바와 같이 종래의 임피던스 가변을 위한 휴즈 회로에서는 그 임피던스를 본 고안의 바람직한 실시예에서는 저항값을 감소하는 방향으로만 제어가 가능하며, 증가시키는 방향으로는 제어할 수 없는 문제점이 있었다.
따라서, 본 고안의 목적은, 직접 회로에서 휴즈 회로의 개방/단락을 이용하여 수동 소자의 임피던스를 증가/감소할 수 있도록 한 집적회로에서의 임피던스 가변을 위한 휴즈 회로를 제공하는데 있다.
본 고안에 따른 집적회로에서의 임피던스 가변을 위한 휴즈회로는, 제1패드와 제2패드 사이에 병렬 연결되어 제1,2패드사이의 과전압에 의거하여 용융 개방되는 메탈 휴즈와; 상기 메탈 휴즈에 직렬로 연결되며, 상기 제2패드와 접지 패드(PG) 사이의 과전압에 의거하여 용융 단락되는 트랜지스터 휴즈와; 상기 메탈 휴즈와 병렬로 연결된 제1수동소자와; 상기 트랜지스터 휴즈와 병렬로 연결된 제2수동 소자를 포함하여; 상기 메탈 휴즈 및 트랜지스터 휴즈의 개방/단락에 따라 상기 제1수동소자 및 제2수동소자에 의한 제1패드와 접지 패드간 임피던스 값을 변경시킬 수 있도록 구성한다.
또한, 집적회로에서의 임피던스 가변을 위한 휴즈 회로는 병렬로 다수개 연결하여 임피던스 값을 미세하게 변경할 수 있는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시예에 대하여 상세히 설명한다.
제2도는 본 고안에 따른 집적회로에서의 임피던스 가변을 위한 휴즈 회로로서, 제1패드(P1)와 제2패드(P2) 사이에 연결되며 단락 상태에서 과전압에 의거하여 용융 개방되는 메탈 휴즈(M1)와, 메탈 휴즈(M1)와 병렬로 연결된 제1수동소자(R1)와, 제2패드(P2)에 이미터가 접지 패드(PG)에 베이스와 컬렉터가 연결되며 개방 상태에서 과전압에 의거하여 용융 단락되는 휴즈용 NPN형 트랜지스터(Q1)와, 휴즈용 트랜지스터(Q1)에 병렬로 연결된 제2수동소자(R2)를 포함하여 구성하며, 이러한 임피던스 가변을 위한 휴즈 회로(10)는 병렬로 다수개(20,...) 연결하여 임피던스를 보다 미세하게 조정이 가능하다.
즉, 제1패드(P1), 제2패드(P2), 제3패드(P3) 및 접지 패드(PG)에 선택적으로 과전류 또는 과전력을 인가하여 메탈 휴즈(M1,M2, ...) 및 트랜지스터 휴즈(Q1,Q2,...)를 선택적으로 용융 개방/단락시켜서 제1패드(P1)와 접지패드(PG) 사이의 저항값을 가감 제어할 수 있는 것이다.
한편, 본 고안의 바람직한 실시예에서는 수동소자로 저항을 이용하여 저항값을 특성에 맞도록 가변하였으나, 커패시터나 인덕터도 상술한 구성으로 커패시턴스 및 인덕턴스를 가변할 수 있으며, 저항, 커패시터 및 인덕터를 조합하여 그 임피던스를 제어할 수도 있다.
이상 설명한 바와 같이 본 고안에 따르면, 집적 회로에서 그 특성에 맞도록 임피던스를 휴즈 회로를 이용하여 가감하여 조정할 수 있는 효과가 있다.

Claims (3)

  1. 제1패드(P1)와 제2패드(P2) 사이에 병렬 연결되어 제1,2패드(P1,P2) 사이의 과전압에 의거하여 용융 개방되는 메탈 휴즈(M1)와; 상기 메탈 휴즈(M1)에 직렬로 연결되며, 상기 제2패드(P2)와 접지 패드(PG) 사이의 과전압에 의거하여 용융 단락되는 트랜지스터 휴즈(Q1)와; 상기 메탈 휴즈(M1)와 병렬로 연결된 제1수동소자(R1)와; 상기 트랜지스터 휴즈(Q1)와 병렬로 연결된 제2수동소자(R2)를 포함하여; 상기 메탈 휴즈(M1) 및 트랜지스터 휴즈(Q1)의 용융 개방/단락에 따라 상기 제1수동소자(R1) 및 제2수동소자(R2)에 의한 상기 제1패드(P1)와 접지패드(PG)간 임피던스 값을 변경시키기 위한 집적회로에서의 임피던스 가변을 위한 휴즈 회로.
  2. 제1항에 있어서, 상기 집적회로에서의 임피던스 가변을 위한 휴즈 회로는, 병렬로 다수개 연결하여 임피던스 값을 보다 미세하게 변경할 수 있는 것을 특징으로 하는 집적회로에서의 임피던스 가변을 위한 휴즈 회로.
  3. 제1항 또는 제2항에 있어서, 상기 수동소자(R1,R2)는 저항, 커패시터, 인덕터중에 하나이거나 상기 저항, 커패시터, 인덕터를 조합하여 구성하는 것을 특징으로 하는 집적회로에서의 임피던스 가변을 위한 휴즈 회로.
KR2019960014584U 1996-05-31 1996-05-31 집적 회로에서의 임피던스 가변을 위한 휴즈 회로 KR200145870Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960014584U KR200145870Y1 (ko) 1996-05-31 1996-05-31 집적 회로에서의 임피던스 가변을 위한 휴즈 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960014584U KR200145870Y1 (ko) 1996-05-31 1996-05-31 집적 회로에서의 임피던스 가변을 위한 휴즈 회로

Publications (2)

Publication Number Publication Date
KR970064040U KR970064040U (ko) 1997-12-11
KR200145870Y1 true KR200145870Y1 (ko) 1999-06-15

Family

ID=19457762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960014584U KR200145870Y1 (ko) 1996-05-31 1996-05-31 집적 회로에서의 임피던스 가변을 위한 휴즈 회로

Country Status (1)

Country Link
KR (1) KR200145870Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021101236A1 (ko) * 2019-11-19 2021-05-27 주식회사 만도 필터 장치 및 조향 제어 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021101236A1 (ko) * 2019-11-19 2021-05-27 주식회사 만도 필터 장치 및 조향 제어 장치

Also Published As

Publication number Publication date
KR970064040U (ko) 1997-12-11

Similar Documents

Publication Publication Date Title
US5319252A (en) Load programmable output buffer
US5118971A (en) Adjustable low noise output circuit responsive to environmental conditions
US4791326A (en) Current controlled solid state switch
US7609498B2 (en) Inverted circuit overcurrent protection device and hybrid integrated circuit device with the same incorporated
US5079455A (en) Surge current-limiting circuit for a large-capacitance load
US5999043A (en) On-chip high resistance device for passive low pass filters with programmable poles
JPS62502441A (ja) 半導体デバイスを介する短絡電流の調整可能な制御を与える方法および回路
US9236789B1 (en) Programmable snubber circuit
JP3814019B2 (ja) 半導体ｉｃ用のヒュージング回路
KR200145870Y1 (ko) 집적 회로에서의 임피던스 가변을 위한 휴즈 회로
JPH045289B2 (ko)
US4924120A (en) Low noise output circuit
TW510077B (en) Fixed gain operational amplifiers
US6404174B1 (en) Circuit for in-system programming of memory device
US7989935B2 (en) Semiconductor device
US5767703A (en) Differential bus drivers
US6239510B1 (en) Reduced impact power up/down mode in electrical circuits
US5966042A (en) Current steering output circuit with switchable shunt resistor
US5701071A (en) Systems for controlling power consumption in integrated circuits
US7999597B2 (en) Circuit adjustable after packaging having a voltage limiter and method of adjusting same
JP4800478B2 (ja) バッファ回路
JPH11195935A (ja) 高周波集積回路装置
US11799281B2 (en) Short circuit protection
JP2001291777A (ja) 半導体装置
KR20020064775A (ko) 전기 회로 장치 및 출력 전류 전달 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee