KR200143626Y1 - Video cut-off power circuit - Google Patents

Video cut-off power circuit Download PDF

Info

Publication number
KR200143626Y1
KR200143626Y1 KR2019950032389U KR19950032389U KR200143626Y1 KR 200143626 Y1 KR200143626 Y1 KR 200143626Y1 KR 2019950032389 U KR2019950032389 U KR 2019950032389U KR 19950032389 U KR19950032389 U KR 19950032389U KR 200143626 Y1 KR200143626 Y1 KR 200143626Y1
Authority
KR
South Korea
Prior art keywords
video
voltage
circuit
transformer
cutoff
Prior art date
Application number
KR2019950032389U
Other languages
Korean (ko)
Other versions
KR970026267U (en
Inventor
이승만
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR2019950032389U priority Critical patent/KR200143626Y1/en
Publication of KR970026267U publication Critical patent/KR970026267U/en
Application granted granted Critical
Publication of KR200143626Y1 publication Critical patent/KR200143626Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/42—Flyback transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 고안은 SMPS트랜스로부터 별도의 구성없이 비디오용 전원과 플라이백 트랜스에서 발생한 플리이스백 펄스를 중첩하여 이를 정류 평활시켜 비디오 컷오프용 전원을 비디오 회로에 인가할 수 있도록 한 비디오 컷오프용 전원회로에 관한 것으로 종래에는 SMPS트랜스(T1) 내에서 컷오프용 전원을 출력시키기 위해서는 별도로 SMPS트랜스(T1)의 2차측을 권선하므로서 상기 SMPS트랜스(T1)의 부피가 커지고, SMPS트랜스(T1)의 2차측에서 컷오프용 전원이 출력시 이를 정류 평활하여 비디오회로(1)에 인가하므로서 인쇄회로기판의 면적을 많이 차지하기 때문에 회로를 소형화 및 간소화하지 못하는 문제점이 있었다.The present invention relates to a power supply circuit for video cutoff that superimposes and smoothes the flyback pulses generated by a video power supply and a flyback transformer from a SMPS transformer so that the video cutoff power can be applied to the video circuit. In the related art, in order to output the cutoff power supply in the SMPS transformer T1, the secondary side of the SMPS transformer T1 is wound separately so that the volume of the SMPS transformer T1 is increased, and the cutoff is performed at the secondary side of the SMPS transformer T1. Since the power supply rectifies and smoothes it at the time of output, it applies to the video circuit 1, thus occupying a large area of the printed circuit board, thereby minimizing and simplifying the circuit.

본 고안은 이와 같은 종래 문제점을 해결하기 위하여 2차측에서 플라이백 펄스가 발생하는 플라이백 트랜스포머를 구비하여 SMPS트랜스의 2차측에서 출력된 비디오용 전원을 플라이백 펄스와 중첩하여 정류평활후 비디오회로에 컷오프용 전원이 공급되게 한 것으로 영상 재생장치의 전원공급회로에 적용한다.The present invention has a flyback transformer that generates a flyback pulse on the secondary side to solve the conventional problem. The video power output from the secondary side of the SMPS transformer is superimposed with the flyback pulse on the video circuit after rectified smoothing. Cut-off power is supplied and applied to the power supply circuit of the video reproducing apparatus.

Description

비디오 컷오프용 전원회로Power Circuit for Video Cutoff

본 고안은 SMPS트랜스로부터 별도의 구성없이 비디오용 전원과 플라이백 트랜스에서 발생한 플리이스백 펄스를 중첩하여 이를 정류 평활시켜 비디오 컷오프용 전원을 비디오 회로에 인가할 수 있도록 한 비디오 컷오프용 전원회로에 관한 것이다.The present invention relates to a power supply circuit for video cutoff that superimposes and smoothes the flyback pulses generated by a video power supply and a flyback transformer from a SMPS transformer so that the video cutoff power can be applied to the video circuit. will be.

종래 비디오 전원회로는 제1도에 도시된 바와같이, SMPS트랜스(T1)를 제어하는 스위칭트랜지스터(Q1)와, 스위칭트랜지스터(Q1)의 제어에 의해 2차측에서 컷오프 전압(170V), 비디오 전압(75V), 콘트롤 전압(12V)을 출력하는 SMPS트랜스(T1)와, 상기 SMPS트랜스(T1)의 2차측에서 출력된 각각의 전압을 1차 정류 평활하는 다이오드(D1-D3) 및 콘덴서(C1)(C3)(C5)와, 상기 1차정류 평활된 각각의 전압을 2차 평활하여 비디오 회로(1)의 컷오프 전압(C0), 비디오 전압(V), 콘트롤 전압(C)으로 공급하는 쵸크코일(L1-L3) 및 콘덴서(C2)(C3)(C4)로 구성된 것이다.As shown in FIG. 1, the conventional video power supply circuit includes a switching transistor Q1 for controlling the SMPS transistor T1, and a cutoff voltage 170V and a video voltage (2) at the secondary side under the control of the switching transistor Q1. 75V), an SMPS transformer T1 for outputting a control voltage 12V, and diodes D1-D3 and a capacitor C1 for primary rectifying and smoothing respective voltages output from the secondary side of the SMPS transformer T1. (C3) (C5) and the choke coil for supplying the cutoff voltage (C0), the video voltage (V), and the control voltage (C) of the video circuit 1 by performing a second smoothing of each of the voltages of the first rectified smoothing. It consists of (L1-L3) and a capacitor | condenser (C2) (C3) (C4).

이와같이 구성된 종래 비디오 전원회로는 제1도에 도시된 바와같이, 스위칭트랜지스터(Q1)의 스위칭 제어에 의해 SMPS트랜스(T1)의 1차측 권선(LP)과, 2차측 권선(LS1)(LS2)(LS3) 각각의 권선비에 의해 상기 2차측 권선(LS1-LS3)에 교류전압이 유기되어 비디오 회로(1)의 컷오프 전압(C0), 비디오 전압(V), 콘트롤 저압(C)을 위한 일정 전압(170V, 75V, 12V)이 출력된다.In the conventional video power supply circuit configured as described above, as shown in FIG. 1, the primary side winding LP and the secondary side winding LS1 and LS2 of the SMPS transformer T1 are controlled by the switching control of the switching transistor Q1. LS3) AC voltages are induced in the secondary windings LS1-LS3 by the respective winding ratios, so that the constant voltages for the cutoff voltage C0, the video voltage V, and the control low voltage C of the video circuit 1 are reduced. 170V, 75V, 12V) is output.

이때, SMPS트랜스(T1)의 2차측 권선(LS1)에서 출력되는 컷오프 전압(170V)은 다이오드(D1), 콘덴서(C1)에 의해 1차정류 평활된후 다시 쵸크코일(L1), 콘덴서(C1)에 의해 2차평활되어 비디오 회로(1)에 컷오프 전압(C0)으로 공급된다.At this time, the cutoff voltage 170V output from the secondary winding LS1 of the SMPS transformer T1 is first rectified smoothed by the diode D1 and the capacitor C1, and then again the choke coil L1 and the capacitor C1. Is smoothed to the video circuit 1 by the cutoff voltage C0.

상기와 같이 SMPS트랜스(T1)의 2차측 권선(LS2)(LS3)에서 출력된 비디오 전압(75V)과 콘트롤 전압(12V)은 다이오드(D2)(D3), 콘덴서(C3)(C5)에 의해 1차정류 평활된후 쵸크코일(L2)(L3), 콘덴서(C4)(C6)에 의해 2차 평활되어 비디오 회로(1)의 비디오 전압(V) 및 콘트롤 전압(C)에 각각 공급된다.As described above, the video voltage 75V and the control voltage 12V output from the secondary windings LS2 and LS3 of the SMPS transformer T1 are controlled by diodes D2, D3, and capacitors C3 and C5. After primary rectification smoothing, secondary smoothing is performed by choke coils L2, L3, and capacitors C4, C6, and is supplied to the video voltage V and the control voltage C of the video circuit 1, respectively.

그러나 종래에는 SMPS트랜스(T1)내에서 컷오프용 전압을 출력시키기 위해서는 별도로 SMPS트랜스(T1)의 2차측을 권선하므로서 상기 SMPS트랜스(T1)의 부피가 커지고, SMPS트랜스(T1)의 2차측에서 컷오프용 전압이 출력시 이를 정류 평활하여 비디오 회로(1)에 인가하므로서 인쇄회로기판의 면적을 많이 차지하기 때문에 회로를 소형화 및 간소화하지 못하는 문제점이 있었다.However, conventionally, in order to output the cutoff voltage in the SMPS transformer T1, the secondary side of the SMPS transformer T1 is wound separately, thereby increasing the volume of the SMPS transformer T1 and cutting off the secondary side of the SMPS transformer T1. Since the rectified voltage is rectified and smoothly applied to the video circuit 1 at the time of output, it occupies a large area of the printed circuit board, thereby minimizing and simplifying the circuit.

본 고안은 이와같은 종래 문제점을 해결하기 위하여 고압발생수단인 플리이백 트랜스포머의 2차측 플라이백 펄스를 SMPS트랜스의 2차측에서 출력되어 비디오 회로에 공급되는 비디오 전압에 중첩시켜 비디오 회로의 컷오프용 전압으로 공급하도록 한는데, 그 목적이 있는 것으로, 첨부된 도면에 의하여 본 고안의 구성 및 작용효과를 설명하면 다음과 같다.In order to solve such a conventional problem, the present invention superimposes the secondary flyback pulse of the flyback transformer, which is a high voltage generating means, to be superimposed on the video voltage supplied from the secondary side of the SMPS transformer and supplied to the video circuit. The purpose of the supply, which is intended to be described as follows, the configuration and effect of the present invention by the accompanying drawings.

제1도는 종래 비디오 전원회로도.1 is a conventional video power supply circuit diagram.

제2도는 본 고안 비디오 컷오프용 전원회로도.2 is a power supply circuit diagram of the present invention video cutoff.

제3도의 (a) 내지 (d)는 본 고안의 각부 파형도.(A) to (d) of Figure 3 is a waveform diagram of each part of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 비디오 회로 2 : 중첩부1: video circuit 2: superposition

T1 : SMPS트랜스 T2 : 플라이백 트랜스포머T1: SMPS Transformer T2: Flyback Transformer

D4, D5 : 다이오드 C8 : 콘덴서D4, D5: Diode C8: Capacitor

제2도는 비디오 컷오프용 전원회로의 구성을 나타낸 회로도로서, 제2도를 참조하여 종래와 동일부분에 대하여서는 동일부호로 처리하여 중복되는 설명은 생략하기로 한다.FIG. 2 is a circuit diagram showing the configuration of a power supply circuit for video cutoff. Referring to FIG. 2, the same parts as in the prior art will be omitted by the same reference numerals.

스위칭하여 권선비에 따라 2차측으로 일정한 전압을 출력하는 SMPS트랜스(T1)와, SMPS트랜스(T1)의 2차측으로 부터 출력되는 전압을 정류 평활하여 비디오회로(1)의 컷오프 저압(C0), 비디오 전압(V), 콘트롤 전압(C)을 공급하여 정류 평활수단을 포함하는 비디오 컷 오프용 전원회로에 있어서, 고압 발생수단인 프라이백 포머(T2)의 2차측으로 부터 출력되는 플라이백 펄스를 상기 비디오 회로(1)에 공급되는 비디오 전압(75V)과 중첩시켜 비디오 전압과 플라이백 펄스의 전압(VFBP)의 합으로 비디오 회로(1)의 컷오프 전압(C0)을 공급하도록 하는 중첩부(2)와, 중첩부(2)로 부터 출력되는 전압을 정류 평활하여 비디오 회로(1)의 컷오프 전압(C0)으로 공급하는 다이오드(D5) 및 콘덴서(C8)를 더 포함하여 구성한 것을 특징으로 한다.SMPS transformer T1 for switching and outputting a constant voltage to the secondary side according to the winding ratio, and rectifying and smoothing the voltage output from the secondary side of the SMPS transformer T1 to cut-off low voltage C0 of the video circuit 1, video A video cut-off power supply circuit including a rectifying smoothing means by supplying a voltage (V) and a control voltage (C), wherein the flyback pulse output from the secondary side of the high-pressure generating means, the back-back former (T2), is The overlapping portion 2 which overlaps the video voltage 75V supplied to the video circuit 1 to supply the cutoff voltage C0 of the video circuit 1 by the sum of the video voltage and the voltage of the flyback pulse V FBP . And a diode (D5) and a capacitor (C8) for rectifying and smoothing the voltage output from the overlapping portion (2) and supplying the cutoff voltage (C0) of the video circuit (1).

미설명부호 D4는 다이오드, C7은 콘덴서, Q2는 스위칭 트랜지스터이다.Reference numeral D4 denotes a diode, C7 denotes a capacitor, and Q2 denotes a switching transistor.

이와같이 구성된 본 고안은 SMPS 트랜스(T1)으로 부터 비디오 회로(1)의 비디오 전압(V)과 콘트롤 전압(C)의 공급을 위한 전압을 발생시켜, 비디오 회로(1)에 공급하도록 하고, 상기 SMPS 트랜스T(1)으로 부터 발생되는 비디오 전압(75V)에 고압 발생수단인 플라이백 트랜스포머(T2)의 2차측 플라이백 펄스를 중첩시켜 비디오 회로(1)의 컷오프 전압(C0)을 공급하도록 하는 것으로, 별도의 수단을 더 필요로 하지 않으면서, SMPS 트랜스(T1)의 권선량을 줄일 수 있도록 하는 것이다.The present invention configured as described above generates a voltage for supplying the video voltage V and the control voltage C of the video circuit 1 from the SMPS transformer T1 to supply the video circuit 1 to the SMPS. By superimposing the secondary-side flyback pulse of the flyback transformer T2, which is a high voltage generating means, on the video voltage 75V generated from the transformer T1, the cutoff voltage C0 of the video circuit 1 is supplied. Without reducing the need for additional means, the amount of windings of the SMPS transformer T1 can be reduced.

본 고안의 작용효과를 첨부된 도면 제3도를 참조하여 설명하면 다음과 같다.Referring to Figure 3 of the accompanying drawings, the effects of the present invention are as follows.

제2도 및 제3도에 도시된 바와 같이, 스위칭 트랜지스터(Q1)의 스위칭제어에 의해 SMPS 트랜스(T1)의 2차측 권선(LS2)(LS3)에서 각각 비디오 전압(75V)과 콘트롤 전압(12V)이 출력되면 다이오드(D2)(D3), 콘덴서(C3)(C5)에 의해 상기 전원이 각각 1차정류 평활된후 쵸크코일L(S2)(L3), 콘덴서(C4)(C6)에 의해 2차 평활되어 비디오 회로(1)의 비디오 전압(V)과 콘트롤 전압(C)에 각각 공급된다.As shown in FIG. 2 and FIG. 3, the video voltage 75V and the control voltage 12V in the secondary side winding LS2 LS3 of the SMPS transformer T1 by switching control of the switching transistor Q1, respectively. ) Is outputted by the diodes D2 (D3) and capacitors (C3) and C5, respectively, and then the choke coils L (S2) and L3 and capacitors C4 and C6. Secondary smoothing is supplied to the video voltage V and the control voltage C of the video circuit 1, respectively.

이때, SMPS 트랜스(T1)의 2차측 권선(LS2)에서 출력된 비디오 전압(75V)이 제3도의 (a)와 같이 비디오 회로(1)의 비디오 전압(V)으로 공급되면서 동시에 중첩부(2)내의 다이오드(D4)에 인가된다.At this time, the video voltage 75V output from the secondary winding LS2 of the SMPS transformer T1 is supplied to the video voltage V of the video circuit 1 as shown in FIG. Is applied to the diode D4 in the circuit.

이후, 도면에 도시된 다이오드(D4)의 캐소오드단 C 포인트 전압은 다이오드(D4)의 순방향 전압만큼 감소된 전압(예 75V-0.6V)으로 나타나게 된다.Subsequently, the cathode terminal C point voltage of the diode D4 shown in the figure is represented as a voltage (eg, 75V-0.6V) reduced by the forward voltage of the diode D4.

이와 같이, 중첩부(2)에 비디오 전압(75V)이 인가될때 제3도의 (b)에 도시된 바와 같은 전압 레벨(VFBP)을 갖는 플라이백 트랜스포머(T2)의 2차측에서 출력된 프라이백펄스가 콘덴서(C7)를 통해 상기 중첩부(2)에 인가된다.In this manner, when the video voltage 75V is applied to the overlapping portion 2, the flyback output from the secondary side of the flyback transformer T2 having the voltage level V FBP as shown in (b) of FIG. 3. A pulse is applied to the overlapping portion 2 through the condenser C7.

따라서, 이들 전압은 제3도의 (c)에서와 같이 중첩되어 출력된다.Therefore, these voltages are superimposed and output as in (c) of FIG.

이와 같이 상기 중첩부(2)에서 중첩 출력된 신호는 다이오드(D5)와 콘덴서(C8)에 의해 정류 평활되어 제3도의 (d)에서와 같은 컷오프 전압(C0)을 비디오 회로(1)에 공급되게 한다.As such, the signals superimposed and output from the overlapping part 2 are rectified and smoothed by the diode D5 and the capacitor C8 to supply the cut-off voltage C0 as shown in (d) of FIG. 3 to the video circuit 1. To be.

즉, 비디오 회로(1)의 컷오프 전압(C0)은 비디오 전압(75V)과 플라이백 펄스의 전압(VFBP)의 합으로 나타나게 되는 것이다.That is, the cutoff voltage C0 of the video circuit 1 is represented by the sum of the video voltage 75V and the voltage V FBP of the flyback pulse.

이상에서 설명한 바와같이 비디오 회로의 컷오프 전압을 비디오 전압과 플라이백 트랜스포머에서 출력되는 플라이백 펄스와 중첩하여 발생시켜 공급하도로 하므로써, 컷오프 전압을 위한 별도의 권선이 불필요하므로, SMPS 트랜스의 부피를 줄일 수 있어 SMPS 트랜스의 원가를 절감시킬수 있으며, 정류다이오드 및 평활콘덴서의 스펙(spce)을 낮출수 있고 회로가 간단해지므로써, 인쇄회로기판의 간소화 및 소형화를 이룰 수 있는 효과가 있다.As described above, the cutoff voltage of the video circuit is generated by overlapping with the flyback pulse output from the video voltage and the flyback transformer, thereby eliminating a separate winding for the cutoff voltage, thereby reducing the volume of the SMPS transformer. It can reduce the cost of SMPS transformer, reduce the specification of rectifier diode and smoothing capacitor, and simplify the circuit, thereby simplifying and miniaturizing printed circuit board.

Claims (1)

스위칭하여 권선비에 따라 2차측으로 비디오 회로의 컷오프 전압, 비디오 전압, 콘트롤 전압 공급을 위한 전압을 출력하는 SMPS 트랜스 및 SMPS 트랜스 부터 출력되는 전압 각각에 대한 정류 및 평활수단을 포함하는 비디오 컷 오프용 전원 회로에 있어서, 고압 발생수단인 플라이백 포머의 2차측으로 부터 출력되는 플라이백 펄스를 상기 비디오 회로에 공급되는 비디오 전압과 중첩시켜 비디오 전압과 플라이백 펄스 전압의 합으로 비디오 회로의 컷오프 전압을 공급하도록 하는 중첩부를 포함하여 구성되는 것을 특징으로 하는 비디오 컷오프용 전원회로.Power supply for video cut-off including switching and smoothing means for each of the voltages output from the SMPS transformer and the SMPS transformer for outputting the voltage for supplying the cutoff voltage, the video voltage, and the control voltage of the video circuit to the secondary side according to the turns ratio. In the circuit, a flyback pulse output from the secondary side of the flyback former, which is a high voltage generating means, is superimposed with the video voltage supplied to the video circuit to supply the cutoff voltage of the video circuit as the sum of the video voltage and the flyback pulse voltage. Power supply circuit for a video cutoff, characterized in that it comprises an overlapping portion to be.
KR2019950032389U 1995-11-06 1995-11-06 Video cut-off power circuit KR200143626Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950032389U KR200143626Y1 (en) 1995-11-06 1995-11-06 Video cut-off power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950032389U KR200143626Y1 (en) 1995-11-06 1995-11-06 Video cut-off power circuit

Publications (2)

Publication Number Publication Date
KR970026267U KR970026267U (en) 1997-06-20
KR200143626Y1 true KR200143626Y1 (en) 1999-06-15

Family

ID=19428185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950032389U KR200143626Y1 (en) 1995-11-06 1995-11-06 Video cut-off power circuit

Country Status (1)

Country Link
KR (1) KR200143626Y1 (en)

Also Published As

Publication number Publication date
KR970026267U (en) 1997-06-20

Similar Documents

Publication Publication Date Title
US7071632B2 (en) Discharge lamp starter
US6456509B1 (en) Power loss of switching power supply circuit for supplying constant voltage
US6341075B2 (en) High voltage stabilizing circuit
US5602726A (en) Uninterruptive switching regulator
US5383106A (en) Regenerative control type switching power source device
US5771160A (en) Multi-output switching regulator having controlled timing of boost convertor, inverter and flyback type outputs
US6370041B2 (en) Switching power supply circuit for generating DC high voltage
US4144480A (en) High voltage generating apparatus
KR200143626Y1 (en) Video cut-off power circuit
CA1140254A (en) High frequency ferroresonant power supply for a deflection and high voltage circuit
US20040184290A1 (en) Switched-mode power supply with a damping network
CA2180399C (en) Power supply for a raster center controller for a video display appliance
US6075327A (en) Power supply apparatus for a discharge lamp, especially for a motor vehicle headlight
JPS6117390B2 (en)
JP3107457B2 (en) Switching power supply
JP3116586B2 (en) Flyback transformer
JPS6130355Y2 (en)
JP2003289670A (en) Switching power supply
JP3304083B2 (en) Flyback transformer
KR0113917Y1 (en) Horizontal laster centering circuit
KR100212995B1 (en) A forward converter
JPH077954A (en) Power supply circuit
JP2562597Y2 (en) Horizontal deflection output circuit
JPH05336746A (en) Switching supply equipment
JPH07264853A (en) Switching power supply

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee