KR20010100603A - 다층박막법을 이용한 반도체 소자의 제조방법 - Google Patents
다층박막법을 이용한 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20010100603A KR20010100603A KR1020000023920A KR20000023920A KR20010100603A KR 20010100603 A KR20010100603 A KR 20010100603A KR 1020000023920 A KR1020000023920 A KR 1020000023920A KR 20000023920 A KR20000023920 A KR 20000023920A KR 20010100603 A KR20010100603 A KR 20010100603A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film
- vanadium
- vanadium oxide
- semiconductor device
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 53
- 229910001935 vanadium oxide Inorganic materials 0.000 claims abstract description 37
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 claims abstract description 36
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 229910052720 vanadium Inorganic materials 0.000 claims abstract description 22
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000002356 single layer Substances 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 238000005546 reactive sputtering Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 230000006641 stabilisation Effects 0.000 claims description 4
- 238000011105 stabilization Methods 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 239000002131 composite material Substances 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 abstract description 3
- 238000010521 absorption reaction Methods 0.000 abstract description 2
- GLMOMDXKLRBTDY-UHFFFAOYSA-A [V+5].[V+5].[V+5].[O-]P([O-])([O-])=O.[O-]P([O-])([O-])=O.[O-]P([O-])([O-])=O.[O-]P([O-])([O-])=O.[O-]P([O-])([O-])=O Chemical class [V+5].[V+5].[V+5].[O-]P([O-])([O-])=O.[O-]P([O-])([O-])=O.[O-]P([O-])([O-])=O.[O-]P([O-])([O-])=O.[O-]P([O-])([O-])=O GLMOMDXKLRBTDY-UHFFFAOYSA-A 0.000 abstract 1
- 239000012002 vanadium phosphate Substances 0.000 abstract 1
- 238000004458 analytical method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910021542 Vanadium(IV) oxide Inorganic materials 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- GRUMUEUJTSXQOI-UHFFFAOYSA-N vanadium dioxide Chemical compound O=[V]=O GRUMUEUJTSXQOI-UHFFFAOYSA-N 0.000 description 2
- IBYSTTGVDIFUAY-UHFFFAOYSA-N vanadium monoxide Chemical compound [V]=O IBYSTTGVDIFUAY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physical Vapour Deposition (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
Abstract
본 발명은 적외선 감지층으로 이용되는 다층 구조의 산화바나듐막(V2O5) 제조 방법에 관한 것으로, 다층박막법을 이용하여 V2O5/V/V2O5의 샌드위치 구조를 증착한 후 저온 열처리를 통한 확산 공정에 의해 박막의 재현성 및 특성 조절이 용이하도록 하는 다층박막법을 이용한 반도체 소자의 제조 방법에 관한 것이다.
본 발명에 따르면, 기존의 제조 방식인 스퍼터링법을 이용한 단층의 산화바나듐 박막 제조방법이 스퍼터링 장비가 갖는 재현성의 한계 때문에 박막 특성의 재현성 확보가 어려웠으나, 스퍼터링 장비의 재현성 한계 내에서 제조 가능한 안정상 인 산화바나듐막과 바나듐금속막의 복합구조를 제조한 후 저온에서 열처리하여 확산시킨다.
따라서, 본 발명은 재현성 있고 우수한 적외선 흡수능을 갖는 혼합 바나듐산화 박막 제조가 가능하며, 적외선 감지소자의 성능을 향상시킬 수 있다.
Description
본 발명은 적외선 감지층으로 이용되는 다층 구조의 산화바나듐막(V2O5) 제조방법에 관한 것으로, 특히 다층박막법을 이용하여 V2O5/V/V2O5의 샌드위치 구조를 증착한 후 저온 열처리를 통한 확산 공정에 의해 박막의 재현성 및 특성 조절이 용이하도록 하는 다층박막법을 이용한 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 산화 바나듐 박막에 관한 연구는 지난 수 십년간 꾸준히 이루어져 왔다. 특히 1992년에 미국의 허니웰(Honeywell)사에서는 군사용으로 혼합 산화 바나듐(mixed vanadium oxide)상을 이용하여 비냉각형 적외선 센서물질로 응용하는 연구가 최근까지 진행 중에 있다.
이러한 혼합 산화바나듐상을 이용하는 방법에서는 이온 빔 스퍼터링(ion beam sputtering)법을 이용하여 단층 박막의 제조 공정을 진행하게 되는데, 산소-바나듐계의 불안정한 상들의 존재로 인하여 재현성 있고 안정적인 박막 제조가 문제로 대두되어 왔다.
또한, 상기와 같은 종래의 산화바나듐 제조 방법은 제조 공정의 정밀한 조절이 필요로 하며, 고가장비가 구비되어야 한다는 점에서 문제점이 있었다.
따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 일반적인 스퍼터링 장비를 이용하며 안정적으로 제조가 가능한 두 개의 단층박막들을 이용함으로서 적외선 감지층의 제조 공정시에 공정상의 재현성 확보토록 하는 다층박막법을 이용한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 상이한 전기적 특성을 갖는 단층 박막들을 다층화시켜 원하는 박막의 특성 조절이 가능토록 하는 다층박막법을 이용한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기 본 발명의 목적을 달성하기 위한 기술적 사상으로서 본 발명은
반도체기판 상에 실리콘질화막을 형성하는 단계와;
상기 실리콘질화막 상에 제 1산화바나듐막을 적층하는 단계;
상기 제 1산화바나듐막 상에 바나듐금속막을 적층하는 단계;
상기 바나듐금속막 상에 제 2산화바나듐막을 적층하여 다층화하는 단계; 및
상기 결과물 상에 다층 박막의 안정화를 위한 저온 열처리공정을 실시하는 단계를 포함하여 이루어진 것을 특징으로 하는 다층박막법을 이용한 반도체 소자의 제조방법을 제공한다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 제조 공정도
도 2는 본 발명에 따른 반도체 소자의 제조공정 흐름을 나타낸 플로우차트
도 3a 및 도 3b는 본 발명에 의한 반도체 소자의 제조 공정에 따른 단층 박막의 특성을 분석하여 나타낸 그래프
도 4a 및 도 4b는 본 발명에 의한 반도체 소자의 제조 공정 조건에 따른 다층 박막의 특성분석 결과를 나타낸 그래프
<도면의 주요부분에 대한 부호의 설명>
10 : 반도체기판 20 : 실리콘질화막
30 : 제 1산화바나듐막 40 : 바나듐금속막
50 : 제 2산화바나듐막
이하, 본 발명의 실시예에 대한 구성 및 그 작용을 첨부한 도면을 참조하면서 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 제조 공정도이다.
도 1a를 참조하면, 반도체기판(10) 즉, 실리콘기판 상에 누설 전류의 방지를 위해 플라즈마 화학적기상증착법(Plasma Enhanced Chemical Vapor Deposition : PECVD)으로 실리콘질화막(20)을 증착한다.
도 1b를 참조하면, 절연막인 실리콘질화막(20)이 증착된 상태에서 그 상부에 반응성 스퍼터링법(Sputtering)으로 제 1산화바나듐막(V2O5)(30)을 증착한다.
이 때, 산화바나듐 계열인 단층 박막의 증착 조건으로 산소함량은 2 ∼ 50(%), R. F. power는 350W, 기판/타겟 거리는 6 ∼ 9(cm), 기판 온도는 상온에서 350℃의 변수 범위내에서 증착한다.
바람직하게, 제 1산화바나듐막(30)의 증착 조건은 산소함량: 50％, 박막두께: 100 ∼ 2000Å, 증착속도: 60(Å/min), V/O 농도: 38.5％인 범위내에서 증착한다.
도 1c를 참조하면, 제 1산화바나듐막(V2O5)(30)이 증착된 상태에서 반응성 스퍼터링법으로 바나듐상인 바나듐금속막(Vanadium Metal)(40)을 증착한다.
이 때, 바나듐금속막(30)의 증착 조건은 산소함량: 0％, 박막두께: 100 ∼ 2000Å, 증착속도: 200(Å/min), V/O 농도: 0％인 범위내에서 증착한다.
즉, 바나듐상으로 이루어진 단층박막인 바나듐금속막(30)은 산소함량 없이 아르곤(Ar) 가스 분위기 하에서 증착한다.
도 1d를 참조하면, 바나듐금속막(30)이 증착된 상태에서 반응성 스퍼터링법으로 제 2산화바나듐막(50)을 증착함으로서 제 1산화바나듐막(V2O5)(30)/바나듐금속막(40)/제 2산화바나듐막(V2O5)(50)로 이루어진 샌드위치 형태의 복합 구조를 형성한다.
이 때, 산화바나듐 계열인 단층 박막의 증착 조건으로 산소함량은 2 ∼ 50(%), R. F. power는 350W, 기판/타겟 거리는 6 ∼ 9(cm), 기판 온도는 상온에서 350℃의 변수 범위내에서 증착한다.
바람직하게, 제 2산화바나듐막(50)의 증착 조건은 산소함량: 50％, 박막두께: 100 ∼ 2000Å, 증착속도: 60(Å/min), V/O 농도: 38.5％인 범위내에서 증착한다.
그 후, 균일한 조성 및 박막의 안정화를 위해 250 ∼ 300℃ 의 열처리(Annealing) 온도에서 1 ∼ 24시간 동안 유지하여 장시간 열처리를 통한 확산 공정을 진행한 다음, 일련의 후속 공정을 진행하게 된다.
여기서, 단층박막들을 다층화하여 샌드위치 형태의 복합 구조로 형성하는 이유는 두 층의 단층박막이 상이한 전기적 특성을 가지므로 단층박막들의 두께와 층수를 변화시켜서 원하는 특성을 갖는 박막 제조를 하기 위함이다.
도 2는 본 발명에 따른 반도체 소자의 제조공정 흐름을 나타낸 플로우차트이다.
먼저, 반도체기판(10) 상에 PECVD법에 의해 절연막인 실리콘질화막(20)이 증착된 상태에서 그 상부에 반응성 스퍼터링법으로 제 1산화바나듐막(V2O5)(30)을 증착한다.
이 때, 제 1산화바나듐막(30)의 증착 조건은 산소함량: 50％, 박막두께: 100 ∼ 2000Å, 증착속도: 60(Å/min), V/O 농도: 38.5％인 범위내에서 증착한다.(S100)
이어서, 제 1산화바나듐막(V2O5)(30)이 증착된 상태에서 반응성 스퍼터링법으로 바나듐상인 바나듐금속막(Vanadium Metal)(40)을 증착한다.
이 때, 바나듐금속막(30)의 증착 조건은 산소함량: 0％, 박막두께: 100 ∼ 2000Å, 증착속도: 200(Å/min), V/O 농도: 0％인 범위내에서 증착한다.(S110)
다음, 바나듐금속막(30)이 증착된 상태에서 반응성 스퍼터링법으로 제 2산화바나듐막(50)을 증착함으로서 제 1산화바나듐막(V2O5)(30)/바나듐금속막(40)/제 2산화바나듐막(V2O5)(50)로 이루어진 샌드위치 형태의 복합 구조를 형성한다.
이 때, 제 2산화바나듐막(50)의 증착 조건은 산소함량: 50％, 박막두께: 100 ∼ 2000Å, 증착속도: 60(Å/min), V/O 농도: 38.5％인 범위내에서 증착한다.(S120)
그 후, 균일한 조성 및 박막의 안정화를 위해 250 ∼ 300℃ 의 열처리 온도에서 1 ∼ 24시간 동안 장시간 열처리를 통한 확산 공정을 진행한 다음 일련의 후속 공정을 진행하게 된다.(S130)
도 3a 및 도 3b는 본 발명에 의한 반도체 소자의 제조 공정에 따른 단층 박막의 특성을 분석하여 나타낸 그래프이다.
도 3a 및 도 3b는 재현성 있게 제조할 수 있는 단층 박막의 공정조건과 분석 결과이다. 이 때, 미세 결정상 분석은 X선 회절법, 후방산란법(Rutherford backscattering spectrometry: RBS)를 이용하여 분석하였다.
| 산소함량 (%) | 박막두께 (Å) | 증착속도(Å/min) | V/O atomic % | |
| 바나듐금속막 | 0 | 100∼2000 | 200 | - |
| 산화바나듐막 | 50 | 100∼2000 | 60 | 38.5 |
표 1에 도시된 박막의 증착 조건에 의한 후방산란법의 분석결과를 살펴보면, 도면 3a에 도시된 단층박막은 미세 결정상이 바나듐금속 박막으로 이루어져 있음을 알 수 있으며, 도 3b에 도시된 단층박막은 미세 결정상이 산화바나듐 박막상으로 이루어져 있음을 확인할 수 있다.
도 4a 및 도 4b는 본 발명에 의한 반도체 소자의 제조 공정 조건에 따른 다층 박막의 특성분석 결과를 나타낸 그래프이다.
도 4a 및 도 4b는 다층 구조의 산화바나듐 박막의 특성분석 결과로서 동일한 공정조건하에서 제조된 다층 산화바나듐 박막의 재현성 실험 결과와 AES(Auger electron spectrometry)분석한 그래프이다.
도 4a에 도시된 바와 같이, 상온에서의 비저항값과 열저항계수(TCR)값의 변화표에서 제조된 다층 박막의 특성을 살펴 보면 신뢰성 있고 공정상으로 재현성 있는 결과가 관찰된다.
또한, 도 4b에 도시된 바와 같이 박막 깊이 방향의 원자비를 분석한 결과 저온 열처리 후에 안정적(Stable Phase)이고, 균일한 조성의 박막제조가 가능함을 알 수 있다.
따라서, 본 발명에 따르면, 재현성 있고 우수한 적외선 흡수능을 갖는 혼합산화바나듐(Mixed Vanadium Oxide) 박막 제조가 가능하게 된다.
즉, 이는 적외선 감지소자의 성능을 향상시킬 수 있는 새로운 방안으로 활용될 수 있다.
이상에서와 같이 본 발명에 의한 다층박막법을 이용한 반도체 소자의 제조방법에 따르면 다음과 같은 효과가 있다.
종래의 방법보다 바나듐 - 산소계에서 안정적으로 제조할 수 있는 상으로 이루어진 단층 박막을 다층화한 후 저온 열처리 공정을 행함으로써 안정적인 박막화 공정기술의 개발읕 통한 재현성을 확보할 수 있다.
또한, 용이한 특성의 조절 등 제조 공정 방법의 신뢰도 및 성능을 향상시키는 효과가 있다.
Claims (5)
- 반도체기판 상에 실리콘질화막을 형성하는 단계와;상기 실리콘질화막 상에 제 1산화바나듐막을 적층하는 단계;상기 제 1산화바나듐막 상에 바나듐금속막을 적층하는 단계;상기 바나듐금속막 상에 제 2산화바나듐막을 적층하여 다층화하는 단계; 및상기 결과물 상에 다층 박막의 안정화를 위한 저온 열처리공정을 실시하는 단계를 포함하여 이루어진 것을 특징으로 하는 다층박막법을 이용한 반도체 소자의 제조방법.
- 청구항 1에 있어서, 상기 제 1 및 제 2산화바나듐막은 반응성 스퍼터링법을 이용하여 증착된 것을 특징으로 하는 다층박막법을 이용한 반도체 소자의 제조방법.
- 청구항 1에 있어서, 상기 바나듐금속막은 산소 함량없이 아르곤(Ar)가스 분위기하에서 반응성 스퍼터링법에 의해 증착된 것을 특징으로 하는 다층박막법을 이용한 반도체 소자의 제조방법.
- 청구항 1에 있어서, 상기 다층화하는 단계에서 재현성 있는 두 개의 단층박막의 두께와 층수 및 증착 순서를 임의의 선택에 따라 변수로 주어 다층 구조의 박막을 형성하는 것을 특징으로 하는 다층박막법을 이용한 반도체 소자의 제조방법.
- 청구항 1에 있어서, 상기 저온 열처리공정은 200 ~ 300℃ 범위내에서 1 ∼ 24시간 동안 유지하여 확산시키는 것을 특징으로 하는 다층박막법을 이용한 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000023920A KR100329241B1 (ko) | 2000-05-04 | 2000-05-04 | 다층박막법을 이용한 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000023920A KR100329241B1 (ko) | 2000-05-04 | 2000-05-04 | 다층박막법을 이용한 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010100603A true KR20010100603A (ko) | 2001-11-14 |
| KR100329241B1 KR100329241B1 (ko) | 2002-03-18 |
Family
ID=45787768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000023920A KR100329241B1 (ko) | 2000-05-04 | 2000-05-04 | 다층박막법을 이용한 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100329241B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030019772A (ko) * | 2001-08-31 | 2003-03-07 | (주)니즈 | 비냉각 방식의 열 감지 센서용 바나듐 다이옥사이드박막의 제조방법 |
| KR100467480B1 (ko) * | 2002-03-12 | 2005-01-24 | 한국과학기술연구원 | 적외선 감지소자용 고특성 나노 박막의 제조방법 |
| CN113174596A (zh) * | 2021-03-15 | 2021-07-27 | 武汉高芯科技有限公司 | 三明治结构的五氧化二钒热敏薄膜及其制备方法 |
-
2000
- 2000-05-04 KR KR1020000023920A patent/KR100329241B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030019772A (ko) * | 2001-08-31 | 2003-03-07 | (주)니즈 | 비냉각 방식의 열 감지 센서용 바나듐 다이옥사이드박막의 제조방법 |
| KR100467480B1 (ko) * | 2002-03-12 | 2005-01-24 | 한국과학기술연구원 | 적외선 감지소자용 고특성 나노 박막의 제조방법 |
| CN113174596A (zh) * | 2021-03-15 | 2021-07-27 | 武汉高芯科技有限公司 | 三明治结构的五氧化二钒热敏薄膜及其制备方法 |
| CN113174596B (zh) * | 2021-03-15 | 2023-06-02 | 武汉高芯科技有限公司 | 三明治结构的五氧化二钒热敏薄膜及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100329241B1 (ko) | 2002-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5231306A (en) | Titanium/aluminum/nitrogen material for semiconductor devices | |
| JP5184357B2 (ja) | バナジウム酸化物薄膜の製造方法 | |
| EP1756856B1 (en) | PE-ALD OF TaN DIFFUSION BARRIER REGION ON LOW-K MATERIALS | |
| JPH08316321A (ja) | 半導体装置の拡散障壁膜の形成方法 | |
| JPS634703B2 (ko) | ||
| US6440276B2 (en) | Process for producing thin film gas sensors with dual ion beam sputtering | |
| Cabral et al. | Optimization of Ta–Si–N thin films for use as oxidation-resistant diffusion barriers | |
| KR100329241B1 (ko) | 다층박막법을 이용한 반도체 소자의 제조방법 | |
| JPS63229814A (ja) | 半導体集積回路の製造方法 | |
| KR100368792B1 (ko) | 다층박막법을 이용한 적외선감지층 제조방법 | |
| JPH02141569A (ja) | 超伝導材料 | |
| US6860975B2 (en) | Barrier layer and method of depositing a barrier layer | |
| JP3509781B2 (ja) | 半導体装置の製造方法 | |
| Fiordalice et al. | Orientation control of chemical vapor deposition TiN film for barrier applications | |
| KR100186286B1 (ko) | 주석산화물 박막을 이용한 메탄 가스 감지용 센서 및 프로판 가스 감지용 센서와 그 제조방법 | |
| JPH1079388A (ja) | 半導体装置及びその製造方法 | |
| CA1190647A (en) | Method of making high reliability lead-alloy josephson junctions | |
| JPH06275776A (ja) | キャパシタ | |
| Thakoor et al. | Structural defect thermoelectric power in thin copper films | |
| JP2001244511A (ja) | ランプエッジ構造を持つジョセフソン素子の製造方法および成膜装置 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| CN116721905B (zh) | 半导体器件及其制作方法和电子设备 | |
| JPH09196879A (ja) | 水素感知用酸化スズ薄膜センサおよびその製造方法 | |
| JP2564598B2 (ja) | 酸化物超伝導体及びその製造方法 | |
| KR100280429B1 (ko) | 반도체소자의확산방지막및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050228 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |