KR20010092086A - Automatic Frequency Controller in DS/CDMA receiver and method thereof - Google Patents

Automatic Frequency Controller in DS/CDMA receiver and method thereof Download PDF

Info

Publication number
KR20010092086A
KR20010092086A KR1020000014023A KR20000014023A KR20010092086A KR 20010092086 A KR20010092086 A KR 20010092086A KR 1020000014023 A KR1020000014023 A KR 1020000014023A KR 20000014023 A KR20000014023 A KR 20000014023A KR 20010092086 A KR20010092086 A KR 20010092086A
Authority
KR
South Korea
Prior art keywords
frequency error
frequency
value
frequency difference
output
Prior art date
Application number
KR1020000014023A
Other languages
Korean (ko)
Inventor
정성헌
Original Assignee
박태진
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박태진, 삼성탈레스 주식회사 filed Critical 박태진
Priority to KR1020000014023A priority Critical patent/KR20010092086A/en
Publication of KR20010092086A publication Critical patent/KR20010092086A/en

Links

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47H—FURNISHINGS FOR WINDOWS OR DOORS
    • A47H1/00—Curtain suspension devices
    • A47H1/04—Curtain rails
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47H—FURNISHINGS FOR WINDOWS OR DOORS
    • A47H1/00—Curtain suspension devices
    • A47H1/10—Means for mounting curtain rods or rails
    • A47H1/104—Means for mounting curtain rods or rails for mounting curtain rails
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47H—FURNISHINGS FOR WINDOWS OR DOORS
    • A47H1/00—Curtain suspension devices
    • A47H2001/003—Constructional details common to rods or rails

Landscapes

  • Circuits Of Receivers In General (AREA)

Abstract

PURPOSE: An automatic frequency controller for a DS/CDMA(Direct Sequence/Code Division Multiple Access) receiver and a control method thereof are provided to perform a synchronous capture and trace of a pseudo-noise code by compulsorily adjusting a frequency difference when the frequency difference is high caused by a problem of an initial receiving state or other channels. CONSTITUTION: A frequency difference detector(FDD)(100) despreads a received DS/CDMA signal to an I channel and a Q channel, extracts pilot channels included in the despreaded signals. A control unit(202) outputs a control signal when an output value of the FDD(100) is larger than a certain value. A frequency difference tracing unit(200) selects one between an output value of the FDD(100) and a value set by a user and outputs the selected one. A frequency difference compensating unit including a loop filter(100), a PDM(Pulse Density Modulator)(111), an LPF(112), and an amplifier(114) performs a loop filtering of an output of the frequency difference tracing unit(200) and outputs a compensated oscillation signal as the filtered result.

Description

직접 시퀀스 코드분할다중접속 수신기의 자동 주파수 제어기 및 그 제어 방법{Automatic Frequency Controller in DS/CDMA receiver and method thereof}Automatic frequency controller in direct sequence code division multiple access receiver and its control method {Automatic Frequency Controller in DS / CDMA receiver and method}

본 발명은 직접 시퀀스 코드분할다중접속 수신기의 자동 주파수 제어기에 관한 것이다.The present invention relates to an automatic frequency controller of a direct sequence code division multiple access receiver.

직접 시퀀스(Direct Sequence: DS) 코드분할다중접속(Code Division Multiple Access: CDMA) 방식의 통신 시스템에서 송신기와 수신기간 국부 발진기(Local Oscillator: LO) 신호의 주파수 차이와 DS/CDMA 신호의 채널통과시 왜곡으로 인한 송수신 신호간 주파수 옵셋(frequency offset)은 수신기의 성능에 큰 영향을 준다. 특히 사용 주파수가 높을수록 상하향 변환(up/down conversion)시 주파수 오차가 커지게 되므로 수신 신호의 열화가 더욱 심해지게 된다.In the direct sequence (DS) code division multiple access (CDMA) communication system, the frequency difference between the local oscillator (LO) signal between the transmitter and the receiver and the channel pass through the DS / CDMA signal. The frequency offset between the transmission and reception signals due to the distortion greatly affects the performance of the receiver. In particular, the higher the frequency used, the greater the frequency error during up / down conversion, and thus the worse the degradation of the received signal.

이와같은 주파수 오차의 영향을 줄이기위해 주파수 오차범위가 적은 정교한 LO신호를 선택하고, 나머지 주파수 오차는 자동 주파수 제어기(AutomaticFrequency Controller: AFC)를 통해 보상하게 된다.In order to reduce the influence of this frequency error, a sophisticated LO signal with a small frequency error range is selected, and the remaining frequency error is compensated by an automatic frequency controller (AFC).

도 1은 종래의 DS/CDMA 수신기의 AFC에 대한 블록도이다. 도 1에 따른 AFC는 주파수 오차 검출기(Frequency Difference Detector: FDD, 100), 루프 필터(loop filter, 110), 펄스 밀도 변조기(Pulse Density Modulator: PDM, 111), 저역통과필터(LPF, 112), 전압제어발진기(VCO, 113) 및 증폭기(AMP, 114)로 구성된다.1 is a block diagram of an AFC of a conventional DS / CDMA receiver. AFC according to FIG. 1 includes a frequency difference detector (FDD, 100), a loop filter (110), a pulse density modulator (PDM, 111), a low pass filter (LPF, 112), It consists of a voltage controlled oscillator (VCO) 113 and an amplifier (AMP, 114).

FDD(100)는 제1 및 제2믹서(mixer)(101, 102), 제1 및 제2적분기(103, 104), 제1 및 제2지연기(105, 106) 및 제3 및 제4믹서(107, 108) 및 가산기(109)로 구성된다.The FDD 100 includes first and second mixers 101 and 102, first and second integrators 103 and 104, first and second delayers 105 and 106, and third and fourth mixers. It consists of a mixer 107, 108 and an adder 109.

그 동작은 다음과 같다. FDD(100)는 수신된 I 및 Q 채널로부터 파일럿 채널을 추출하고, 추출된 파일럿 채널간의 주파수 오차를 구한다. 이 때, I 및 Q채널 신호는 수신된 DS/CDMA 신호가 각각 I채널 유사잡음(pseudo noise) 코드와 Q채널 유사잡음 코드에 의해 역확산된 신호이다.The operation is as follows. The FDD 100 extracts a pilot channel from the received I and Q channels and obtains a frequency error between the extracted pilot channels. In this case, the I and Q channel signals are signals in which the received DS / CDMA signal is despread by an I channel pseudo noise code and a Q channel pseudo noise code, respectively.

FDD(100)의 제1 및 제2믹서(101, 102)는 I 및 Q채널 신호와 왈시(Walsh) 직교코드를 각각 곱해서 파일럿 채널 신호를 추출한다. 제1 및 제2적분기(103, 104)는 소정 칩(chip) 시간동안 제1 및 제2믹서(101, 102)의 출력을 적분하고, 제1 및 제2지연기(105, 106)는 제1 및 제2적분기(103, 104)의 출력을 상기 칩시간동안 지연한다. 제3믹서(107)는 적분된 I채널 신호와 제2지연기(106)에서 지연된 Q채널 신호를 곱하고, 제4믹서(108)는 적분된 Q채널 신호와 제1지연기(105)에서 지연된 I채널 신호를 곱한다. 가산기(109)는 제3 및 제4믹서(107, 108)의 출력을 감산하여 주파수 오차값을 출력한다.The first and second mixers 101 and 102 of the FDD 100 extract the pilot channel signal by multiplying the I and Q channel signals by the Walsh orthogonal code, respectively. The first and second integrators 103 and 104 integrate the outputs of the first and second mixers 101 and 102 for a predetermined chip time, and the first and second delayers 105 and 106 are integrated into the first and second delayers 105 and 106. Delay the outputs of the first and second integrators 103 and 104 during the chip time. The third mixer 107 multiplies the integrated I channel signal and the Q channel signal delayed by the second delay unit 106, and the fourth mixer 108 delays the integrated Q channel signal and the first delay unit 105. Multiply the I-channel signal. The adder 109 subtracts the outputs of the third and fourth mixers 107 and 108 and outputs a frequency error value.

루프 필터(110)는 FDD(100)의 출력으로부터 자체 전달함수에 따라 주파수 오차를 추적한다. PDM(111)은 루프 필터(110)의 출력을 펄스의 밀도로 나타내고, LPF(112)는 PDM(111)의 출력을 필터링한다. VCO(113)는 LPF(112)의 출력에 의해 주파수가 조절되는 발진신호를 생성한다. AMP(114)는 VCO(113)의 출력 발진신호를 증폭한다.The loop filter 110 tracks the frequency error according to its transfer function from the output of the FDD 100. PDM 111 represents the output of loop filter 110 in terms of pulse density, and LPF 112 filters the output of PDM 111. The VCO 113 generates an oscillation signal whose frequency is adjusted by the output of the LPF 112. The AMP 114 amplifies the output oscillation signal of the VCO 113.

그러나, 상술한 AFC는 동기 포착 및 추적이 이루어진 상태에서는 제대로 동작하나, 위성통신과 같이 고주파수를 사용하는 경우와 같이 상하향 변환에 따른 주파수 오차가 커지게되면 동기 포착 및 추적이 어렵게 된다.However, the above-described AFC operates properly in the state of synchronization acquisition and tracking, but synchronization acquisition and tracking becomes difficult when the frequency error due to the up-down conversion becomes large, such as when using a high frequency such as satellite communication.

또한, 송수신기의 초기 접속시 또는 운영중에 주파수 오차가 포착범위를 벗어난 상태에서는 AFC 자체가 비정상상태가 되어서 동기를 맞추기 어렵기 때문에 데이터를 복조할 수 없게 된다.In addition, when the frequency error is out of the acquisition range during initial connection or operation of the transceiver, the AFC itself becomes abnormal and it is difficult to synchronize data, so that data cannot be demodulated.

따라서, 주파수 오차가 포착범위를 벗어난 경우 강제로 주파수 오차를 조절하는 것이 필요하다.Therefore, it is necessary to forcibly adjust the frequency error when the frequency error is out of the capture range.

본 발명이 이루고자하는 기술적 과제는 DS/CDMA 수신기의 AFC에서 초기접속시 또는 주파수 오차로 인해 동기포착이 안되는 경우 사용자가 설정한 값으로 VCO를 구동하여 강제로 초기동기를 얻게하는 DS/CDMA 수신기의 AFC 및 그 제어 방법을 제공하는데 있다.An object of the present invention is to provide a DS / CDMA receiver forcibly obtaining initial synchronization by driving a VCO with a value set by a user when the AFC of the DS / CDMA receiver is not synchronized due to an initial connection or a frequency error. An AFC and a control method thereof are provided.

도 1은 종래의 DS/CDMA 수신기의 AFC에 대한 블록도이다.1 is a block diagram of an AFC of a conventional DS / CDMA receiver.

도 2는 본 발명에 따른 DS/CDMA 수신기의 AFC에 대한 블록도이다.2 is a block diagram of an AFC of a DS / CDMA receiver according to the present invention.

상기 기술적 과제를 이루기위한, 본 발명은 수신된 직접 시퀀스 코드분할다중접속 신호를 I채널과 Q채널로 각각 역확산하고, 역확산된 신호들에 포함되어있는 파일럿 채널을 각각 추출하며, 추출된 파일럿 채널의 주파수 오차를 검출하는 주파수 오차 검출부; 상기 주파수 오차 검출부의 출력값이 소정 값 이상이면 온되는 제어신호를 출력하는 제어부; 상기 제어신호에 따라 상기 주파수 오차 검출부의 출력값과 사용자에 의해 설정된 값중 하나를 선택하여 출력하는 강제 주파수 오차 추적부; 및 상기 강제 주파수 오차 추적부의 출력을 루프필터링하고, 필터링된 결과에 따라 주파수가 보상된 발진신호를 출력하는 주파수 오차 보상부를 포함함을 특징으로한다.In order to achieve the above technical problem, the present invention despreads a received direct sequence code division multiple access signal into an I channel and a Q channel, respectively, extracts a pilot channel included in the despread signals, and extracts the pilot. A frequency error detector for detecting a frequency error of the channel; A controller for outputting a control signal that is turned on when an output value of the frequency error detector is equal to or greater than a predetermined value; A forced frequency error tracking unit for selecting and outputting one of an output value of the frequency error detection unit and a value set by a user according to the control signal; And a frequency error compensator for loop filtering the output of the forced frequency error tracker and outputting a frequency compensated oscillation signal according to the filtered result.

상기 기술적 과제를 이루기위한, 본 발명은 수신된 직접 시퀀스 코드분할다중접속 신호를 I채널과 Q채널로 각각 역확산하고, 역확산된 신호들에 포함되어있는 파일럿 채널을 각각 추출하며, 추출된 파일럿 채널의 주파수 오차를 검출하는 단계; 검출된 오차가 소정 값이상이면 사용자가 설정한 값을, 소정 값보다 작으면 상기 단계에서 검출된 주파수 오차를 출력하는 단계; 및 상기 단계에서 출력된 값에 따라 주파수가 조정된 발진신호를 출력하는 단계를 포함함을 특징으로한다.In order to achieve the above technical problem, the present invention despreads a received direct sequence code division multiple access signal into an I channel and a Q channel, respectively, extracts a pilot channel included in the despread signals, and extracts the pilot. Detecting a frequency error of the channel; Outputting a frequency error detected in the step if the value set by the user is smaller than the predetermined value if the detected error is equal to or greater than a predetermined value; And outputting an oscillation signal whose frequency is adjusted according to the value output in the step.

이하에서 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 DS/CDMA 수신기의 AFC에 대한 블록도이다. 도 2에 따른 AFC는 FDD(100), 강제 주파수 오차 추적부(MUX, 200), 제어부(202), 루프 필터(110), PDM(111), LPF(112), VCO(113) 및 AMP(114)로 구성된다.2 is a block diagram of an AFC of a DS / CDMA receiver according to the present invention. The AFC according to FIG. 2 includes the FDD 100, the forced frequency error tracking unit MUX 200, the control unit 202, the loop filter 110, the PDM 111, the LPF 112, the VCO 113, and the AMP ( 114).

FDD(100)는 제1 및 제2믹서(101, 102), 제1 및 제2적분기(103, 104), 제1 및제2지연기(105, 106) 및 제3 및 제4믹서(107, 108) 및 가산기(109)로 구성된다.The FDD 100 includes first and second mixers 101 and 102, first and second integrators 103 and 104, first and second delayers 105 and 106, and third and fourth mixers 107, 108 and an adder 109.

상기 구성에 따른 동작은 다음과 같다. FDD(100)는 수신된 I 및 Q 채널로부터 파일럿 채널을 추출하고, 추출된 파일럿 채널간의 주파수 오차를 구한다. 이 때, I 및 Q채널 신호는 수신된 DS/CDMA 신호가 각각 I채널 유사잡음 코드와 Q채널 유사잡음 코드에 의해 역확산된 신호이다.The operation according to the configuration is as follows. The FDD 100 extracts a pilot channel from the received I and Q channels and obtains a frequency error between the extracted pilot channels. At this time, the I and Q channel signals are signals in which the received DS / CDMA signal is despread by the I channel pseudo noise code and the Q channel pseudo noise code, respectively.

FDD(100)의 제1 및 제2믹서(101, 102)는 I 및 Q채널 신호와 왈시 직교코드를 각각 곱해서 파일럿 채널 신호를 추출한다. 제1 및 제2적분기(103, 104)는 소정 칩 시간동안 제1 및 제2믹서(101, 102)의 출력을 적분하고, 제1 및 제2지연기(105, 106)는 제1 및 제2적분기(103, 104)의 출력을 상기 칩시간동안 지연한다. 제3믹서(107)는 적분된 I채널 신호와 제2지연기(106)에서 지연된 Q채널 신호를 곱하고, 제4믹서(108)는 적분된 Q채널 신호와 제1지연기(105)에서 지연된 I채널 신호를 곱한다. 가산기(109)는 제3 및 제4믹서(107, 108)의 출력을 감산하여 주파수 오차값을 출력한다.The first and second mixers 101 and 102 of the FDD 100 extract the pilot channel signal by multiplying the I and Q channel signals by the Walsh orthogonal code, respectively. The first and second integrators 103 and 104 integrate the outputs of the first and second mixers 101 and 102 for a predetermined chip time, and the first and second delayers 105 and 106 are the first and second The outputs of the two integrators 103 and 104 are delayed for the chip time. The third mixer 107 multiplies the integrated I channel signal and the Q channel signal delayed by the second delay unit 106, and the fourth mixer 108 delays the integrated Q channel signal and the first delay unit 105. Multiply the I-channel signal. The adder 109 subtracts the outputs of the third and fourth mixers 107 and 108 and outputs a frequency error value.

상술한 FDD(100)는 수신신호의 위상을 추정한 후, 추정된 위상을 미분하여 그 변화율을 구함으로써 주파수 추정 오차를 검출하는 4상 상관기(Balanced Quadricorrelator) 방식을 디지털화 한 것이다. 여기서, 주파수 오차는 추정 위상을 미분한 것으로, 수신된 DS/CDMA 신호의 주파수와 수신기에서 발생되는 국부 발진신호의 주파수간 차이며, 다음의 수학식과 같이 나타낼 수 있다.The above-described FDD 100 digitizes a balanced quadricorrelator method that detects a frequency estimation error by estimating a phase of a received signal and differentiating the estimated phase to obtain a change rate. Where frequency error Is a derivative of an estimated phase, and is a difference between a frequency of a received DS / CDMA signal and a frequency of a local oscillation signal generated at a receiver, and can be expressed by the following equation.

여기서, ωi, ωo는 각각 수신신호의 주파수, 수신기의 국부 발진신호의 주파수이다.Where ω i and ω o are the frequency of the received signal and the local oscillation signal of the receiver, respectively.

강제 주파수 오차 추적부(200)는 FDD(100)에서 출력되는 주파수 오차와 사용자에 의해 소정 시간간격으로 설정되는 설정값중 하나를 선택출력하는 멀티플렉서가 적절하다. 즉, 수신 초기상태에서, FDD(100)로부터 출력되는 주파수 오차가 커서 동기 포착이 되지않을 경우 강제 주파수 오차 추적부(200)는 사용자에 의해 설정된 값을 주파수 오차값으로 출력한다. 이 때, 설정값은 소정 시간간격으로 가변되는 값이다. 수신 초기상태에서 강제 주파수 오차 추적부(200)는 설정값을 계속 선택함으로써 주파수 오차를 추적가능범위까지 줄인다. 추적가능범위까지 왔는지에 대한 판단은 제어부(202)에 의한 동기 플래그(sync_flag)의 세팅여부에 따라 달라진다. 동기 플래그는 DS/CDMA방식에서 파일럿 채널의 유사잡음 코드의 동기가 맞는 경우 온상태로 세팅되지만, 주파수 오차가 크면 유사잡음 코드의 동기가 맞더라도 검출되기가 어렵다. 즉, 주파수 오차가 큰 초기 수신상태 또는 기타 채널문제로 주파수 오차가 커지면 유사잡음 코드의 동기를 놓치게되고 따라서 동기 플래그는 오프상태로 된다. 제어부(202)는 상술한 바와 같은 원인에 의해 주파수 오차가 소정 값이상이 되는 경우 동기 플래그를 오프로 설정한다. 그 결과, 강제 주파수 오차 추적부(200)는 설정값을 선택하게되어 주파수 오차를 추적가능범위까지 포착하도록 강제로 조절하고, 이후 동기가 맞춰져서 동기 플래그가 온으로 세팅되면 FDD(100)의 출력값을 선택하여 출력하게 된다.The forced frequency error tracking unit 200 is a multiplexer for selectively outputting one of a frequency error output from the FDD 100 and a set value set by a user at a predetermined time interval. That is, in the initial reception state, when the frequency error output from the FDD 100 is large and synchronization is not captured, the forced frequency error tracking unit 200 outputs the value set by the user as the frequency error value. At this time, the set value is a value that varies at a predetermined time interval. In the initial reception state, the forced frequency error tracking unit 200 continuously selects a set value to reduce the frequency error to a traceable range. The determination as to whether or not to reach the traceable range depends on whether or not the sync flag sync_flag is set by the controller 202. In the DS / CDMA scheme, the synchronization flag is set to the on state when the similar noise code of the pilot channel is synchronized. However, the synchronization flag is difficult to detect even if the similar noise code is synchronized. That is, if the frequency error becomes large due to an initial reception state or other channel problem with a large frequency error, the synchronization of the similar noise code is missed, and thus the synchronization flag is turned off. The control unit 202 sets the sync flag to off when the frequency error becomes more than a predetermined value due to the above-described causes. As a result, the forced frequency error tracking unit 200 selects a set value and forcibly adjusts the frequency error to be captured to a traceable range. Then, when the synchronization is set and the sync flag is set to on, the output value of the FDD 100 is adjusted. Select to print.

루프 필터(110)는 강제 주파수 오차 추적부(200)의 출력으로부터 자체 전달함수에 따라 주파수 오차를 추적한다. PDM(111)은 루프 필터(110)의 출력을 펄스의 밀도로 나타내고, LPF(112)는 PDM(111)의 출력을 필터링한다. VCO(113)는 LPF(112)의 출력에 의해 주파수가 조절되는 발진신호를 생성한다. AMP(114)는 VCO(113)의 출력 발진신호를 증폭한다.The loop filter 110 tracks the frequency error according to its own transfer function from the output of the forced frequency error tracking unit 200. PDM 111 represents the output of loop filter 110 in terms of pulse density, and LPF 112 filters the output of PDM 111. The VCO 113 generates an oscillation signal whose frequency is adjusted by the output of the LPF 112. The AMP 114 amplifies the output oscillation signal of the VCO 113.

본 발명에 따르면, DS/CDMA 수신기에서 초기 수신상태 또는 기타 채널상의 문제로 주파수 오차가 커지더라도 강제로 주파수 오차를 조절함으로써 유사잡음 코드의 동기 포착 및 추적이 가능하다.According to the present invention, even if the frequency error increases due to an initial reception state or other channel problems in the DS / CDMA receiver, it is possible to forcibly capture and track similar noise codes by forcibly adjusting the frequency error.

Claims (2)

수신된 직접 시퀀스 코드분할다중접속 신호를 I채널과 Q채널로 각각 역확산하고, 역확산된 신호들에 포함되어있는 파일럿 채널을 각각 추출하며, 추출된 파일럿 채널의 주파수 오차를 검출하는 주파수 오차 검출부;A frequency error detector for despreading the received direct sequence code division multiple access signal into I and Q channels, extracting pilot channels included in the despread signals, and detecting a frequency error of the extracted pilot channel. ; 상기 주파수 오차 검출부의 출력값이 소정 값 이상이면 온되는 제어신호를 출력하는 제어부;A controller for outputting a control signal that is turned on when an output value of the frequency error detector is equal to or greater than a predetermined value; 상기 제어신호에 따라 상기 주파수 오차 검출부의 출력값과 사용자에 의해 설정된 값중 하나를 선택하여 출력하는 강제 주파수 오차 추적부; 및A forced frequency error tracking unit for selecting and outputting one of an output value of the frequency error detection unit and a value set by a user according to the control signal; And 상기 강제 주파수 오차 추적부의 출력을 루프필터링하고, 필터링된 결과에따라 주파수가 보상된 발진신호를 출력하는 주파수 오차 보상부를 포함함을 특징으로하는 직접 시퀀스 코드분할다중접속 수신기의 자동 주파수 제어기.And a frequency error compensator for loop filtering the output of the forced frequency error tracker and outputting a frequency compensated oscillation signal according to the filtered result. 수신된 직접 시퀀스 코드분할다중접속 신호를 I채널과 Q채널로 각각 역확산하고, 역확산된 신호들에 포함되어있는 파일럿 채널을 각각 추출하며, 추출된 파일럿 채널의 주파수 오차를 검출하는 단계;Despreading the received direct sequence code division multiple access signal into I and Q channels, extracting pilot channels included in the despread signals, and detecting a frequency error of the extracted pilot channel; 검출된 오차가 소정 값이상이면 사용자가 설정한 값을, 소정 값보다 작으면 상기 단계에서 검출된 주파수 오차를 출력하는 단계; 및Outputting a frequency error detected in the step if the value set by the user is smaller than the predetermined value if the detected error is equal to or greater than a predetermined value; And 상기 단계에서 출력된 값에 따라 주파수가 조정된 발진신호를 출력하는 단계를 포함함을 특징으로하는 직접 시퀀스 코드분할다중접속 수신기에서 자동 주파수 제어 방법.And outputting an oscillation signal whose frequency is adjusted according to the value output in the step.
KR1020000014023A 2000-03-20 2000-03-20 Automatic Frequency Controller in DS/CDMA receiver and method thereof KR20010092086A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000014023A KR20010092086A (en) 2000-03-20 2000-03-20 Automatic Frequency Controller in DS/CDMA receiver and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000014023A KR20010092086A (en) 2000-03-20 2000-03-20 Automatic Frequency Controller in DS/CDMA receiver and method thereof

Publications (1)

Publication Number Publication Date
KR20010092086A true KR20010092086A (en) 2001-10-24

Family

ID=19656734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000014023A KR20010092086A (en) 2000-03-20 2000-03-20 Automatic Frequency Controller in DS/CDMA receiver and method thereof

Country Status (1)

Country Link
KR (1) KR20010092086A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363907B1 (en) * 2001-03-29 2002-12-11 삼성전자 주식회사 Auto frequency tracking control apparatus and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363907B1 (en) * 2001-03-29 2002-12-11 삼성전자 주식회사 Auto frequency tracking control apparatus and method

Similar Documents

Publication Publication Date Title
EP0750408B1 (en) Device and method for coherent-tracking of a signal for use in a cdma receiver
US5062122A (en) Delay-locked loop circuit in spread spectrum receiver
US5029181A (en) Automatic calibration device for direct spectrum spread receiver
EP1433266B1 (en) Code tracking loop with automatic power normalization
US20090180524A1 (en) Device and method for fast transition from preamble synchronization to data demodulation in direct sequence spread spectrum (DSSS) communications
CA2237469A1 (en) Spread-spectrum signal receiving method and spread-spectrum signal receiving apparatus
JPH07123232B2 (en) Synchronous tracking device for spread spectrum communication
US6735242B1 (en) Time tracking loop for pilot aided direct sequence spread spectrum systems
GB2300093A (en) Receiver for timing recovery and frequency estimation
US6741665B2 (en) Method and apparatus providing an amplitude independent automatic frequency control circuit
US6330273B1 (en) Apparatus for code tracking in a direct sequence spread spectrum receiver
JPH09261128A (en) Spread spectrum communication equipment
GB2365269A (en) Receiver synchronisation
US4918707A (en) Spread spectrum demodulating device for spread spectrum communication system
KR20010092086A (en) Automatic Frequency Controller in DS/CDMA receiver and method thereof
KR20000028617A (en) Spread sprectrum receiver
KR20040023440A (en) Frequency error detector and frequency error combiner for receiver in a mobile communication system
JP3622895B2 (en) Spread spectrum communication equipment
KR100566279B1 (en) Apparatus for detecting frequency offset by differing synchronous accumulation period and control method thereof
KR100347529B1 (en) Synchronous wideband CDMA demodulator structure for wireless packet communication
US20050043825A1 (en) Method and apparatus for a control signal generating circuit
JP2799523B2 (en) Apparatus and method for coherent tracking in a CDMA receiver
KR960000612B1 (en) Synchronization tracking method and circuit in direct sequence/spread spectrum receiver
KR100196427B1 (en) Pn-code tracking method
JPH11122216A (en) Spread spectrum communication receiver and its synchronization establishment method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application