KR20010091140A - Apparatus for receiver of communication system and Method for demodulating signal using the same - Google Patents
Apparatus for receiver of communication system and Method for demodulating signal using the same Download PDFInfo
- Publication number
- KR20010091140A KR20010091140A KR1020000012515A KR20000012515A KR20010091140A KR 20010091140 A KR20010091140 A KR 20010091140A KR 1020000012515 A KR1020000012515 A KR 1020000012515A KR 20000012515 A KR20000012515 A KR 20000012515A KR 20010091140 A KR20010091140 A KR 20010091140A
- Authority
- KR
- South Korea
- Prior art keywords
- correlation values
- buffer
- sample data
- stored
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
본 발명은 통신 시스템에 관한 것으로, 특히 코드 분할 다중 접속 방식(CDMA)을 사용하는 이동 통신 시스템에서 다수의 사용자로부터 전송된 신호를 효율적으로 복조하는데 적당하도록 한 통신 시스템의 복조기 및 그를 이용한 신호 복조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication system, and more particularly, to a demodulator of a communication system and a signal demodulation method thereof, which are suitable for efficiently demodulating signals transmitted from a plurality of users in a mobile communication system using a code division multiple access scheme (CDMA). It is about.
현재 확산 스펙트럼(Spread spectrum) 기술을 이용한 TIA의 IS-95 CDMA 통신 시스템이 이동 통신 시스템으로 사용되고 있다.Currently, TIA's IS-95 CDMA communication system using spread spectrum technology is used as a mobile communication system.
이 IS-95 CDMA 통신 시스템은 1.2288 MHz의 피엔 칩(PN chip)을 사용하는 직접 시퀀스 CDMA의 코히어런트(Coherent) 순방향 링크(Forward link)와 넌코히어런트(Noncoherent) 역방향 링크(Reverse link)로 이루어진다.This IS-95 CDMA communication system is a direct sequence CDMA coherent forward link and noncoherent reverse link using a 1.2288 MHz PN chip. Is done.
이하, IS-95 통신 시스템의 신호 송/수신 과정에 대하여 상세히 설명한다.Hereinafter, a signal transmission / reception process of the IS-95 communication system will be described in detail.
우선, 이동 단말기의 송신기를 통한 역방향 링크를 설명하면, 보코더(Vocoder)에서 출력된 신호는 컨벌루션 인코더(Convolutional encoder) 및 블록 인터리버(Block interleaver)를 통해 채널 코딩되고, 64 직교 변조기에서 변조되어 307.2K 왈쉬 칩 심볼로 변환된다.First, the reverse link through the transmitter of the mobile terminal is described. The signal output from the vocoder is channel coded through a convolutional encoder and a block interleaver, modulated in a 64 orthogonal modulator, and then modulated by 307.2K. Converted to a Walsh chip symbol.
이 307.2K 왈쉬 칩 심볼은 1.2288Mhz의 마스크된 긴 코드에 의해 확산 및 스크램블링된 후 다시 I 채널 및 Q 채널로 나뉘어져 짧은 피엔 시퀀스로 확산된다.This 307.2K Walsh chip symbol is spread and scrambled by a 1.2288Mhz masked long code, which is then divided into I and Q channels and spread in a short Pien sequence.
이 후, 짧은 피엔 시퀀스로 확산된 신호는 필터링되고, 옵셋 QPSK 변조기를 통해 반송파와 곱해져서 무선 주파수(RF) 신호로 변환되어 안테나를 통해 송신된다.The signal spread in the short PN sequence is then filtered, multiplied with the carrier via an offset QPSK modulator, converted to a radio frequency (RF) signal and transmitted via the antenna.
한편, 기지국 수신기의 동작은 다음과 같다.On the other hand, the operation of the base station receiver is as follows.
도 1은 종래 기지국 수신기의 일부를 나타낸 블록 구성도이고, 도 2는 도 1에 보인 채널 복조기의 상세 블록 구성도이다.FIG. 1 is a block diagram showing a part of a conventional base station receiver, and FIG. 2 is a detailed block diagram of a channel demodulator shown in FIG.
도 1 내지 도 2를 참조하면, 안테나를 통해 수신된 다수의 무선 주파수(RF) 신호를 디지털 신호로 각각 변환하는 아날로그 수신기(100)와, 상기 변환된 각 디지털 신호를 역확산하여 복조하는 다수 개의 채널 복조기(101a ∼ 101n)로 구성된다.1 and 2, an analog receiver 100 for converting a plurality of radio frequency (RF) signals received through an antenna into digital signals, and a plurality of despreading and demodulating the converted digital signals, respectively. Channel demodulators 101a to 101n.
여기서, 상기 각 채널 복조기(101a ∼ 101n)는 상기 아날로그 수신기(100)에서 출력된 디지털 신호를 복조하는 다수개의 역확산기(200a ∼ 200n)와, 상기 각 역확산기(200a ∼ 200n)에서 출력된 신호들을 임시 저장하는 버퍼(201)와, 상기 버퍼(201)에 저장된 신호들을 64-ary 상관하여 64개의 상관값을 출력하는 고속 하다마드 변환기(202)와, 상기 고속 하다마드 변환기(202)에서 출력된 64개의 상관값들을 제곱하여 더하는 결합기(203)와, 상기 결합기(203)에서 출력된 에너지값에 대한 연성 결정(Soft decision)을 위한 매트릭(metric)을 생성하는 이중 최대 매트릭 발생기(204)로 구성된다.Here, each of the channel demodulators 101a to 101n includes a plurality of despreaders 200a to 200n for demodulating the digital signals output from the analog receiver 100 and signals output from the respective despreaders 200a to 200n. And a fast Hadamard transformer 202 for outputting 64 correlation values by 64-ary correlating signals stored in the buffer 201, and the high speed Hadamard converter 202. A combiner 203 that squares and adds the 64 correlations, and a dual maximum metric generator 204 that generates a metric for a soft decision on the energy value output from the combiner 203. It is composed.
이 채널 복조기(101a ∼ 101n)는 각 이동 단말기로부터 전송된 신호를 처리하기 위하여 다수개가 구비되며, 각 채널 복조기(101a ∼ 101n)는 각 이동 단말기에게 할당되어 해당 이동 단말기에서 전송된 신호의 복조를 담당한다.A plurality of channel demodulators 101a to 101n are provided to process signals transmitted from each mobile terminal, and each channel demodulator 101a to 101n is assigned to each mobile terminal to demodulate signals transmitted from the corresponding mobile terminal. In charge.
이와 같이 구성된 기지국 수신기의 동작은 다음과 같다.The operation of the base station receiver configured as described above is as follows.
먼저, 아날로그 수신기(100)는 안테나를 통해 수신된 무선 주파수(RF) 신호에서 반송 주파수를 제거하고 아날로그/디지털 변환기(미도시)를 통해 기저 대역의 디지털 신호로 변환하여 채널 복조기(101a ∼ 101n) 중 어느 하나로 전송한다.First, the analog receiver 100 removes a carrier frequency from a radio frequency (RF) signal received through an antenna and converts the carrier frequency into a baseband digital signal through an analog / digital converter (not shown) to convert the channel demodulators 101a to 101n. Send to either.
그러면, 해당 채널 복조기(101a ∼ 101n)의 각 역확산기(200a ∼ 200n)는 기저 대역의 수신 신호에 짧은 피엔 코드를 곱하여 역확산하고, 다시 긴 피엔 코드를 곱하여 역확산 및 역스크램블링의 과정을 실시한다. 이 각 역확산기(200a ∼ 200n)는 반사되어 수신된 각 무선 주파수(RF) 신호들을 처리하기 위한 것으로써 핑거(finger)로 불린다.Then, each of the despreaders 200a to 200n of the channel demodulators 101a to 101n despreads the baseband received signal by multiplying the short PN code, and then multiplies the long PN code to perform despreading and descrambling. do. Each of these despreaders 200a-200n is referred to as a finger for processing reflected radio frequency (RF) signals received.
이 후, 각 역확산기(200a ∼ 200n)에서 출력된 신호들은 버퍼(201)에 저장되고, 버퍼(201)에 저장된 신호는 64-ary 상관기(미도시)를 통해 처리되는데 이 때 직렬 데이터 처리를 위하여 고속 하다마드 변환(Fast Hadamard Transform, FHT)을 이용한다.Thereafter, the signals output from each of the despreaders 200a to 200n are stored in the buffer 201, and the signals stored in the buffer 201 are processed through a 64-ary correlator (not shown). Fast Hadamard Transform (FHT) is used for this purpose.
따라서, 고속 하다마드 변환기(202)에서는 64개의 상관값들을 출력하고, 이 상관값들은 결합기(203)를 통해 제곱되고 더해지는 경성 결정(Hard decision) 과정을 통해 결합 이득을 얻게 된다.Accordingly, the fast Hadamard transformer 202 outputs 64 correlation values, and the correlation values are combined to obtain a combined gain through a hard decision process that is squared and added through the combiner 203.
이 후, 이중 최대 매트릭 발생기(204)는 상기 결합기(203)에서 출력되는 에너지값을 이용하여 다음단의 디인터리빙(Deinterleaving) 및 디코딩(Decoding)을 위한 소프트 결정 매트릭을 생성한다.Thereafter, the dual maximum metric generator 204 generates a soft decision metric for deinterleaving and decoding of the next stage by using the energy value output from the combiner 203.
그러나, 이와 같은 종래 기지국 수신기는 다수의 이동 단말기로부터 수신된 신호를 처리하기 위하여 동일한 기능을 수행하는 복조 회로를 다수개 구비하므로써 시스템의 부하가 증가하고, 또한 수신 신호의 처리가 늦어지는 문제점이 있다.However, such a conventional base station receiver has a problem in that the load of the system is increased and the processing of the received signal is delayed by including a plurality of demodulation circuits that perform the same function to process signals received from a plurality of mobile terminals. .
따라서, 본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 다수의 이동 단말기로부터 수신된 신호를 신속히 처리하며, 시스템 부하를 줄일 수 있는 통신 시스템의 수신기 및 그를 이용한 신호 복조 방법을 제공하기 위한 것이다.Accordingly, an object of the present invention has been made in view of the above-mentioned problems of the prior art, and it is possible to quickly process signals received from a plurality of mobile terminals and to reduce the system load, and a receiver of a communication system and signal demodulation using the same. It is to provide a method.
이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 통신 시스템의 수신기는 다수의 이동 단말기로부터 송신된 무선 주파수 신호를 수신하여 기저 대역의 디지털 신호로 각각 변환하는 아날로그 수신기와, 상기 변환된 각 디지털 신호에서 이미 설정된 피엔 칩에 해당하는 표본 데이터를 저장하는 버퍼와, 상기 저장된 각 디지털 신호의 표본 데이터를 입력받아 시분할로 복조하는 채널 복조기로 구성된다.According to an aspect of the present invention for achieving the above object, a receiver of a communication system is an analog receiver for receiving a radio frequency signal transmitted from a plurality of mobile terminals and converts to a baseband digital signal, respectively, and the converted A buffer for storing the sample data corresponding to the PEN chip already set in each digital signal, and a channel demodulator for demodulating the sample data of each stored digital signal by time division.
바람직하게는, 상기 버퍼가 128 피엔 칩에 해당하는 표본 데이터를 저장하며, 상기 채널 복조기가 상기 버퍼에 저장된 표본 데이터를 시분할 방법으로 역확산하는 역확산기와, 상기 역확산된 표본 데이터를 상관하여 출력하는 제 1 부분 고속 하다마드 변환기와, 상기 제 1 부분 고속 하다마드 변환기에서 출력된 상관값들 중 특정 상관값들을 저장하는 부분 버퍼와, 상기 제 1 부분 고속 하다마드 변환기에서 출력된 상관값들을 저장하는 레지스터와, 상기 부분 버퍼에 저장된 특정 상관값과 상기 레지스터에 저장된 상관값들 중 상기 특정 상관값과 동일한 디지털 신호에 대한 상관값들을 각각 선택하여 출력하기 위한 먹스와, 상기 먹스에서 출력되는 각 상관값들을 이용하여 설정된 왈쉬 칩에 대한 상관값을 출력하는 제 2 부분 고속하다마드 변환기와, 상기 제 2 부분 고속 하다마드 변환기에서 출력된 상관값들을 더하여 결합 이득을 얻는 결합기와, 상기 결합기에서 출력되는 에너지를 이용하여 디코딩을 위한 연성 결정 매트릭을 생성하는 이중 최대 매트릭 발생기로 구성된다.Preferably, the buffer stores sample data corresponding to 128 Pien chips, and the channel demodulator despreads the sample data stored in the buffer by a time division method, and outputs the data by correlating the despread sample data. A first partial fast Hadamard transformer, a partial buffer storing specific correlation values among the correlation values output from the first partial fast Hadamard converter, and a correlation value output from the first partial fast Hadamard converter A mux for selecting and outputting a specific correlation value stored in the partial buffer and a specific correlation value stored in the partial buffer and the correlation values stored in the register for the same digital signal, and each correlation output from the mux A second partial fast madmad converter for outputting a correlation value for the Walsh chip set using the values; The group consists of a dual maximum metric generator 2 to the high speed is in addition of the correlation value output from the Hadamard converter using the energy output from the coupler with the coupler to obtain a combined gain generate soft decision metric for decoding.
이상과 같은 다른 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 통신 시스템의 신호 복조 방법은 다수의 이동 단말기로부터 송신된 무선 주파수 신호를 수신하여 기저 대역의 디지털 신호로 각각 변환하는 단계와, 상기 변환된 각 디지털 신호에서 이미 설정된 피엔 칩에 해당하는 표본 데이터를 저장하는 단계와, 상기 저장된 표본 데이터를 역확산 및 상관하여 해당 디지털 신호에 대한 제 1 상관값들을 생성하고, 생성된 제 1 상관값들을 저장하는 단계와, 상기 해당 디지털 신호의 나머지 표본 데이터를 역확산 및 상관하여 제 2 상관값들을 생성하고, 생성된 제 2 상관값들을 저장하는 단계와, 상기 저장된 각 상관값들을 시분할로 입력받아 제 2 상관하고, 설정된 소정 피엔 칩에 해당하는 최종 상관값들을 출력하는 단계와, 상기 출력된 최종 상관값들을 이용하여 연성 결정 매트릭을 생성하는 단계로 이루어진다.According to another aspect of the present invention for achieving the other object as described above, the signal demodulation method of the communication system comprises the steps of receiving the radio frequency signals transmitted from a plurality of mobile terminals and converting them into baseband digital signals, respectively; Storing sample data corresponding to the PEN chip already set in each converted digital signal, despreading and correlating the stored sample data to generate first correlation values for the corresponding digital signal, and generating the first correlation value Storing the second correlation values by despreading and correlating the remaining sample data of the digital signal, storing the generated second correlation values, and receiving each of the stored correlation values in time division. Outputting final correlation values corresponding to a second correlating predetermined PEN chip; The ductile values are used to generate a soft crystal metric.
도 1은 종래 기지국 수신기의 일부를 나타낸 블록 구성도.1 is a block diagram showing a part of a conventional base station receiver;
도 2는 도 1에 보인 채널 복조기의 상세 블록 구성도.FIG. 2 is a detailed block diagram of the channel demodulator shown in FIG.
도 3은 본 발명에 따른 통신 시스템의 수신기를 나타낸 블록 구성도.3 is a block diagram illustrating a receiver of a communication system according to the present invention.
도 4는 도 3에 보인 채널 복조기의 상세 블록 구성도.4 is a detailed block diagram of the channel demodulator shown in FIG.
도 5는 도 4에 보인 제 2 부분 고속 하다마드 변환기의 상세 회로도.FIG. 5 is a detailed circuit diagram of the second partial high speed Hadamard converter shown in FIG.
도 6은 본 발명에 따른 수신기의 신호 복조시 각 장치의 프로세싱 슬럿의 일예를 나타낸 도면.6 illustrates an example of a processing slot of each apparatus in demodulating a signal of a receiver according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
400 : 역확산기 401 : 제 1 부분 고속 하다마드 변환기400: despreader 401: first part high speed Hadamard converter
402 : 버퍼 403 : 레지스터402: buffer 403: register
404 : 먹스 405 : 제 2 부분 고속 하다마드 변환기404: mux 405: second part high speed Hadamard converter
406 : 결합기 407 : 이중 최대 매트릭 발생기406: Combiner 407: Double Max Metric Generator
이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.Hereinafter, a configuration and an operation according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.
본 발명에서는 다수의 이동 단말기로부터 수신된 신호를 하나의 채널 복조기를 이용하여 복조할 수 있는 통신 시스템의 신호 복조기 및 그를 이용한 신호 복조 방법을 제안한다.The present invention proposes a signal demodulator of a communication system capable of demodulating signals received from a plurality of mobile terminals using one channel demodulator and a signal demodulating method using the same.
도 3은 본 발명에 따른 통신 시스템의 수신기를 나타낸 블록 구성도이고, 도 4는 도 3에 보인 채널 복조기의 상세 블록 구성도이다.3 is a block diagram illustrating a receiver of the communication system according to the present invention, and FIG. 4 is a detailed block diagram of the channel demodulator shown in FIG.
도 3 내지 도 4를 참조하면, 본 발명에 따른 통신 시스템의 수신기는 다수의 이동 단말기로부터 송신된 무선 주파수 신호를 수신하여 기저 대역의 디지털 신호로 각각 변환하는 아날로그 수신기(300)와, 상기 변환된 각 디지털 신호에서 이미 설정된 피엔 칩에 해당하는 표본 데이터를 저장하는 입력 표본 버퍼(301)와, 상기 저장된 각 디지털 신호의 표본 데이터를 입력받아 시분할로 복조하는 채널 복조기(302)로 구성된다.3 to 4, a receiver of a communication system according to the present invention includes an analog receiver 300 for receiving radio frequency signals transmitted from a plurality of mobile terminals and converting them into baseband digital signals, respectively, An input sample buffer 301 for storing sample data corresponding to the PEN chip already set in each digital signal, and a channel demodulator 302 for demodulating the sample data of each stored digital signal by time division.
여기서, 상기 채널 복조기(302)는 상기 입력 표본 버퍼(301)에 저장된 표본 데이터를 시분할 방법으로 역확산하는 역확산기(400)와, 상기 역확산된 표본 데이터를 상관하여 출력하는 제 1 부분 고속 하다마드 변환기(401)와, 상기 제 1 부분 고속 하다마드 변환기(401)에서 출력된 상관값들 중에서 특정 상관값들을 저장하는 부분 버퍼(402)와, 상기 제 1 부분 고속 하다마드 변환기(401)에서 현재 처리중인 상관값들을 저장하는 레지스터(403)와, 상기 부분 버퍼(402)에 저장된 특정 상관값과 상기 레지스터(403)에 저장된 상관값들 중 상기 특정 상관값과 동일한 디지털 신호에 대한 상관값들을 각각 선택하여 출력하기 위한 먹스(404)와, 상기 먹스(404)에서 출력된 각 상관값들을 이용하여 설정된 왈쉬 칩에 대한 최종 상관값을 출력하는 제 2 부분 고속 하다마드 변환기(405)와, 상기 제 2 부분 고속 하다마드 변환기(405)에서 출력된 최종 상관값들을 더하여 결합 이득을 얻는 결합기(406)와, 상기 결합기(406)에서 출력되는 에너지를 이용하여 디코딩을 위한 연성 결정매트릭을 생성하는 이중 최대 매트릭 발생기(407)로 구성된다.In this case, the channel demodulator 302 is a first partial fast that correlates and outputs the despreader 400 which despreads the sample data stored in the input sample buffer 301 by a time division method, and the despread sample data. In the partial converter 401, the partial buffer 402 for storing specific correlation values among the correlation values output from the first partial fast Hadamard converter 401, and in the first partial fast Hadamard converter 401 A register 403 for storing correlation values currently being processed, and a correlation value for a digital signal equal to the specific correlation value among the specific correlation values stored in the partial buffer 402 and the correlation values stored in the register 403. A second partial fast Hadamard converter 40 for outputting a mux 404 for selecting and outputting a respective one, and a final correlation value for Walsh chips set by using the correlation values output from the mux 404. 5) a combiner 406 that obtains a combined gain by adding the final correlation values output from the second partial fast Hadamard transformer 405 and a soft decision for decoding using the energy output from the combiner 406. It consists of a dual maximum metric generator 407 that generates a metric.
이와 같이 구성된 통신 시스템의 수신기의 동작은 다음과 같다.The operation of the receiver of the communication system configured as described above is as follows.
아날로그 수신기(300)는 안테나를 통해 수신된 무선 주파수(RF) 신호에서 반송 주파수를 제거하고 아날로그/디지털 변환기(미도시)를 통해 기저 대역의 디지털 신호로 변환하여 출력한다.The analog receiver 300 removes a carrier frequency from a radio frequency (RF) signal received through an antenna and converts the carrier frequency into a baseband digital signal through an analog / digital converter (not shown).
그러면, 입력 표본 버퍼(301)는 다수 이동 단말기로부터 수신된 신호를 시간 멀티플렉싱(Time multiplexing)으로 처리하기 위하여 상기 아날로그 수신기(300)에서 출력된 디지털 신호에서 소정 데이터를 추출하여 저장한다.Then, the input sample buffer 301 extracts and stores predetermined data from the digital signal output from the analog receiver 300 to process the signals received from the plurality of mobile terminals by time multiplexing.
이 때, 일반적으로 64-ary 상관을 취하기 위해서는 256 피엔 칩의 데이터가 필요하고, 이 256 피엔 칩 기간을 하나의 프로세싱 슬럿(Processing slot)으로 하였을 때 이 프로세싱 슬럿을 (사용자수 ×핑거수)로 나누면 그 수만큼의 보조 프로세싱 슬럿을 생성할 수 있다.In this case, in order to obtain a 64-ary correlation, 256 pien chips of data are generally required. When this 256 pien chip period is set as one processing slot, the processing slot is set to (number of users × fingers). Divide it to create that many secondary processing slots.
일반적으로 CDMA 통신 시스템에서는 다수의 섹터(Sector)를 지원한다. 즉, 무선 주파수(RF) 신호가 다수의 안테나를 통해 수신되며 이 수신된 무선 주파수(RF)는 각각 다른 경로를 통해 입력 표본 버퍼(301)에 저장된다. 따라서, 12개의 안테나가 있다면 입력 표본 버퍼(301)의 크기는 하나의 보조 프로세싱 슬럿에서 처리할 수 있는 데이터양의 12배가 되어야 한다.In general, a CDMA communication system supports a plurality of sectors. That is, radio frequency (RF) signals are received via multiple antennas, which are then stored in the input sample buffer 301 via different paths. Therefore, if there are 12 antennas, the size of the input sample buffer 301 should be 12 times the amount of data that can be processed in one auxiliary processing slot.
그러므로 본 발명에서는 프로세싱 슬럿의 크기를 128 피엔 칩 기간으로 줄여 입력 표본 버퍼(301)에 128 피엔 칩에 해당하는 표본 데이터들이 저장되도록 한다.Therefore, in the present invention, the size of the processing slot is reduced to 128 pien chip period so that the sample data corresponding to 128 pien chips is stored in the input sample buffer 301.
입력 표본 버퍼(301)에 저장된 표본 데이터들은 채널 복조기(302)로 입력되고, 채널 복조기(302)는 입력 표본 버퍼(301)에서 입력되는 표본 데이터들을 시분할로 처리하여 각 이동 단말기의 피엔 코드로 역확산하고 4 피엔 칩을 누산하여 64개의 왈쉬 칩을 생성한다.The sample data stored in the input sample buffer 301 is input to the channel demodulator 302, and the channel demodulator 302 processes the sample data input from the input sample buffer 301 into time division and converts the sample data into the PEN code of each mobile terminal. Diffusion and accumulate 4 Pien chips to produce 64 Walsh chips.
이 때, 하나의 보조 프로세싱 슬럿에서 처리 가능한 피엔 칩이 128 피엔 칩이므로 하나의 고속 하다마드 변환기로는 하나의 보조 프로세싱 슬럿에서 64개의 상관값을 생성할 수 없다.In this case, since the PY chips that can be processed in one sub processing slot are 128 PY chips, one fast Hadamard converter cannot generate 64 correlation values in one sub processing slot.
따라서 고속 하다마드 변환기를 분할하여, 제 1 하다마드 변환기(401)에서는 하나의 보조 프로세싱 슬럿에서 처리된 32 왈쉬 칩(128 피엔 칩/4)의 처음 16 왈쉬 칩과 다음의 16 왈쉬 칩의 합과 차를 만들어 이를 버퍼(402)에 저장한다. 이 버퍼(402)는 할당된 모든 슬럿의 첫 번째 부분 고속 하다마드 변환의 결과값을 저장하는 기능을 수행한다. 따라서. 이 버퍼(402)의 크기는 (사용자수×핑거수×32×리솔루션)이 된다.Therefore, by dividing the fast Hadamard converter, the first Hadamard converter 401 combines the sum of the first 16 Walsh chips of the 32 Walsh chips (128 Phen chips / 4) and the next 16 Walsh chips processed in one auxiliary processing slot. Make a difference and store it in the buffer 402. This buffer 402 serves to store the result of the first partial fast Hadamard transform of all assigned slots. therefore. The size of this buffer 402 is (number of users x number of fingers x 32 x resolution).
여기서 고속 하다마드 변환은 하다마드 펑션(Hadamard function)을 이용한 것으로 특성상 부분 하다마드 변환 결과를 다음에 이용할 수 있음으로 상기 버퍼(402)에 저장된 첫 번째 부분 고속 하다마드 변환의 결과는 다음 32 왈쉬 칩이 처리된 후 같이 사용되어 완전한 고속 하다마드 변환을 실시하는데 이용된다.In this case, the fast Hadamard transform is a Hadamard function. Therefore, the result of the partial Hadamard transform can be used next. Therefore, the result of the first partial fast Hadamard transform stored in the buffer 402 is the following 32 Walsh chip. It is then used together after the processing to perform a complete fast Hadamard transform.
한편, 레지스터(403)는 제 1 부분 고속 하다마드 변환기(401)에서 현재 처리중인 부분 고속 하다마드 변환의 결과값들을 저장하며, 먹스(404)는 레지스터(403) 및 버퍼(402)에 저장된 부분 고속 하다마드 변환 결과값들을 먹싱하여 각각 출력한다.On the other hand, the register 403 stores the result values of the part fast Hadamard transform currently being processed by the first part fast Hadamard converter 401, and the mux 404 is the part stored in the register 403 and the buffer 402. It outputs each of the fast Hadamard transform results.
그러면, 제 2 부분 고속 하다마드 변환기(405)는 먹스(404)를 통해 출력된 레지스터(403) 및 버퍼(402)의 출력을 이용하여 64-ary의 상관값을 출력하고, 결합기(406)는 할당된 여러 핑거의 64-ary 상관 결과를 더하여 결합이득을 얻고, 이중 최대 매트릭 발생기(407)는 디코딩을 위한 연성 결정 매트릭을 생성한다.The second partial fast Hadamard converter 405 then outputs a correlation of 64-ary using the output of the register 403 and buffer 402 output through the mux 404, and the combiner 406 The combined gain is obtained by adding the 64-ary correlation results of the various assigned fingers, and the double maximal metric generator 407 generates a soft decision metric for decoding.
여기서, 제 2 부분 고속 하다마드 변환기의 상세 구조를 도 5에 나타내었다.Here, the detailed structure of the second partial high speed Hadamard converter is shown in FIG.
도 6은 본 발명에 따른 수신기의 신호 복조시 각 장치의 프로세싱 슬럿의 일예를 나타낸 도면이다.6 is a diagram illustrating an example of a processing slot of each device when demodulating a signal of a receiver according to the present invention.
도 6을 참조하면, 프로세싱 슬럿은 128 피엔 칩을 기간으로 하고, 그 128 피엔 칩 기간 안에 128개의 보조 프로세싱 슬럿이 있다.Referring to Fig. 6, the processing slot has 128 pien chips as the period, and there are 128 auxiliary processing slots in the 128 pien chips period.
이 때, 총 n 개의 핑거가 할당되어 있다면, 이를 Un으로 표시하고, m-1, m, m+1을 128 피엔 칩 데이터의 시퀀스 번호하고 하고, 256 피엔 칩 데이터는 (m-2, m-1), (m, m+1)의 순서를 갖는다고 가정한다.In this case, if a total of n fingers are allocated, it is denoted as U n , m-1, m, and m + 1 are sequence numbers of 128 pien chip data, and 256 pien chip data is (m-2, m Assume that they have the order -1), (m, m + 1).
그러면, 역확산기에는 할당된 슬럿을 이용하여 128 피엔 칩 데이터를 역확산 및 누산하게 되며, 이 역확산된 및 누산된 데이터들은 제 1 부분 고속 하다마드 변환기로 전송되어 처리된다.The despreader then despreads and accumulates 128 PEN chip data using the assigned slot, and the despread and accumulated data is sent to the first partial fast Hadamard converter for processing.
한편, 제 2 부분 고속 하다마드 변환기의 시간 슬럿은 해당하는 신호의 슬럿에 비하여 1 슬럿 지연을 갖게 되는데, U1,m의 경우를 IDLE로 나타내었다. 이는 U1,m의 경우에 256 피엔 칩 데이터의 처음 128 피엔 칩 데이터이므로 제 2 부분 고속 하다마드 변환이 필요없기 때문이다.On the other hand, the time slot of the second partial high-speed Hadamard converter has a one-slot delay compared to the slot of the corresponding signal, and U 1, m is represented by IDLE. This is because in the case of U 1, m , since the first 128 pien chip data of 256 pien chip data is not necessary, the second partial fast Hadamard transformation is not necessary.
제 1 부분 고속 하다마드 변환기의 출력인 U1,m슬럿의 신호는 도 4에 나타낸 버퍼에 저장된다.The U 1, m slot signal, which is the output of the first partial high-speed Hadamard converter, is stored in the buffer shown in FIG.
도 6에 나타낸 프로세싱 슬럿 1에 U1, m+1의 슬럿에서는 U1,m슬럿에 할당된 핑거와 같은 핑거의 신호를 처리하는데 이 때, U1, m+1에서 처리된 제 1 부분 고속 하다마드 변환기의 출력은 도 4에 나타낸 레지스터(403)로 저장된다.In the processing slot 1 shown in Fig. 6, a slot of U 1 and m + 1 processes a signal of a finger, such as a finger assigned to a U 1, m slot, wherein the first partial high speed processed at U 1, m + 1 is processed. The output of the Hadamard converter is stored in the register 403 shown in FIG.
그러면, 제 2 부분 고속 하다마드 변환기에서는 U1,m및 U1,m+1슬럿에서 처음엔 버퍼에 저장된 신호를 입력으로 수신하고, 다음엔 먹싱 동작에 따라 레지스터에 저장된 신호를 수신하여 64 왈쉬 칩에 대한 고속 하다마드 변환의 출력을 생성한다.Then, the second partial high-speed Hadamard converter first receives the signal stored in the buffer as input at U 1, m and U 1, m + 1 slots, and then receives the signal stored in the register according to the muxing operation to perform a 64 Walsh chip. Produce the output of a fast Hadamard transform on.
이와 같이 생성된 고속 하다마드 변환의 출력은 결합기와 이중 최대 매트릭 생성기를 거쳐 디인터리빙 및 디코딩 과정으로 처리된다.The output of the fast Hadamard transform thus generated is processed by deinterleaving and decoding through a combiner and a double maximal metric generator.
이상의 설명에서와 같이 본 발명에 따른 통신 시스템의 수신기 및 그를 이용한 신호 복조 방법에 의하면, 다수의 이동 단말기로부터 송신되는 신호를 하나의 채널 복조기를 이용하여 시분할 및 두 단계의 고속 하다마드 변환을 통해 복조하므로써 시스템 크기를 줄일 수 있으며, 신호 처리 시간을 증가시킬 수 있는 효과가 있다.As described above, according to the receiver of the communication system and the signal demodulation method using the same according to the present invention, signals transmitted from a plurality of mobile terminals are demodulated by time division and two-speed fast Hadamard transformation using one channel demodulator. This can reduce system size and increase signal processing time.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the examples, but should be defined by the claims.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000012515A KR100364757B1 (en) | 2000-03-13 | 2000-03-13 | Apparatus for receiver of communication system and Method for demodulating signal using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000012515A KR100364757B1 (en) | 2000-03-13 | 2000-03-13 | Apparatus for receiver of communication system and Method for demodulating signal using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010091140A true KR20010091140A (en) | 2001-10-23 |
KR100364757B1 KR100364757B1 (en) | 2002-12-16 |
Family
ID=19654650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000012515A KR100364757B1 (en) | 2000-03-13 | 2000-03-13 | Apparatus for receiver of communication system and Method for demodulating signal using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100364757B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100390743B1 (en) * | 2000-11-23 | 2003-07-10 | 주식회사 하이닉스반도체 | Device and method for accumulating real-time data using memory |
-
2000
- 2000-03-13 KR KR1020000012515A patent/KR100364757B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100390743B1 (en) * | 2000-11-23 | 2003-07-10 | 주식회사 하이닉스반도체 | Device and method for accumulating real-time data using memory |
Also Published As
Publication number | Publication date |
---|---|
KR100364757B1 (en) | 2002-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5881056A (en) | Method and apparatus of a multi-code code division multiple access receiver having shared accumulator circuits | |
US5870378A (en) | Method and apparatus of a multi-code code division multiple access receiver having a shared accumulator circuits | |
CA2205818C (en) | An improved multi-code code division multiple access receiver | |
KR100689562B1 (en) | Quadriphase spreading codes in code division multiple access communication | |
US6522687B2 (en) | Data transmitter and receiver of a DS-CDMA communication system | |
GB2333013A (en) | Communication device and method for interference suppression in a ds-cdma system | |
EP0854586B1 (en) | Quadrature spread spectrum signal demodulation | |
KR20000070386A (en) | A method and an arrangement for despreading a coded sequence in a communication system | |
KR100647937B1 (en) | Method and wcdma for multirate physical channel reception | |
US6504816B1 (en) | Baseband signal demodulating apparatus and method in mobile radio communication system | |
US6862314B1 (en) | Receiver architecture for a multi scrambling code transmission CDMA technique | |
US7308019B2 (en) | System and method for Fast Walsh Transform processing in a multi-coded signal environment | |
US6317454B1 (en) | Rake receiver, and mobile unit and base station for portable telephone system and using the same | |
US6678315B1 (en) | Code phase setting method and apparatus | |
KR100364757B1 (en) | Apparatus for receiver of communication system and Method for demodulating signal using the same | |
US6424641B1 (en) | Searcher architecture for CDMA systems | |
KR100355266B1 (en) | STTD Decoding Demodulator Applicable To Spread Spectrum Communication | |
KR100296030B1 (en) | Receiving apparatus in cdma type wireless telephone set and method thereof | |
KR100442427B1 (en) | CDMA demodulation system and method of finger signal management | |
WO2005004347A1 (en) | Multistage despreading of spread spectrum communication signals | |
JP3824482B2 (en) | CDMA receiver | |
JP3029389B2 (en) | Rake demodulator | |
KR100572675B1 (en) | Rake receiver and the method with finger equipment and the method using auto-interference cancellation technique | |
KR100837065B1 (en) | Multicode rake receiver in a mobile station | |
JPH05227125A (en) | Communication equipment of spread spectrum system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061129 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |