KR20010087932A - Pn 코드 상관기 및 그를 이용한 수신 신호 동기 획득 방법 - Google Patents
Pn 코드 상관기 및 그를 이용한 수신 신호 동기 획득 방법 Download PDFInfo
- Publication number
- KR20010087932A KR20010087932A KR1020000011813A KR20000011813A KR20010087932A KR 20010087932 A KR20010087932 A KR 20010087932A KR 1020000011813 A KR1020000011813 A KR 1020000011813A KR 20000011813 A KR20000011813 A KR 20000011813A KR 20010087932 A KR20010087932 A KR 20010087932A
- Authority
- KR
- South Korea
- Prior art keywords
- code
- control signal
- generator
- accumulation time
- value
- Prior art date
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
- F04D—NON-POSITIVE-DISPLACEMENT PUMPS
- F04D25/00—Pumping installations or systems
- F04D25/02—Units comprising pumps and their driving means
- F04D25/08—Units comprising pumps and their driving means the working fluid being air, e.g. for ventilation
- F04D25/084—Units comprising pumps and their driving means the working fluid being air, e.g. for ventilation hand fans
- F04D25/086—Units comprising pumps and their driving means the working fluid being air, e.g. for ventilation hand fans hand operated
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
- F04D—NON-POSITIVE-DISPLACEMENT PUMPS
- F04D25/00—Pumping installations or systems
- F04D25/02—Units comprising pumps and their driving means
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F05—INDEXING SCHEMES RELATING TO ENGINES OR PUMPS IN VARIOUS SUBCLASSES OF CLASSES F01-F04
- F05B—INDEXING SCHEME RELATING TO WIND, SPRING, WEIGHT, INERTIA OR LIKE MOTORS, TO MACHINES OR ENGINES FOR LIQUIDS COVERED BY SUBCLASSES F03B, F03D AND F03G
- F05B2260/00—Function
- F05B2260/40—Transmission of power
- F05B2260/403—Transmission of power through the shape of the drive components
- F05B2260/4031—Transmission of power through the shape of the drive components as in toothed gearing
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 통신 시스템의 수신기에 관한 것으로, 특히 코드 분할 다중 접속 방식의 통신 시스템에서 수신 신호의 동기 획득 시간을 줄이는데 적당하도록 한 PN 코드 상관기 및 그의 신호 동기 획득 방법에 관한 것이다. 이와 같은 본 발명에 따른 PN 코드 상관기는 의사잡음시퀀스를 발생하는 코드 발생기와, 상기 발생된 의사잡음시퀀스를 수신 신호에 곱하는 코드 믹서와, 전체 누산 시간을 다수개의 부분 누산 시간으로 분할 설정하고, 상기 설정된 각 부분 누산 시간을 기준으로 상기 코드 믹서의 출력 신호를 누산하는 누산기와, 상기 코드 발생기의 의사잡음시퀀스를 조정하기 위한 코드 편이 제어 신호를 상기 설정된 부분 누산 시간마다 발생하는 제어 신호 발생기와, 상기 누산기로부터 각 부분 누산 시간 동안의 누산값을 입력받아 해당 부분 누산 시간 별로 상기 수신 신호의 동기가 획득되는 지를 판단하고, 그 판단 결과에 따라 상기 발생된 코드 편이 제어 신호를 상기 코드 발생기로 제공하는 결정부와, 상기 누산기에서 상기 전체 누산 시간 동안 누산된 최종 누산값과 이미 설정된 임계값을 비교하여 상기 수신 신호의 동기 획득 여부를 최종 판정하는 비교기로 구성되므로써 정해진 누산 시간을 소요하지 않고도 수신 신호의 PN 코드에 대한 동기 획득 여부를 신속히 판정할 수 있으며, 그에 따라 수신 신호에 대한 동기 획득 시간이 줄어드는 효과가 있다.
Description
본 발명은 통신 시스템의 수신기에 관한 것으로, 특히 코드 분할 다중 접속 방식의 이동 통신 시스템에서 수신 신호의 동기 획득 시간을 줄이는데 적당하도록 한 PN 코드 상관기 및 그를 이용한 수신 신호 동기 획득 방법에 관한 것이다.
일반적으로 코드 분할 다중 접속 방식의 통신 시스템에서 송신기는 확산 대역 통신(Spread spectrum communication) 방식을 사용하여 전송하고자 하는 정보를 넓은 대역으로 확산(Spreading)하여 전송하고, 수신기는 신호를 원래의 대역폭으로 역확산(Despreading)하여 수신한다.
이 때, 확산 대역 통신 방식으로는 직접 시퀀스 방식, 주파수 도약 방식, 시간 도약 방식 및 하이브리드 방식 등이 제안되어 있으며, 특히 직접 시퀀스 방식은 신호를 높은 데이터 율의 의사 잡음 시퀀스(Pseudo noise sequence, 이하 PN 코드로 약칭함)로 확산 및 역확산하여 통신하는 방식이다.
이러한 통신 시스템에서 PN 코드 상관기는 수신기에 구비되어 수신 신호의 동기를 획득하는 기능을 수행한다.
도 1은 종래 PN 코드 상관기를 나타낸 블록 구성도이다.
도 1을 참조하면, 종래 PN 코드 상관기는 PN 코드를 발생하는 PN 코드 발생기(105)와, 수신 신호에 상기 PN 코드 발생기(105)에서 발생된 PN 코드를 곱하여 역확산하는 코드 믹서(100)와, 상기 코드 믹서(100)의 출력 신호를 소정 누산 시간동안 누산하는 N 비트 누산기(101)와, 상기 N 비트 누산기(101)의 출력과 이미 설정된 상관 임계값을 비교하여 상기 수신 신호의 동기 획득 여부를 판정하고 동기가 획득되었을 때 동기 획득 신호(lock signal)를 발생하는 비교기(102)와, 상기 PN 코드 발생기(105)에서 발생되는 PN 코드를 소정 편이(Slew)시키기 위해 일정 시간마다 코드 편이 제어 신호를 발생하여 상기 PN 코드 발생기(105)로 제공하는 코드 편이 제어 신호 발생기(104)와, 상기 PN 코드 발생기(105) 및 코드 편이 제어 신호 발생기(104)에 기본 PN 클럭을 제공하는 PN 클럭 발생기(103)로 구성된다.
이와 같이 구성된 종래 PN 코드 발생기의 동작은 다음과 같다.
우선, 수신 신호는 코드 믹서(100)로 입력되고, 코드 믹서(100)는 수신 신호에 PN 코드 발생기(105)에서 발생된 PN 코드를 곱하여 역확산한다.
이 코드 믹서(100)의 출력은 N 비트 누산기(101)로 입력되고, N 비트 누산기(101)는 일정 누산 시간(즉, M 시간) 동안 코드 믹서(100)의 출력을 누산한다. 여기서 일정 누산 시간(M)은 코드 편이 제어 신호 발생기(104)가 일정 시간마다 발생하는 코드 편이 제어 신호의 발생 주기와 일치한다.
이어, N 비트 누산기(101)는 누산된 n 비트의 누산값을 비교기(102)로 출력하고, 비교기(102)는 입력된 누산값과 이미 설정된 상관 임계값을 서로 비교한다. 이 때 비교기(102)는 입력된 누산값이 임계값보다 크면 수신 신호의 동기가 획득된 것으로 판단하여 동기 획득 신호(lock signal)를 발생하고, 누산값이 임계값보다 작으면 수신 신호의 동기가 획득되지 않은 것으로 판단하여 동기 획득 신호를 발생하지 않는다.
그러면, 코드 편이 제어 신호 발생기(104)는 비교기(102)에서 동기 획득 신호가 발생되지 않으면 정해진 일정 누산 시간(M) 마다 PN 코드 발생기(105)에서 발생되는 PN 코드를 편이시키기 위한 코드 편이 제어 신호를 발생하고, 반면에 비교기(102)에서 동기 획득 신호가 발생되면 코드 편이 제어 신호를 발생하지 않는다.
따라서, PN 코드 발생기(105)는 코드 편이 제어 신호 발생기(104)에서 발생된 코드 편이 제어 신호에 따라 PN 코드를칩(Chip) 만큼 편이시켜 발생한다.
지금까지 설명한 PN 코드 상관기의 동작은 수신 신호의 동기가 획득될 때까지 반복 수행된다.
도 2는 종래 코드 편이 제어 신호 발생기에서 일정 누산 시간(M)마다 발생하는 코드 편이 제어 신호를 나타낸 신호 타이밍도이다.
도 2를 참조하면, 코드 편이 제어 신호와 N 비트 누산기의 일정 누산 시간(M)이 같은 시간 주기를 가지고 있음을 알 수 있다.
그러나, 이와 같은 종래 PN 코드 발생기는 수신 신호와 자체적으로 발생한 PN 코드와의 동기 획득 여부를 알기 위해서는 정해진 일정 누산 시간(M)동안 지속적으로 역확산된 수신 신호를 누산해야 하므로써 수신 신호의 동기를 획득하는 시간이 많이 소요되는 문제점이 있다.
따라서, 본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 수신 신호의 동기 획득 시간을 줄일 수 있는 PN 코드 상관기 및그의 신호 동기 획득 방법을 제공하기 위한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 장치 특징에 따르면, PN 코드 상관기는 의사잡음시퀀스를 발생하는 코드 발생기와, 상기 발생된 의사잡음시퀀스를 수신 신호에 곱하는 코드 믹서와, 전체 누산 시간을 다수개의 부분 누산 시간으로 분할 설정하고, 상기 설정된 각 부분 누산 시간을 기준으로 상기 코드 믹서의 출력 신호를 누산하는 누산기와, 상기 코드 발생기의 의사잡음시퀀스를 조정하기 위한 코드 편이 제어 신호를 상기 설정된 부분 누산 시간마다 발생하는 제어 신호 발생기와, 상기 누산기로부터 각 부분 누산 시간 동안의 누산값을 입력받아 해당 부분 누산 시간 별로 상기 수신 신호의 동기가 획득되는 지를 판단하고, 그 판단 결과에 따라 상기 발생된 코드 편이 제어 신호를 상기 코드 발생기로 제공하는 결정부와, 상기 누산기에서 상기 전체 누산 시간 동안 누산된 최종 누산값과 이미 설정된 임계값을 비교하여 상기 수신 신호의 동기 획득 여부를 최종 판정하는 비교기로 구성된다.
바람직하게는, 상기 결정부가 상기 누산기로부터 원하는 부분 누산 시간에 대한 누산값의 반전값을 입력받고, 상기 제어 신호 발생기로부터 코드 편이 제어 신호를 입력받아 곱 연산하는 다수개의 AND 게이트와, 상기 각 AND 게이트의 출력을 입력받아 합 연산하여 그 결과를 상기 코드 발생기로 출력하는 OR 로직을 포함하여 구성된다.
이상과 같은 목적을 달성하기 위한 본 발명의 방법 특징에 따르면, 전체 누산 시간을 다수개의 부분 누산 시간으로 분할하여 설정한 후 누산기가 역확산되어입력된 신호를 상기 설정된 부분 누산 시간을 기준으로 누산하여 해당 부분 누산 시간에 대한 각 부분 누산값을 출력한다. 이어, 결정부가 상기 출력된 각 부분 누산값이 수신 신호에 대한 동기가 획득된 값인지를 체크하고, 상기 체크 결과에 따라 의사잡음시퀀스를 조정한다.
바람직하게는, 상기 부분 누산 시간은 N 비트 누산기의 k 번째 비트가 1 이 되는 시간으로 각각 분할되어 설정되며, 상기 출력된 각 부분 누산값은 N 비트 누산기의 k 번째 비트(k = 1 ∼ N)이다. 또한, 상기 조정 단계에서, 상기 출력된 부분 누산값이 해당 부분 누산 시간에서 수신 신호의 동기가 획득된 값이 아닐 때에는 의사잡음시퀀스를 조정하기 위한 코드 편이 제어 신호를 코드 발생기로 제공하고, 상기 출력된 부분 누산값이 해당 부분 누산 시간에서 수신 신호의 동기가 획득된 값일 때에는 의사잡음시퀀스를 조정하기 위한 코드 편이 제어 신호를 코드 발생기로 제공하지 않는다.
도 1은 종래 PN 코드 상관기를 나타낸 블록 구성도.
도 2는 종래 코드 편이 제어 신호 발생기에서 일정 누산 시간(M)마다 발생하는 코드 편이 제어 신호를 나타낸 신호 타이밍도.
도 3은 본 발명에 따른 PN 코드 상관기를 나타낸 블록 구성도.
도 4는 도 3에 보인 결정부를 나타낸 상세 회로도.
도 5는 본 발명에 따른 부분 누산 시간마다 코드 편이 제어 신호 발생기에서 발생하는 코드 편이 제어 신호를 나타낸 신호 타이밍도.
도 6은 본 발명에 따른 PN 코드 상관기의 수신 신호 동기 획득 방법을 나타낸 흐름도.
*도면의 주요 부분에 대한 부호의 설명*
300 : 코드 믹서 301 : N 비트 누산기
302 : 비교기 303 : 결정부
304 : 코드 편이 제어 신호 발생기 305 : PN 코드 발생기
306 : PN 클럭 발생기
이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.
본 발명에서는 수신 신호의 동기 획득 시간을 줄일 수 있는 PN 코드 상관기 및 그의 신호 동기 획득 방법을 제안한다.
본 발명에 따른 PN 코드 상관기는 이미 정해진 전체 누산 시간을 분할하여 다수개의 보조 누산 시간을 설정하고, 설정된 보조 누산 시간동안 누산된 누산값을 체크하여 수신 신호에 대한 동기 획득 여부를 미리 판정한다.
이를 위해 본 발명에 따른 PN 코드 상관기는 보조 누산 시간동안 누산된 누산값을 체크하여 수신 신호의 동기 획득 여부를 판정하는 결정부를 추가로 구비한다.
특히 본 발명에서는 PN 코드 발생기에서 발생되는 PN 코드를 편이시킬 수 있는 코드 편이 제어 신호를 상기 설정된 보조 누산 시간에 따라 발생하므로써 동기가 획득되지 않음을 미리 감지하여 동기 획득 시간을 줄일 수 있다.
도 3은 본 발명에 따른 PN 코드 상관기를 나타낸 블록 구성도이다.
도 3을 참조하면, 본 발명에 따른 PN 코드 상관기는 PN 코드를 발생하는 PN 코드 발생기(305)와, 수신 신호에 상기 PN 코드 발생기(305)에서 발생된 PN 코드를 곱하여 역확산하는 코드 믹서(300)와, 상기 코드 믹서(300)의 출력을 설정된 다수개의 부분 누산 시간을 기준으로 누산하는 N 비트 누산기(301)와, 상기 N 비트 누산기(301)의 출력과 이미 설정된 상관 임계값을 비교하여 상기 수신 신호의 동기 획득 여부를 최종 판정하고 동기가 획득되었을 때 동기 획득 신호(Lock signal)를 발생하는 비교기(302)와, 상기 PN 코드 발생기(305)에서 발생되는 PN 코드를 소정 편이(Slew)시키기 위해 설정된 부분 누산 시간마다 코드 편이 제어 신호를 발생하는 코드 편이 제어 신호 발생기(304)와, 상기 N 비트 누산기(301)에서 각 부분 누산 시간 동안 누산된 누산값에 따라 상기 코드 편이 제어 신호 발생기(304)에서 발생된 코드 편이 제어 신호를 상기 PN 코드 발생기(305)에 제공하는 결정부(303)와, 상기 PN 코드 발생기(305) 및 코드 편이 제어 신호 발생기(304)에 기본 PN 클럭을 제공하는 PN 클럭 발생기(306)로 구성된다.
이와 같이 구성된 PN 코드 상관기의 동작은 다음과 같다.
우선, 수신 신호는 코드 믹서(300)로 입력되고, 코드 믹서(300)는 수신 신호에 PN 코드 발생기(305)에서 발생된 PN 코드를 곱하여 역확산한다.
이 코드 믹서(300)의 출력은 N 비트 누산기(301)로 입력되고, N 비트 누산기(301)는 일정 누산 시간(M) 동안 코드 믹서(300)의 출력을 누산한다. 이때, N 비트 누산기(301)는 전체 누산 시간을 다수개의 부분 누산 시간으로 분할하여 설정하고, 상기 설정된 부분 누산 시간을 기준으로 코드 믹서(300)의 출력을 누산한다.
여기서 부분 누산 시간은 2(a-1)n ( a = 1, 2, ...)이고, n 값은 정상적으로 수신 신호의 동기가 획득될 조건에서 N 비트 누산기의 레지스터의 k 번째 (k=1, 2, ...N) 비트 값이 1 이 되는 누산 시간이다.
이어, N 비트 누산기(301)는 전체 누산 시간 동안 누산된 전체 누산값을 비교기(302)로 출력하고, 비교기(302)는 입력된 전체 누산값과 이미 설정된 상관 임계값을 서로 비교한다. 이 때 비교기(302)는 전체 누산값이 상관 임계값보다 크면 수신 신호의 동기가 획득된 것으로 최종 판단하여 동기 획득 신호(lock signal)를 발생하고, 누산값이 임계값보다 작으면 수신 신호의 동기가 획득되지 않은 것으로 최종 판단하여 동기 획득 신호를 발생하지 않는다.
한편, 결정부(303)는 상기 설정된 각 부분 누산 시간마다 상기 N 비트 누산기(301)의 레지스터의 k 번째 비트들을 입력받고, 또한 코드 편이 제어 신호 발생기(304)로부터 해당 부분 누산 시간에 발생된 코드 편이 제어 신호를 입력받는다.
그러면, 결정부(303)는 N 비트 누산기(301)의 레지스터의 k 번째 비트들의 반전된 값과 코드 편이 제어 신호를 AND 연산하여 그 결과를 PN 코드 발생기(305)로 전송한다.
예를 들어, 만약 k 번째 비트가 0 이면 AND 연산의 결과에 따라 코드 편이 제어 신호가 PN 코드 발생기(305)로 입력되며, k 번째 비트가 1 이면 AND 연산의 결과에 따라 코드 편이 제어 신호가 PN 코드 발생기(306)로 입력되지 않는다.
이러한 결정부의 구조를 도 4에 나타내었다.
도 4를 참조하면, AND 게이트(400 ∼ 403) 들은 n 비트 누산기(301)의 레지스터에서 k 번째 값들의 반전된 값을 입력받고, 코드 편이 제어 신호 발생기(304)로부터 코드 편이 제어 신호를 입력받아, 그 두 신호의 AND 및 OR 연산 결과를 PN 코드 발생기(305)로 전송한다.
이와 같이 결정부(303)는 설정된 부분 누산 시간(2(a-1)n ( a = 1, 2, ...))마다 수신 신호의 동기 획득 여부를 미리 판정하고 그 결과에 따라 PN 코드 발생기(305)를 제어한다. 이 때, 결정부(303)는 설정된 부분 누산 시간(2(a-1)n ( a = 1, 2, ...))별로 N 비트 누산기(301)에서의 동기 획득여부를 각각 판정한다. 따라서 이전 부분 누산 시간동안 동기가 획득되었어도 그 이후의 최종 부분 누산 시간까지의 동기 획득 여부를 판정한다.
따라서, 본 발명에 따른 PN 코드 상관기는 정해진 전체 누산 시간(M) 마다수신 신호의 동기 여부를 판정하지 않고, 설정된 부분 누산 시간(2(a-1)n ( a = 1, 2, ...))마다 수신 신호의 동기 여부를 미리 판정하여 동기 획득 시간을 크게 줄일 수 있게 된다.
한편, PN 코드 발생기(305)는 결정부(303)에서 전송하는 코드 편이 제어 신호에 PN 코드를칩(Chip) 만큼 편이시켜 발생한다.
도 5는 본 발명에 따른 부분 누산 시간마다 코드 편이 제어 신호 발생기에서 발생하는 코드 편이 제어 신호를 나타낸 신호 타이밍도이다.
도 5를 참조하면, 본 발명에서는 전체 누산 시간(M)을 분할하여 다수개의 부분 누산 시간(2(a-1)n ( a = 1, 2, ...))이 설정되어 있으므로, 코드 편이 제어 신호 발생기는 상기 설정된 부분 누산 시간(2(a-1)n ( a = 1, 2, ...))마다 코드 편이 제어 신호를 발생한다.
지금부터는 본 발명에 따른 PN 코드 상관기의 동작을 실시예로서 상세히 설명한다.
먼저, N 비트 누산기(301)가 9 비트 누산기이고, 동기가 획득될 조건에서 코드 믹서(300)의 출력을 20번 부분 누산하면 N 비트 누산기 레지스터의 6 번째 비트 값이 1 이 되는 '000101000'이라고 가정하면, n 값은 20 이 되고 k 번째 비트는 레지스터의 6 번째 비트가 된다.
따라서, 도 3에 나타낸 결정부의 회로에서, AND 게이트(400)에는 레지스터의 6 번째 비트값 1 이 반전된 0 이 입력되고, 또한 20의 부분 누산 시간에 발생된 편이 제어 신호가 입력된다.
그러면, AND 게이트(400)는 0 을 출력하므로 결국 PN 코드 발생기(305)로는 PN 코드를 편이시키기 위한 코드 편이 제어 신호가 전송되지 않는다. 따라서, PN 코드 발생기(305)는 PN 코드 위치를 고정시켜 발생한다.
이 후, 결정부(303)는 다음의 부분 누산 시간 동안 계속하여 수신 신호의 동기 획득 여부를 판정한다.
한편, 다른 경우로서, 수신 신호의 PN 코드와 발생된 PN 코드의 위상이 1 칩 이상 차이가 나서 수신 신호의 동기 획득이 어려운 조건일 때, 즉 코드 믹서(300)의 출력을 20 번 누산했을 때에 6 번째 비트의 값이 0 이 되는 '000001000'이라면, AND 게이트(400)에는 레지스터의 6 번째 비트값 0 이 반전된 1 이 입력되고, 또한 20의 부분 누산 시간에 발생된 코드 편이 제어 신호가 입력된다.
그러면, AND 게이트(400)는 코드 편이 제어 신호를 OR 로직(404)으로 출력하므로 결국 PN 코드 발생기(305)로 PN 코드를 편이시키기 위한 코드 편이 제어 신호가 전송된다. 따라서, PN 코드 발생기(305)는 전송된 코드 편이 제어 신호에 따라 PN 코드의 위치를 소정 편이시킨다.
이러한 상황에서는 남은 부분 누산 시간 즉, 2 ×n = 40, 22×n = 80, ...M의 누산 과정을 실시하지 않고, 바로 PN 코드 발생기(305)의 PN 코드 위치를칩 편이시킨다.
지금까지 설명한 동작을 다음 표 1 내지 표 2에 나타내었다.
누산 카운트 | 9 비트 누산 레지스터 값 | 비트 번호 | |
20 | 000100000 | 32 | 6 |
40 | 001000000 | 64 | 7 |
80 | 010000000 | 128 | 8 |
표 1에는 설정된 부분 누산 시간 별로 k 번째 비트를 나타내었다.
번호 | 비트값 | OR 로직 결과값 | 누산 횟수별 상태 | 코드 편이 | ||||
8 | 7 | 6 | 80 | 40 | 20 | |||
1 | ㆍ | ㆍ | 0 | 1 | 실패 | 실패 | 실패 | 실시 |
2 | ㆍ | 0 | 1 | 1 | 실패 | 실패 | 획득 | 실시 |
3 | 0 | 1 | 1 | 1 | 실패 | 획득 | 획득 | 실시 |
4 | 1 | 1 | 1 | 0 | 획득 | 획득 | 획득 | 미실시 |
표 2 에는 본 발명에 따른 PN 코드 상관기에서 동작할 수 있는 모든 경우를 나타내었다.
표 2를 참조하면, 먼저 첫 번째 경우, 부분 누적 시간 20까지의 누산 결과 레지스터의 6 번째 비트값이 0 이면, 결정부(303)의 AND 게이트(400)에는 0 이 반전된 1 및 코드 편이 제어 신호 발생기(104)에서 발생된 코드 편이 제어 신호가 입력되고, 그에 따라 AND 게이트(400)는 OR 로직(404)을 통해 코드 편이 제어 신호를 PN 코드 발생기(305)로 전송하여 PN 코드를 소정 편이 시킨다.
이 때, N 비트 누산기에서는 더 이상의 누산 과정을 실시하지 않고 현재의 PN 코드 위치에서의 상관 동작을 중단한다. 그리고 PN 코드 발생기(305)는 코드 편이 제어 신호에 따라 PN 코드를칩 편이 시킨다.
두 번째 경우, 부분 누산 시간 20까지의 누산 결과 레지스터의 6 번째 비트값이 1 이면, 결정부(303)의 AND 게이트(400)에는 1 이 반전된 0 및 코드 편이 제어 신호가 입력되고, 그에 따라 AND 게이트(400)는 0 을 출력한다.
계속하여, N 비트 누산기(301)는 다음 부분 누산 시간 40까지 누산을 실시하고, 누산 결과 레지스터의 7 번째 비트값이 0 이면, 결정부(303)의 AND 게이트(401)에는 0 이 반전된 1 및 코드 편이 제어 신호가 입력되고, 그에 따라 AND 게이트(401)는 코드 편이 제어 신호를 OR 로직(404)을 통해 PN 코드 발생기(305)로 전송하여 PN 코드를 소정 편이 시킨다.
이 때, N 비트 누산기에서는 더 이상의 누산 과정을 실시하지 않고 현재의 PN 코드 위치에서의 상관 동작을 중단한다. 그리고 PN 코드 발생기(305)는 PN 코드를칩 편이 시킨다.
세 번째 경우, 부분 누산 시간 20까지의 누산 결과 레지스터의 6 번째 비트값이 1 이면, 결정부(303)의 AND 게이트(400)에는 1 이 반전된 0 및 코드 편이 제어 신호가 입력되고, 그에 따라 AND 게이트(400)는 0을 출력한다.
계속하여, N 비트 누산기(301)는 부분 누산 시간 40까지 누산을 실시하고, 누산 결과 레지스터의 7 번째 비트값이 1 이면, 결정부(303)의 AND 게이트(401)에는 1 이 반전된 0 및 코드 편이 제어 신호가 입력되고, 그에 따라 AND 게이트(401)는 0을 출력한다.
계속하여, N 비트 누산기(301)는 부분 누산 시간 80까지 누산을 실시하고, 누산 결과 레지스터의 8 번째 비트값이 0 이면, 결정부(303)의 AND 게이트(402)에는 0 이 반전된 1 및 코드 편이 제어 신호가 입력되고, 그에 따라 AND 게이트(402)는 코드 편이 제어 신호를 OR 로직(404)을 통해 PN 코드 발생기(305)로 전송하여 PN 코드를칩 편이 시킨다.
이 때, N 비트 누산기에서는 더 이상의 누산 과정을 실시하지 않고 현재의 PN 코드 위치에서의 상관 동작을 중단한다. 그리고 PN 코드 발생기(305)는 PN 코드를칩 편이 시킨다.
네 번째 경우, 부분 누산 시간 20까지의 누산 결과 레지스터의 6 번째 비트값이 1 이면, 결정부(303)의 AND 게이트(400)에는 1 이 반전된 0 및 코드 편이 제어 신호가 입력되고, 그에 따라 AND 게이트(400)는 0을 출력한다.
계속하여, N 비트 누산기(301)는 부분 누산 시간 40까지 누산을 실시하고, 누산 결과 레지스터의 7 번째 비트값이 1 이면, 결정부(303)의 AND 게이트(401)에는 1 이 반전된 0 및 코드 편이 제어 신호가 입력되고, 그에 따라 AND 게이트(401)는 0을 출력한다.
계속하여, N 비트 누산기(301)는 부분 누산 시간 80까지 누산을 실시하고, 누산 결과 레지스터의 8 번째 비트값이 1 이면, 결정부(303)의 AND 게이트(402)에는 1 이 반전된 0 및 코드 편이 제어 신호가 입력되고, 그에 따라 AND 게이트(402)는 0을 출력한다.
이 때에, N 비트 누산기(301)는 정해진 누산 시간(M)까지 누산을 실시하였으므로, 비교기(302)는 정해진 누산 시간(M)까지의 누산값을 이미 설정된 상관 임계값과 비교한다. 이때, 누산값이 상관 임계값보다 낮을 때에는 PN 코드 발생기(305)의 PN 코드를 소정 편이 시키고, 누산값이 상관 임계값보다 클 때에는 최종적으로 동기가 이루어진 것으로 판정하고 동기 획득 과정을 종료한다.
도 6은 본 발명에 따른 PN 코드 상관기의 수신 신호 동기 획득 방법을 나타낸 흐름도이다.
도 6을 참조하면, 우선 N 비트 누산기의 전체 누산 시간(M)과, 부분 누산 시간(n)과, 전체 상관 임계값(CT)과, 상기 부분 누산 시간에서 수신 신호의 동기 획득 여부를 알리는 적정 임계값(k)을 초기화한다(S600).
이어, 변수 Accum_Cnt = 0, C = 1로 설정한다(S601). 여기서 Accum_Cnt는 N 비트 누산기의 누산 카운트를 나타낸다.
그리고, 상기 설정된 Accum_Cnt 값을 증가시키고(S601), N 비트 누산기는 역확산된 수신 신호를 누산한다(S603).
이어, 증가된 Accum_Cnt 값이 부분 누산 시간과 같은 지를 체크한다(S604). 체크 결과에 따라 증가된 Accum_Cnt 값이 부분 누산 시간과 같을 때에는 N 비트 누산기 레지스터의 N - k 번째 비트가 1 인지를 체크하고(S605), 다를 때에는 상기 단계(S602 ∼ S604)를 반복한다.
이 때, 상기 단계(S605)의 체크 결과에 따라 N 비트 누산기 레지스터의 k 번째 비트가 1 이면 증가된 Accum_Cnt 값이 전체 누산 시간 M 과 같은 지를 체크하고(S606), 1 이 아니면 자체적으로 발생하는 PN 코드를 소정 편이시킨다.
이 때, 상기 단계(S606)의 체크 결과에 따라 증가된 Accum_Cnt 값이 전체 누산 시간 M 과 같으면 마지막으로 N 비트 누산기의 최종 누산값이 비교기에 이미 설정되어 있는 상관 임계값보다 큰지를 체크한다(S607). 그러나, 증가된 Accum_Cnt 값이 전체 누적 시간 M 보다 작으면 상기 단계(S602 ∼ S606)를 반복한다.
이 때, N 비트 누산기의 최종 누산값이 비교기에 이미 설정되어 있는 상관 임계값보다 크면 비교기는 수신 신호의 동기가 이루어진 것으로 판정하고 동기 획득 신호(lock signal)를 발생한다.
이상의 설명에서와 같이 본 발명에 따른 PN 코드 상관기는 정해진 누산 시간을 소요하지 않고도 수신 신호의 PN 코드에 대한 동기 획득 여부를 신속히 판정할 수 있으며, 그에 따라 수신 신호에 대한 동기 획득 시간이 줄어드는 탁월한 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.
Claims (6)
- 의사잡음시퀀스를 발생하는 코드 발생기와,상기 발생된 의사잡음시퀀스를 수신 신호에 곱하는 코드 믹서와,전체 누산 시간을 다수개의 부분 누산 시간으로 분할 설정하고, 상기 설정된 각 부분 누산 시간을 기준으로 상기 코드 믹서의 출력 신호를 누산하는 누산기와,상기 코드 발생기의 의사잡음시퀀스를 조정하기 위한 코드 편이 제어 신호를 상기 설정된 부분 누산 시간마다 발생하는 제어 신호 발생기와,상기 누산기로부터 각 부분 누산 시간 동안의 누산값을 입력받아 해당 부분 누산 시간 별로 상기 수신 신호의 동기가 획득되는 지를 판단하고, 그 판단 결과에 따라 상기 발생된 코드 편이 제어 신호를 상기 코드 발생기로 제공하는 결정부와,상기 누산기에서 상기 전체 누산 시간 동안 누산된 최종 누산값과 이미 설정된 임계값을 비교하여 상기 수신 신호의 동기 획득 여부를 최종 판정하는 비교기로 구성되는 것을 특징으로 하는 PN 코드 상관기.
- 제 1항에 있어서, 상기 결정부는,상기 누산기로부터 원하는 부분 누산 시간에 대한 누산값의 반전값을 입력받고, 상기 제어 신호 발생기로부터 코드 편이 제어 신호를 입력받아 곱 연산하는 다수개의 AND 게이트와,상기 각 AND 게이트의 출력을 입력받아 합 연산하여 그 결과를 상기 코드 발생기로 출력하는 OR 로직을 포함하여 구성되는 것을 특징으로 하는 PN 코드 상관기.
- 전체 누산 시간을 다수개의 부분 누산 시간으로 분할하여 설정하는 단계와,누산기가 역확산되어 입력된 신호를 상기 설정된 부분 누산 시간을 기준으로 누산하여 해당 부분 누산 시간에 대한 각 부분 누산값을 출력하는 단계와,상기 출력된 각 부분 누산값이 수신 신호에 대한 동기가 획득된 값인지를 체크하는 단계와,상기 체크 결과에 따라 의사잡음시퀀스를 조정하는 단계로 이루어지는 것을 특징으로 하는 PN 코드 상관기의 신호 동기 획득 방법.
- 제 3항에 있어서, 상기 설정 단계에서,상기 부분 누산 시간은 N 비트 누산기의 k 번째 비트가 1 이 되는 시간으로 각각 분할되어 설정되는 것을 특징으로 하는 PN 코드 상관기의 신호 동기 획득 방법.
- 제 3항에 있어서, 상기 출력 단계에서,상기 출력된 각 부분 누산값은 N 비트 누산기의 k 번째 비트(k = 1 ∼ N)인 것을 특징으로 하는 PN 코드 상관기의 신호 동기 획득 방법.
- 제 3항에 있어서, 상기 조정 단계에서,상기 출력된 부분 누산값이 해당 부분 누산 시간에서 수신 신호의 동기가 획득된 값이 아닐 때에는 의사잡음시퀀스를 조정하기 위한 코드 편이 제어 신호를 코드 발생기로 제공하고,상기 출력된 부분 누산값이 해당 부분 누산 시간에서 수신 신호의 동기가 획득된 값일 때에는 의사잡음시퀀스를 조정하기 위한 코드 편이 제어 신호를 코드 발생기로 제공하지 않는 것을 특징으로 하는 PN 코드 상관기의 신호 동기 획득 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0011813A KR100386575B1 (ko) | 2000-03-09 | 2000-03-09 | Pn 코드 상관기 및 그를 이용한 수신 신호 동기 획득 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0011813A KR100386575B1 (ko) | 2000-03-09 | 2000-03-09 | Pn 코드 상관기 및 그를 이용한 수신 신호 동기 획득 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010087932A true KR20010087932A (ko) | 2001-09-26 |
KR100386575B1 KR100386575B1 (ko) | 2003-06-02 |
Family
ID=19653647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0011813A KR100386575B1 (ko) | 2000-03-09 | 2000-03-09 | Pn 코드 상관기 및 그를 이용한 수신 신호 동기 획득 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100386575B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100792993B1 (ko) * | 2002-04-08 | 2008-01-08 | 엘지전자 주식회사 | 이동통신시스템에서 정보 신호 구분 방법 |
CN109905146A (zh) * | 2019-03-06 | 2019-06-18 | 成都国星通信有限公司 | 一种基于突发读取的存储扩频码流同步*** |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0176105B1 (ko) * | 1996-04-30 | 1999-05-15 | 양승택 | 기억소자를 갖는 정합필터의 초기동기확립회로 |
-
2000
- 2000-03-09 KR KR10-2000-0011813A patent/KR100386575B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100792993B1 (ko) * | 2002-04-08 | 2008-01-08 | 엘지전자 주식회사 | 이동통신시스템에서 정보 신호 구분 방법 |
CN109905146A (zh) * | 2019-03-06 | 2019-06-18 | 成都国星通信有限公司 | 一种基于突发读取的存储扩频码流同步*** |
CN109905146B (zh) * | 2019-03-06 | 2020-10-23 | 成都国星通信有限公司 | 一种基于突发读取的存储扩频码流同步*** |
Also Published As
Publication number | Publication date |
---|---|
KR100386575B1 (ko) | 2003-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970002951B1 (ko) | 2^n길이 의사 난수 계열 발생 장치 | |
US7529291B2 (en) | Methods and structures for rapid code acquisition in spread spectrum communications | |
KR100773172B1 (ko) | 간소화된 제1 및 제2 스테이지용 셀 서치 스킴 | |
US6657986B1 (en) | Variable clock rate correlation circuit and method of operation | |
US5689524A (en) | PN code synchronizing method and transmitter and receiver in spread spectrum communication systems | |
KR100386575B1 (ko) | Pn 코드 상관기 및 그를 이용한 수신 신호 동기 획득 방법 | |
US6650693B1 (en) | Complex type correlator in CDMA system and initial synchronization acquiring method using the same | |
US6504883B1 (en) | Synchronous detector | |
US10333583B2 (en) | Signal detection circuit and signal detection method | |
US5737372A (en) | Apparatus for synchronizing multipoint-to-point communications systems | |
KR100320430B1 (ko) | 의사잡음 코드 발생 방법 | |
KR100308150B1 (ko) | 이동 통신 시스템에서 셀 탐색 방법 | |
US6928105B2 (en) | Vector tree correlator for variable spreading rates | |
KR100358007B1 (ko) | 광대역 코드 분할 다중 접속 시스템의 초기 동기 획득 장치 | |
KR100504465B1 (ko) | 의사잡음 코드 발생 장치 및 의사잡음 코드 발생방법 | |
US20010002913A1 (en) | Transmission system comprising a station of a first type and a station of a second type and synchronization method | |
JP2000350262A (ja) | 符号生成方法および符号生成回路 | |
KR20010110351A (ko) | 동기 검출 디바이스 | |
KR100326160B1 (ko) | 비동기형 이동통신시스템의 셀탐색 장치 및 방법 | |
KR100305771B1 (ko) | 무선가입자망의 동기신호 수신 장치 | |
US7099381B2 (en) | De-spreading method and de-spreading apparatus | |
JPH09162846A (ja) | スペクトラム拡散方式による伝送システム | |
US7012950B1 (en) | Apparatus for generating pseudo-noises code and method for generating pseudo-noise codes using the same | |
KR950010919B1 (ko) | 코드의 쉬프트와 가산 특성을 이용한 동기획득 장치 및 방법 | |
RU2251801C1 (ru) | Способ поиска многолучевого широкополосного сигнала и устройство для его реализации |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130424 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140424 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |