KR20010084331A

KR20010084331A - Method for forming metal line semiconductor

Info

Publication number: KR20010084331A
Application number: KR1020000009269A
Authority: KR
Inventors: 이홍희; 김연상; 서갑양
Original assignee: 백승준; 주식회사 미뉴타텍
Priority date: 2000-02-25
Filing date: 2000-02-25
Publication date: 2001-09-06
Also published as: KR100338329B1

Abstract

PURPOSE: A method for forming metal lines of a semiconductor device is provided to be capable of forming the metal lines with a simple method as well as remarkably increasing the repeated usage times of a mold used in patterning for copper etching of the metal lines. CONSTITUTION: In a first step, a seed layer for growing metal of predetermined thickness is formed on a substrate(104). In a second step, a polymer mold, which has any micro pattern and deformation substance for providing a growth selectivity on the seed layer is formed on a surface of the micro pattern, is prepared. In a third step, the seed layer is patterned into an active area(110a) and a passive area(110b) by contacting the micro pattern of the polymer mold to the seed layer to make selectively passivation a portion of the seed layer. In a fourth step, target metal lines(120) are formed on the substrate by selectively growing metal of predetermined thickness on only the active area(110a) through a deposition process.

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMING METAL LINE SEMICONDUCTOR}METHODS FOR FORMING METAL LINE SEMICONDUCTOR}

본 발명은 기판상에 미세 패턴을 형성하는 방법에 관한 것으로, 더욱 상세하게는 반도체 소자, 디스플레이 소자 등의 제조 공정시에 필요로 하는 초미세 패턴의 구리 금속 배선을 형성하는 데 적합한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a fine pattern on a substrate, and more particularly, to a metal of a semiconductor device suitable for forming a copper metal wiring of an ultra-fine pattern required in a manufacturing process of a semiconductor device, a display device, and the like. A wiring formation method is related.

잘 알려진 바와 같이, 반도체, 전자, 광전, 자기, 표시 소자 등을 제조할 때 기판상에 미세 패턴, 예를 들면 금속 배선을 형성하는 공정을 수행하게 되는 데, 이와 같이 기판상에 금속 배선을 형성하는 대표적인 기법으로는 빛을 이용하여 미세 패턴을 형성하는 포토리쏘그라피(phtolithography) 방법이 있다.As is well known, in the manufacture of semiconductors, electronics, photoelectrics, magnetics, display elements, etc., a process of forming a fine pattern, for example, metal wirings, on a substrate is performed. Representative techniques are photolithography (phtolithography) method of forming a fine pattern using light.

여기에서, 포토리쏘그라피 방법은 빛에 대한 반응성을 갖는 고분자 물질(예를 들면, 포토레지스트 등)을 패터닝하고자 하는 물질(예를 들면, 알루미늄 등의 금속 물질)이 적층(또는 증착)된 기판상에 도포하고, 목표로 하는 임의의 패턴(예를 들면, 금속 배선 패턴)으로 설계된 레티클을 통해 고분자 물질상에 빛을 투과시켜 노광하며, 현상 공정을 통해 노광된 고분자 물질을 제거함으로써, 패터닝하고자 하는 물질 위에 목표로 하는 미세 패턴을 갖는 패턴 마스크(또는 식각 마스크)를 형성한다. 이후에, 패턴 마스크를 이용하는 식각 공정을 수행함으로써, 기판상에 적층된 물질(금속 물질)을 원하는 패턴으로 패터닝함으로써 원하는 미세 패턴의 금속 배선을 형성한다.Here, the photolithography method is performed on a substrate on which a material (for example, a metal material such as aluminum), which is intended to pattern a polymer material (for example, a photoresist) having a reactivity to light, is laminated (or deposited). Is applied to the polymer material through a reticle designed in a desired pattern (for example, metal wiring pattern) and exposed to light on the polymer material, and the patterned material is removed by removing the exposed polymer material through a developing process. A pattern mask (or etching mask) having a target fine pattern is formed on the material. Thereafter, by performing an etching process using a pattern mask, a metal wiring having a desired fine pattern is formed by patterning a material (metal material) stacked on the substrate in a desired pattern.

잘 알려진 바와 같이, 알루미늄(Al) 및 그 합금 박막은, 높은 전기 전도도, 건식 식각에 의한 패턴 형성의 우수성, 실리콘 산화막과의 우수한 접착성 및 저렴한 가격으로 인해서, 반도체 소자 등의 금속 배선으로 널리 사용되어 왔다.As is well known, aluminum (Al) and its alloy thin films are widely used as metal wirings for semiconductor devices due to their high electrical conductivity, excellent pattern formation by dry etching, excellent adhesion to silicon oxide films, and low price. Has been.

최근의 추세에 비추어 볼 때, 반도체 소자의 집적도 증가에 비례하여 금속 배선의 선폭 감소가 수반되는 데, 그와 같은 선폭 감소는 알루미늄(Al)의 전기적 물질 이동(Electromigration)이나 스트레스 마이그레이션(stressmigration) 등을 심화시켜 단선 발생 가능성을 증가시키는 원인으로 작용하게 되므로써, 반도체 소자 등의 신뢰도를 저하시키는 큰 요인 중 하나가 되고 있다.In light of recent trends, the line width of metal interconnects is reduced in proportion to the increase in the degree of integration of semiconductor devices. Such a decrease in line width is caused by the electrical material migration and stress migration of aluminum (Al). As it acts as a cause to increase the possibility of disconnection by increasing the number, it is one of the major factors that lower the reliability of semiconductor devices and the like.

따라서, 상술한 바와 같이 고집적화되는 반도체 소자 등의 금속 배선 재료로 널리 사용되던 알루미늄(Al)을 대체할 금속 재료로써 최근 들어 구리(Copper : Cu)가 각광받고 있다. 여기에서, 구리는 알루미늄에 비해 비저항이 낮고 전기적 물질 이동이나 스트레스 마이그레이션 특성이 우수하다는 장점을 갖는다.Accordingly, copper (Copper) has recently been in the spotlight as a metal material to replace aluminum (Al), which is widely used as a metal wiring material such as a semiconductor device which is highly integrated as described above. Here, copper has an advantage of low specific resistance and excellent electrical material transfer or stress migration characteristics compared to aluminum.

특히, 구리 배선은 PCB 기판 등에 일부 적용되고 있는 데, 이때 적용되는 구리 배선의 폭은 수백 미크론 정도이다. 그러나, 휴대폰, 소형 액정 표시 소자 등의 발전 경향을 고려할 때 조만간에 수 내지 수십 미크론 정도의 구리 배선을 필요로 하게 될 것이다.In particular, copper wiring is partially applied to a PCB substrate, etc., wherein the width of the copper wiring applied is about several hundred microns. However, considering the development trend of mobile phones, small liquid crystal display devices, etc., it will soon require copper wiring of several to several tens of microns.

한편, 알루미늄 배선에서와 같이 포토리쏘그라피 방법을 이용하여 구리 배선을 형성하고자 하는 경우, 노광 공정의 특성상 천문학적인 설비비와 공정비가 요구되어 제품의 제조 원가를 기하급수적으로 증가시키게 되는 문제가 있으며, 이러한 문제 때문에 실제 적용이 대단히 어렵다는 문제가 있다.On the other hand, when the copper wiring is to be formed using the photolithography method as in the aluminum wiring, there is a problem that the manufacturing cost of the product is increased exponentially due to the astronomical equipment cost and the process cost are required due to the characteristics of the exposure process. There is a problem that the actual application is very difficult because of the problem.

따라서, 상기한 문제점을 해결하기 위하여, 노광 공정을 대체할 수 있는 기술의 하나로써 최근에 제시된 것이 고분자 주형을 기판상에 각인(stamping)시켜 원하는 패턴을 얻는 미세 접촉 프린팅(microcontact printing) 방법이다.Therefore, in order to solve the above problem, one of the techniques which can replace the exposure process has recently been proposed a microcontact printing method of stamping a polymer mold on a substrate to obtain a desired pattern.

이러한 미세 접촉 프린팅 방법은, 원하는 모양의 패턴을 갖는 PDMS(polydimethylsiloxane) 주형(mold)을 준비하고, 주형의 패턴 표면에 구리가 성장할 수 있는 시드(seed) 역할을 하는 팔라듐(Pd)을 콜로이드 형태로 묻히며, 팔라듐이 묻혀진 주형을 기판상에 접촉시켜 팔라듐을 선택적으로 붙이고, 팔라듐이 붙은 부분에만 선택적으로 구리가 성장하도록 하여 구리 배선을 형성하는 방식이다.This micro-contact printing method, preparing a PDMS (polydimethylsiloxane) mold having a pattern of the desired shape, and palladium (Pd), which serves as a seed (seed) for the growth of copper on the pattern surface of the mold in a colloidal form Buried, the palladium-embedded mold is brought into contact with the substrate to selectively attach palladium, and selectively grow copper only in the palladium-attached portion to form a copper wiring.

그러나, 상술한 바와 같은 종래 방법은 표면의 고청정도를 필요로 하기 때문에 공정 조건이 까다롭다는 문제(즉, 생산 수율과 직결되는 문제)가 있으며, 팔라듐을 주형의 패턴 표면에 직접 묻히기 때문에 주형의 패턴 표면이 팔라듐 입자에 의해 오염되어 주형의 반복 사용 횟수를 현저하게 떨어뜨리게 되는 치명적인 단점을 갖는다. 여기에서, 주형의 반복 사용 횟수가 떨어진다는 것은 결국 반도체 소자의 제조 원가를 상승시키는 주요한 요인으로 작용하게 되며, 이러한 점은 결국 시장 경쟁력을 약화시키는 요인으로 작용하게 될 것이다.However, the conventional method described above has a problem that the process conditions are difficult because it requires high cleanliness of the surface (that is, a problem directly related to production yield), and because palladium is directly buried on the pattern surface of the mold, The patterned surface has a fatal disadvantage that it is contaminated by palladium particles, which significantly reduces the number of repeated use of the mold. Here, the reduced number of repeated use of the mold will eventually act as a major factor to increase the manufacturing cost of the semiconductor device, which will eventually weaken the market competitiveness.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 보다 간단한 공정으로 구현 가능하며, 금속 배선의 형성을 위한 패터닝에 사용되는 주형의 반복 사용 횟수를 대폭 증가시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는 데 그 목적이 있다.The present invention is to solve the above-described problems of the prior art, can be implemented in a simpler process, metal wiring formation of a semiconductor device that can significantly increase the number of times the repeated use of the mold used for patterning for the formation of metal wiring The purpose is to provide a method.

본 발명의 다른 목적은 보다 간단한 공정으로 구현 가능하며, 금속 배선용 구리 식각을 위한 패터닝에 사용되는 주형의 반복 사용 횟수를 대폭 증가시킬 수있는 반도체 소자의 금속 배선 형성 방법을 제공하는 데 있다.Another object of the present invention is to provide a method for forming a metal wiring of a semiconductor device that can be implemented in a simpler process, and can significantly increase the number of times the repeated use of the mold used for patterning for copper etching for metal wiring.

상기 목적을 달성하기 위한 일 형태에 따른 본 발명은, 임의의 미세 패턴이 형성된 고분자 주형을 이용하여 기판상에 금속 배선을 형성하는 방법에 있어서, 상기 기판상에 소정 두께의 금속 성장용 시드층을 형성하는 제 1 과정; 임의의 미세 패턴을 가지며, 상기 미세 패턴의 표면상에 상기 시드층에서의 성장 선택성을 부여하기 위한 변형 물질이 형성된 고분자 주형을 준비하는 제 2 과정; 상기 고분자 주형의 미세 패턴 형성측을 상기 금속 성장용 시드층의 접촉시켜 상기 시드층의 일부를 선택적으로 비활성화시킴으로서, 상기 금속 성장용 시드층을 활성 영역과 비활성 영역으로 패터닝하는 제 3 과정; 및 증착 공정을 통해 상기 활성 영역에만 소정 두께의 금속 물질을 선택적으로 성장시킴으로서 상기 기판상에 목표로 하는 금속 배선을 형성하는 제 4 과정으로 이루어진 반도체 소자의 금속 배선 형성 방법을 제공한다.The present invention according to one embodiment for achieving the above object is a method of forming a metal wiring on a substrate by using a polymer mold having an arbitrary fine pattern formed thereon, the seed layer for metal growth having a predetermined thickness on the substrate. Forming a first process; A second process of preparing a polymer mold having an arbitrary fine pattern and having a modifying material formed on the surface of the fine pattern to impart growth selectivity in the seed layer; A third step of patterning the metal growth seed layer into an active region and an inactive region by selectively inactivating a part of the seed layer by contacting the fine pattern forming side of the polymer template with the seed layer for metal growth; And a fourth step of forming a target metal wiring on the substrate by selectively growing a metal material having a predetermined thickness only in the active region through a deposition process.

상기 목적을 달성하기 위한 다른 형태에 따른 본 발명은, 임의의 미세 패턴이 형성된 고분자 주형을 이용하여 기판상에 금속 배선을 형성하는 방법에 있어서, 상기 기판상에 소정 두께의 금속 형성용 시드층을 형성하는 제 1 과정; 상기 시드층의 상부 전면에 걸쳐 균일한 목표 두께를 갖는 금속 배선층을 형성하는 제 2 과정; 임의의 미세 패턴을 가지며, 상기 미세 패턴의 표면상에 상기 금속 배선층에 대한 식각 선택성을 부여하기 위한 변형 물질이 형성된 고분자 주형을 준비하는 제 3 과정; 상기 고분자 주형의 미세 패턴 형성측을 상기 금속 배선층에 접촉시켜 상기 금속 배선층의 일부를 선택적으로 변형시킴으로서, 임의의 패턴을 갖는 금속 변형층을 형성하는 제 4 과정; 및 상기 금속 변형층을 식각 장벽층으로 이용하는 식각 공정을 통해 상기 금속 변형층이 형성되지 않은 상기 금속 배선층을 선택적으로 제거함으로서, 상기 기판상에 목표로 하는 금속 배선을 형성하는 제 5 과정으로 이루어진 반도체 소자의 금속 배선 형성 방법을 제공한다.According to another aspect of the present invention, there is provided a method of forming a metal wiring on a substrate using a polymer mold having an arbitrary fine pattern, wherein the seed layer for forming a metal having a predetermined thickness is formed on the substrate. Forming a first process; A second process of forming a metal wiring layer having a uniform target thickness over the entire upper surface of the seed layer; A third step of preparing a polymer mold having an arbitrary fine pattern and having a modification material formed thereon on the surface of the fine pattern to impart etching selectivity to the metal wiring layer; A fourth step of forming a metal strain layer having an arbitrary pattern by selectively modifying a part of the metal interconnect layer by contacting the fine pattern formation side of the polymer mold with the metal interconnect layer; And a fifth process of forming a target metal wiring on the substrate by selectively removing the metal wiring layer on which the metal strain layer is not formed through an etching process using the metal strain layer as an etch barrier layer. Provided is a method for forming metal wirings of an element.

도 1a 내지 1i는 본 발명의 일 실시예에 따라 기판상에 금속 배선을 형성하는 과정을 도시한 공정 순서도,1A to 1I are process flowcharts illustrating a process of forming metal wires on a substrate according to an embodiment of the present invention;

도 2a 내지 2d는 본 발명의 다른 실시예에 따라 기판상에 금속 배선을 형성하는 과정을 도시한 공정 순서도,2A to 2D are process flowcharts illustrating a process of forming metal wires on a substrate according to another embodiment of the present invention;

도 3a 내지 3d는 본 발명의 변형 실시예에 따라 기판상에 후막의 금속 배선을 형성하는 과정을 도시한 공정 순서도.3A-3D are process flow diagrams illustrating a process of forming a metal wiring of a thick film on a substrate according to a modified embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

104, 204, 304 : 에폭시 기판 110, 206 : 시드층104, 204, 304: epoxy substrate 110, 206: seed layer

110a, 310a : 활성 영역 110b, 310b : 비활성 영역110a, 310a: active area 110b, 310b: inactive area

114, 210, 322 : 고분자 주형 116, 212, 324 : 변형 물질114, 210, 322: polymer template 116, 212, 324: modified material

120, 208, 320: 금속 배선 208', 320' : 금속 배선층120, 208, 320: metal wiring 208 ', 320': metal wiring layer

320a : 잉여 금속층 214, 326 : 금속 변형층320a: surplus metal layer 214, 326: metal deformation layer

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.

이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[실시예 1]Example 1

먼저, 본 실시예의 핵심 기술사상은, 원하는 모양의 패턴을 갖는 주형(mold)의 패턴 표면에 배선용 금속 물질(예를 들면, 구리)이 성장할 수 있는 시드(seed) 역할을 하는 팔라듐(Pd)을 콜로이드 형태로 묻히고 이를 기판상에 접촉시켜 팔라듐을 선택적으로 붙인 다음 팔라듐이 붙은 부분에만 배선용 금속 물질을 선택적으로 성장시켜 배선을 형성하는 전술한 종래 방법과는 달리, 배선을 형성하고자 하는 기판(에폭시 기판)의 상부 전면에 팔라듐(Pd) 입자를 도포하고, 배선용 금속 물질(예를 들면, 구리, 알루미늄 등)를 성장시키고자 하는 팔라듐 입자 영역을 제외한 나머지 팔라듐 입자 영역의 활성을 제거(즉, 비활성화)하며, 이러한 팔라듐 입자의 활성 제거 영역을 이용하여 목표로 하는 금속 배선을 형성한다는 것으로, 이러한기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.First, the core technical idea of the present embodiment is palladium (Pd), which serves as a seed for the growth of a wiring metal material (for example, copper) on a pattern surface of a mold having a pattern having a desired shape. Unlike the above-described conventional method of forming a wiring by forming a wiring by buried in a colloidal form and contacting it on a substrate to selectively attach palladium and then selectively growing a metal material for wiring only on the portion where the palladium is attached, the substrate (epoxy substrate) Palladium (Pd) particles are applied to the entire upper surface of the C), and the activity of the remaining palladium particle regions other than the palladium particle region to grow wiring metal material (e.g., copper, aluminum, etc.) is removed (ie, deactivated). By using the active removal region of the palladium particles to form a target metal wiring, through the technical means to the present invention It is easy to achieve this purpose.

이를 위하여, 본 실시예에서는 기판상에 형성된 팔라듐 입자를 선택적으로 비활성화(즉, 금속 물질의 성장 선택성 부여)시키기 위한 물질로써, 산계열 용액(예를 들면, 불산(Hf) 또는 염산(Hcl) 등)이나 기타 산화제를 이용할 수 있다.To this end, in the present embodiment, as a material for selectively inactivating (ie, giving growth selectivity of a metal material) palladium particles formed on a substrate, an acid-based solution (for example, hydrofluoric acid (Hf) or hydrochloric acid (Hcl), etc.). ) And other oxidants may be used.

도 1a 내지 1i는 본 발명의 일 실시예에 따라 기판상에 금속 배선을 형성하는 과정을 도시한 공정 순서도이다.1A to 1I are process flowcharts illustrating a process of forming metal wires on a substrate according to an embodiment of the present invention.

본 발명에서는 구리, 알루미늄 등과 같은 여러 가지 형태의 금속 배선을 기판(에폭시 기판)상에 형성할 수 있는 데, 본 실시예에서는 기판상에 구리 배선을 형성하는 것을 일예로서 설명한다.In the present invention, various types of metal wirings such as copper and aluminum can be formed on a substrate (epoxy substrate). In this embodiment, forming copper wiring on the substrate will be described as an example.

도 1a를 참조하면, 구리 배선을 형성하고자 하는 에폭시 기판(104)을 통상적인 세척 용액(102)이 담긴 용기(100)에 넣고 기설정된 소정 시간(예를 들면, 5분 등) 동안 세척한 후, 용기(100)로부터 에폭시 기판(104)을 꺼내어 증류수로 다시 세척한다.Referring to FIG. 1A, an epoxy substrate 104 on which copper wiring is to be formed is placed in a container 100 containing a conventional cleaning solution 102 and washed for a predetermined time (eg, 5 minutes, etc.). The epoxy substrate 104 is taken out of the container 100 and washed again with distilled water.

이어서, 도 1b에 도시된 바와 같이, 프리-딥(pre-dip) 용액(106)이 담겨진 용기(100)에 에폭시 기판(104)을 넣어 기설정된 소정 시간(예를 들면, 5분 등) 동안 방치시킨다. 여기에서, 에폭시 기판(104)을 프리-딥 용액(106)에 담가 소정 시간 동안 방치하는 것은 에폭시 기판(104)의 표면에 잔류하는 수분을 완전히 제거하여 에폭시 기판(104)의 표면에 구리(Cu)가 성장할 수 있는 시드(seed) 역할을 하는 팔라듐(Pd)이 잘 달라붙도록 하기 위해서이다.Subsequently, as shown in FIG. 1B, the epoxy substrate 104 is placed in the container 100 containing the pre-dip solution 106 for a predetermined time (eg, 5 minutes, etc.). Let it stand. Here, the immersion of the epoxy substrate 104 in the pre-dip solution 106 and left for a predetermined time completely removes the moisture remaining on the surface of the epoxy substrate 104 to prevent copper (Cu) from the surface of the epoxy substrate 104. This is to ensure that the palladium (Pd), which acts as a seed for growth), adheres well.

그런 다음, 도 1c에 도시된 바와 같이, 팔라듐 촉매 용액(108)이 담긴용기(100)에 수분이 완전히 제거된 에폭시 기판(104)을 넣어 기설정된 소정 시간(예를 들면, 5분 등) 동안 넣어 둠으로서, 에폭시 기판(104)의 표면에 팔라듐층(110')을 형성하는 데, 여기에서 팔라듐층(110')은 실질적으로 Pd-Sn₃형태로 에폭시 기판(104)의 표면에 달라붙어 있다.Then, as shown in Figure 1c, the epoxy substrate 104 is completely removed from the container 100 containing the palladium catalyst solution 108 for a predetermined time (for example, 5 minutes, etc.) As a result, the palladium layer 110 'is formed on the surface of the epoxy substrate 104, where the palladium layer 110' is substantially attached to the surface of the epoxy substrate 104 in the form of Pd-Sn ₃ . have.

다음에, 팔라듐층(110')이 형성된 에폭시 기판(104)을 증류수로 세척한 후, 도 1d에 도시된 바와 같이, 통상적인 엑셀레이터 용액(112)이 담긴 용기(100)에 기설정된 소정 시간(예를 들면, 1분 등) 동안 넣어 둠으로서 에폭시 기판(104) 표면의 주석(Sn)을 제거한다.Next, after the epoxy substrate 104 on which the palladium layer 110 'is formed is washed with distilled water, as shown in FIG. 1D, a predetermined time (predetermined time) is set in the container 100 containing the conventional accelerator solution 112. For example, the tin (Sn) on the surface of the epoxy substrate 104 is removed by leaving it for one minute or the like.

이어서, 주석이 제거된 에폭시 기판(104)을 용기(100)로부터 꺼내어 증류수로 세척하고, 질소를 불어 넣어 소정 시간 동안 말림으로서, 도 1e에 도시된 바와 같은 형태의 순수 팔라듐(Pd)으로 된 구리 성장용 시드층(110)이 형성된 에폭시 기판(104)을 완성한다.The tin-free epoxy substrate 104 is then removed from the vessel 100, washed with distilled water, blown with nitrogen and dried for a predetermined time, thereby forming pure palladium (Pd) copper as shown in FIG. 1E. The epoxy substrate 104 having the seed layer 110 for growth is formed.

한편, 본 발명에 따라 에폭시 기판상에 금속 배선을 형성하기 위하여, 원하는 모양의 패턴이 형성된 PDMS 고분자 주형이 준비되는 데, 이 준비된 고분자 주형을 산계열 용액, 예를 들면 Hf : MeOH(부피비 2 : 8) 용액 또는 Hcl(35%) 용액에 담가 용액을 침투시킴으로서, 주형에 형성된 패턴의 표면에 불화 수소(Hf), 즉 시드층 변형 물질을 형성(또는 도포)한다.On the other hand, in order to form a metal wiring on the epoxy substrate according to the present invention, a PDMS polymer mold having a pattern of a desired shape is prepared, the prepared polymer template is an acid-based solution, such as Hf: MeOH (volume ratio 2: 8) Immerse in solution or Hcl (35%) solution to infiltrate the solution to form (or apply) hydrogen fluoride (Hf), ie, seed layer modification material, on the surface of the pattern formed in the mold.

이어서, 도 1f에 도시된 바와 같이, 패턴의 표면상에 시드층 변형 물질(116)이 묻혀진 고분자 주형(114)을 구리 성장용 시드층(110)에 기설정된 소정 시간(예를 들면, 5분 내지 10분 등) 동안 접촉시킴으로써, 구리 성장용 시드층(110)의 일부를 선택적으로 비활성화시킨다. 즉, 시드층 변형 물질이 접촉되는 구리 성장용 시드층(110)은 산의 수소 이온 때문에 팔라듐이 비활성화된다.Subsequently, as shown in FIG. 1F, the polymer mold 114 having the seed layer modifying material 116 buried on the surface of the pattern is set in the seed layer 110 for copper growth for a predetermined time (for example, 5 minutes). To 10 minutes, etc.) to selectively deactivate a portion of the seed layer 110 for copper growth. That is, in the seed layer 110 for copper growth, in which the seed layer modification material is in contact, palladium is deactivated due to the hydrogen ions of the acid.

따라서, 구리 성장용 시드층(110)은, 일예로서 도 1g에 도시된 바와 같이, 일정한 패턴(즉, 고분자 주형에 새겨진 패턴)을 가지고 활성 영역(110a)과 비활성 영역(110b)으로 구분된다.Therefore, the copper growth seed layer 110 is divided into an active region 110a and an inactive region 110b having a constant pattern (ie, a pattern engraved in a polymer template), as shown in FIG. 1G.

다음에, 도 1h에 도시된 바와 같이, 비전해 용액(118)이 담긴 용기(100)에 기설정된 소정 시간 동안 넣어 활성 영역(110a)상에 목표로 하는 두께의 구리를 선택적으로 성장시킴으로서, 도 1i에 도시된 바와 같이, 원하는 두께의 금속 배선층(120)을 형성한다. 여기에서, 비활성 영역(110b)은 구리에 대한 성장 억제층으로 작용하여 구리의 성장을 억제시키기 때문에 활성 영역(110a)상에만 금속 배선층(120)이 형성된다.Next, as shown in FIG. 1H, the copper 100 having the target thickness is selectively grown on the active region 110a by being put in the container 100 containing the non-electrolytic solution 118 for a predetermined time. As shown in 1i, a metal wiring layer 120 of a desired thickness is formed. Here, since the inactive region 110b serves as a growth inhibiting layer for copper to suppress the growth of copper, the metal wiring layer 120 is formed only on the active region 110a.

즉, 본 실시예에 따르면, 팔라듐을 주형의 패턴에 묻혀 금속 물질(구리 등)의 성장 억제를 위한 패터닝을 실현하는 전술한 종래 방법과는 달리, 팔라듐을 에폭시 기판의 표면에 균일하게 도포한 후 산의 수소 이온을 이용하여 도포된 팔라듐을 선택적으로 비활성화 시킴으로서 금속 물질(구리 등)의 성장 억제를 위한 패터닝을 실현한다.That is, according to this embodiment, unlike the above-mentioned conventional method of realizing patterning for suppressing the growth of a metal material (copper, etc.) by embedding palladium in a mold pattern, palladium is uniformly coated on the surface of the epoxy substrate. By selectively deactivating the applied palladium using hydrogen ions of the acid, patterning for growth inhibition of metal material (copper or the like) is realized.

한편, 본 실시예에서는 비전해 용액에 담아 구리를 성장시키는 것으로 하여 설명하였으나, 구리가 자라는 속도가 느린 경우, 상기와는 달리, 비전해 용액으로 조금만 성장(1차 성장)시킨 후 곧바로 전해 용액에 담가 전기 증착(2차 성장)시킴으로서 그 성장 속도를 빠르게 조절할 수도 있다.Meanwhile, in the present embodiment, the copper is grown in the non-electrolytic solution. However, in the case where the copper grows slowly, unlike the above, the copper is grown in the non-electrolytic solution for a short time (primary growth) and then immediately added to the electrolytic solution. The growth rate can also be quickly controlled by immersion electrodeposition (secondary growth).

또한, 본 실시예에서는 일예로서 구리 금속을 형성하는 과정에 대해 설명하였으나 본 발명이 반드시 이에 국한되는 것은 아니며, 이 기술분야의 숙련자라면 알루미늄 등과 같은 다른 금속 배선을 형성하는 경우에도 쉽게 적용할 수 있음을 명백하게 이해할 수 있을 것이다.In addition, the present embodiment has been described a process of forming a copper metal as an example, but the present invention is not necessarily limited thereto, and those skilled in the art can easily apply to the case of forming other metal wiring such as aluminum. Will be clearly understood.

이상 설명한 바와 같이, 본 실시예에 따른 반도체 소자의 금속 배선 형성 방법은, 종래 방법에서와 같이 팔라듐을 주형의 패턴 표면에 직접 묻히지 않고, 기판의 표면상에 팔라듐을 균일하게 도포한 후 팔라듐을 비활성화시키는 변형 물질이 붙은 고분자 주형의 패턴을 팔라듐에 접촉시켜 팔라듐을 선택적으로 비활성화시키고, 이 비활성화된 팔라듐 영역을 금속 물질 성장 억제층으로 이용하여 기판상에 금속 배선을 형성하기 때문에 팔라듐 입자에 의해 고분자 주형의 패턴 표면이 오염되는 것을 확실하게 방지할 수 있다. 따라서, 본 실시예에 따르면, 고분자 주형을 거의 반영구적으로 사용할 수 있다.As described above, the metal wiring formation method of the semiconductor device according to the present embodiment is not directly buried with palladium on the pattern surface of the mold as in the conventional method, and the palladium is inactivated after uniformly applying palladium on the surface of the substrate. Palladium is selectively inactivated by contacting the pattern of the polymer template with the modified material to be made to the palladium, and the metal mold is formed by the palladium particles because the metal palladium is formed on the substrate using the inactivated palladium region as the metal material growth inhibiting layer. The surface of the pattern can be reliably prevented from being contaminated. Therefore, according to this embodiment, the polymer template can be used almost semi-permanently.

[실시예 2]Example 2

본 실시예에 따른 금속 배선 형성 방법은, 부가적 방법, 즉 성장 선택성을 갖도록 금속 성장용 시드층을 활성 영역과 비활성 영역으로 패터닝한 후 증착 공정을 통해 활성 영역에만 금속 물질을 성장시킴으로서 금속 배선을 형성하는 전술한 실시예 1과는 달리, 금속 배선용 물질을 기판상에 먼저 증착한 후에 식각 저항력을 갖도록 금속 물질의 일부를 선택적으로 변형(즉, 식각 선택성 부여)시켜 패터닝하며, 변형된 금속 물질을 식각 장벽층으로 하는 식각 공정을 금속 물질의 일부를 제거하는 감쇄적 방법을 통해 목표로 하는 금속 배선을 형성한다는 점이 다르며, 이러한 점을 제외한 다른 공정들은 전술한 실시예 1에서의 공정들과 실질적으로 동일하다.In the method for forming a metal wiring according to the present embodiment, an additional method, that is, by patterning the seed layer for metal growth into an active region and an inactive region so as to have growth selectivity, the metal wiring is formed by growing a metal material only in the active region through a deposition process. Unlike Embodiment 1 described above, the metal wiring material is first deposited on a substrate, and then a portion of the metal material is selectively deformed (ie, etch selectivity) and patterned so as to have an etch resistance. The difference is that the etching process using the etching barrier layer forms a target metal wiring through an attenuating method of removing a part of the metal material, except that the other processes are substantially the same as those of Example 1 described above. same.

즉, 본 실시예에 따른 금속 배선 형성 방법은, 도 1a 내지 1e에 도시된 바와 같은 공정을 통해 기판상에 팔라듐층(또는 시드층)을 형성하는 과정이 전술한 실시예 1에서의 과정들과 실질적으로 동일하다.That is, in the method of forming the metal wiring according to the present embodiment, the process of forming the palladium layer (or the seed layer) on the substrate through the process as shown in Figs. Substantially the same.

따라서, 시드층(또는 팔라듐층)(206)이 형성된 에폭시 기판(204)을 통상적인 구리 비전해 용액(202)이 담긴 용기(200)에 소정 시간 동안 넣어 성장시킴으로서, 도 2a에 도시된 바와 같이, 시드층(206)상에 균일한 목표 두께를 갖는 금속 배선층(208')을 형성한다.Thus, the epoxy substrate 204 on which the seed layer (or palladium layer) 206 is formed is grown in a container 200 containing a conventional copper electroless solution 202 for a predetermined time, as shown in FIG. 2A. A metal wiring layer 208 'having a uniform target thickness is formed on the seed layer 206.

다음에, 본 발명에 따라 에폭시 기판상에 금속 배선을 형성하기 위하여, 원하는 모양의 패턴이 형성된 PDMS 고분자 주형이 준비되는 데, 이 준비된 고분자 주형을 산계열 용액, 예를 들면 Hf : MeOH(부피비 2 : 8) 용액 또는 Hcl(35%) 용액에 담가 용액을 침투시킴으로서, 주형에 형성된 패턴의 표면에 불화 수소(Hf), 즉 금속 배선층 변형 물질(212)을 형성(또는 도포)한다.Next, in order to form a metal wiring on the epoxy substrate according to the present invention, a PDMS polymer mold in which a pattern of a desired shape is formed is prepared, and the prepared polymer template is prepared using an acid-based solution such as Hf: MeOH (volume ratio 2). : 8) Immerse in solution or Hcl (35%) solution to infiltrate the solution to form (or apply) hydrogen fluoride (Hf), that is, metal wiring layer modification material 212, on the surface of the pattern formed in the mold.

이어서, 금속 배선층(208')이 형성된 에폭시 기판(204)을 용기(200)로부터 꺼내어 증류수로 세척하고 질소를 불어넣어 잘 말린 후, 도 2b에 도시된 바와 같이, 패턴의 표면상에 금속 배선층 변형 물질(212)이 묻혀진 고분자 주형(210)을 금속 배선층(208')에 기설정된 소정 시간(예를 들면, 5분 내지 10분 등) 동안 접촉시킴으로써, 금속 배선층(208')의 일부를 선택적으로 변형(즉, 식각을 위한 패터닝)시킨다. 즉, 금속 배선층 변형 물질(212)이 접촉되는 금속 배선층(208')은 산의 수소 이온에 의해 변형되는 데, 이와 같이 형성된 금속 변형층(214)은 후속하는 식각 공정을 수행할 때 식각 장벽층으로써 기능하게 된다. 이때, 형성되는 금속 변형층(214)의 두께는 금속 배선을 기능성 등을 고려할 때 대략 수십 나노미크론 정도로 하는 것이 바람직하며, 이러한 두께는 기판에 대한 주형의 접촉 시간을 조절하여 제어할 수 있다.Subsequently, the epoxy substrate 204 on which the metal wiring layer 208 'is formed is taken out of the container 200, washed with distilled water, blown with nitrogen, and dried well, and as shown in FIG. 2B, the metal wiring layer is deformed on the surface of the pattern. A portion of the metal wiring layer 208 'is selectively contacted by contacting the polymer mold 210 embedded with the material 212 with the metal wiring layer 208' for a predetermined time (for example, 5 to 10 minutes, etc.). Deformation (ie patterning for etching). That is, the metal wiring layer 208 'to which the metal wiring layer modification material 212 is contacted is deformed by hydrogen ions of an acid, and the metal deformation layer 214 thus formed is an etch barrier layer when performing the subsequent etching process. Function. In this case, the thickness of the metal strain layer 214 is preferably set to about tens of nanomicrons in consideration of the functionality of the metal wiring, this thickness can be controlled by adjusting the contact time of the mold to the substrate.

마지막으로, 도 2c에 도시된 바와 같이, 식각 용액(216)이 담긴 용기(200)에 기설정된 소정 시간 동안 넣어 식각 공정을 수행함으로서, 도 2d에 도시된 바와 같이, 임의의 패턴 형상을 갖는 금속 배선(208)을 형성한다. 즉, 금속 변형층(214)을 식각 장벽층으로 하는 식각 공정을 수행하여 금속 변형층(214)이 형성되지 않은 금속 배선층(208')을 시드층(206)이 노출될 때까지 제거함으로서 임의의 패턴을 갖는 금속 배선(208)을 형성한다. 이때, 금속 변형층(214)은 식각 공정을 통해 대부분이 제거될 수 있으며, 필요하다면 임의의 공정을 통해 제거할 수도 있다.Finally, as shown in FIG. 2C, the etching process is performed by putting the etching solution 216 in the container 200 for a predetermined time, and as shown in FIG. 2D, the metal having an arbitrary pattern shape may be formed. The wiring 208 is formed. That is, by performing an etching process using the metal strain layer 214 as an etch barrier layer, the metal wiring layer 208 ′ where the metal strain layer 214 is not formed is removed until the seed layer 206 is exposed. A metal wiring 208 having a pattern is formed. In this case, most of the metal strain layer 214 may be removed through an etching process, and may be removed through an optional process if necessary.

따라서, 본 실시예에 따른 금속 배선 형성 방법은, 전술한 실시예 1에서와 마찬가지로, 실질적으로 동일한 효과(또는 결과)를 얻을 수 있다.Therefore, the metal wiring forming method according to the present embodiment can achieve substantially the same effects (or results) as in the above-described first embodiment.

[변형 실시예]Modified Example

본 변형 실시예에 따른 금속 배선 형성 방법은, 실질적으로 전술한 실시예 1과 실시예 2를 결합시킨 형태라고 볼 수 있다.The metal wiring forming method according to the present modified embodiment may be regarded as a form in which the above-described first and second embodiments are substantially combined.

즉, 전술한 실시예 1에 따른 부가적 방법을 이용하여 금속 배선을 형성할 때 금속 배선층을 상대적으로 두껍게 형성(후막의 금속 배선 형성)하고자 하는 경우에는 비전해 용액에 기판을 담수시키는 시간을 더 길게 가져가야 하는 데, 이 경우 활성 영역에만 금속 물질이 성장되는 것이 아니라 비활성 영역에도 금속 물질이 형성될 수 있다.That is, when forming the metal wiring by using the additional method according to the first embodiment described above, if the metal wiring layer is to be formed relatively thick (forming the metal wiring of the thick film), the time for freshening the substrate in the electroless solution is further increased. In this case, the metal material may be formed not only in the active region but also in the inactive region.

따라서, 상기한 요인으로 인해 금속 배선의 패턴 정밀도가 저하되면 인접하는 금속 배선간에 숏트 등이 야기되어 반도체 소자의 신뢰도를 떨어뜨릴 수 있기 때문에 반드시 이를 제거해야 할 필요가 있으며, 본 변형 실시예는 이러한 점들을 고려한 금속 배선 형성 방법의 개선에 관련된다.Therefore, if the pattern precision of the metal wiring is degraded due to the above factors, short circuits may occur between adjacent metal wirings, which may lower the reliability of the semiconductor device. It is related with the improvement of the metal wiring formation method which considered the point.

도 3a 내지 3d는 본 발명의 변형 실시예에 따라 기판상에 후막의 금속 배선을 형성하는 과정을 도시한 공정 순서도이다.3A to 3D are process flowcharts illustrating a process of forming a metal wiring of a thick film on a substrate according to a modified embodiment of the present invention.

본 변형 실시예에 따른 방법은, 성장 선택성을 갖도록 금속 성장용 시드층을 활성 영역과 비활성 영역으로 패터닝한 후 증착 공정을 통해 활성 영역에 상대적으로 두꺼운(후막의) 금속 물질을 성장시키는 과정은 전술한 실시예 1에서의 과정(도 1a 내지 1i)과 실질적으로 동일하다.In the method according to the present modified embodiment, a process of growing a relatively thick (thick film) metal material on the active region through the deposition process by patterning the seed layer for metal growth into an active region and an inactive region to have growth selectivity is described above. It is substantially the same as the procedure (FIGS. 1A-1I) in one embodiment.

다만, 다른 점이 있다면, 활성 영역(310a)에 후막의 금속 배선층(320')을 형성하기 때문에, 도 3a에 도시된 바와 같이, 바람직하지 않게 금속 배선층이 형성되지 않아야 할 비활성 영역(310b)에도 잉여 금속 배선층(320a)이 형성된다는 것이다.However, if there is a difference, since the metal wiring layer 320 'of the thick film is formed in the active region 310a, as shown in FIG. 3A, an excess of the inactive region 310b in which the metal wiring layer should not be formed undesirably is not necessary. The metal wiring layer 320a is formed.

따라서, 전술한 실시예 2에서와 동일한 방법으로 제조, 즉 형성을 목표로 하는 금속 배선과 동일한 패턴을 가지며 그 표면상에 금속 배선층 변형 물질(324)이 묻혀진 고분자 주형(322)을 금속 배선층(320')의 상부에 기설정된 소정 시간(예를들면, 5분 내지 10분 등) 동안 접촉시킴으로써, 금속 배선층(320')의 상부를 변형시킨다. 즉, 금속 배선층 변형 물질(324)이 접촉되는 금속 배선층(320')의 상부는 산의 수소 이온에 의해 변형되는 데, 이와 같이 형성된 금속 변형층(326)은 후속하는 식각 공정을 수행할 때 식각 장벽층으로써 기능하게 된다. 이때, 형성되는 금속 변형층(326)의 두께는 금속 배선을 기능성 등을 고려할 때 대략 수십 나노미크론 정도로 하는 것이 바람직하며, 이러한 두께는 기판에 대한 주형의 접촉 시간을 조절하여 제어할 수 있다.Therefore, the metal mold 322 of the polymer mold 322 having the same pattern as that of the metal wiring to be formed, that is, formed and buried on the surface of the metal mold 322 is manufactured in the same manner as in the second embodiment. The upper part of the metal wiring layer 320 'is deformed by contacting the upper part of') for a predetermined time (for example, 5 minutes to 10 minutes). That is, the upper portion of the metal wiring layer 320 ′ in which the metal wiring layer modification material 324 is contacted is deformed by hydrogen ions of an acid, and the metal deformation layer 326 thus formed is etched when performing a subsequent etching process. It functions as a barrier layer. In this case, the thickness of the metal strain layer 326 to be formed is preferably about tens of nanomicrons in consideration of functionality, such as metal wiring, this thickness can be controlled by adjusting the contact time of the mold to the substrate.

이어서, 도 3c에 도시된 바와 같이, 금속 배선층(320')과 잉여 금속 배선층(320a)이 형성된 에폭시 기판(304)을 식각 용액(328)이 담긴 용기(300)에 기설정된 소정 시간 동안 넣어 식각 공정을 수행함으로서, 도 3d에 도시된 바와 같이, 임의의 패턴 형상을 갖는 후막의 금속 배선(320)을 형성한다. 즉, 금속 변형층(326)을 식각 장벽층으로 하는 식각 공정을 수행하여 비활성 영역(310b)상에 형성된 잉여 금속 배선층(320a)을 제거함으로서 임의의 패턴을 갖는 후막의 금속 배선(320)을 형성한다. 이때, 금속 변형층(326)은 식각 공정을 통해 대부분이 제거될 수 있으며, 필요하다면 임의의 공정을 통해 제거할 수도 있다.Subsequently, as shown in FIG. 3C, the epoxy substrate 304 on which the metal wiring layer 320 ′ and the surplus metal wiring layer 320a are formed is placed in the container 300 containing the etching solution 328 for a predetermined time. By carrying out the process, as shown in FIG. 3D, a thick film metal wiring 320 having an arbitrary pattern shape is formed. That is, by performing an etching process using the metal strain layer 326 as an etch barrier layer, the excess metal wiring layer 320a formed on the inactive region 310b is removed to form a thick metal wiring 320 having an arbitrary pattern. do. In this case, most of the metal strain layer 326 may be removed through an etching process, or may be removed through an optional process if necessary.

따라서, 본 변형 실시예에 따른 금속 배선 형성 방법은, 전술한 실시예 1 및 실시예 2에서와 마찬가지로, 실질적으로 동일한 효과(또는 결과)를 얻을 수 있을 뿐만 아니라 후막의 금속 배선 또한 효과적으로 형성할 수 있다.Therefore, the metal wiring forming method according to the present modified embodiment can not only obtain substantially the same effect (or result) as in the first and second embodiments described above, but also effectively form the metal wiring of the thick film. have.

이상 설명한 바와 같이 본 발명에 따르면, 임의의 패턴을 갖는 주형의 패턴표면에 배선용 금속 물질이 성장할 수 있는 시드 역할을 하는 시드 물질(팔라듐)을 묻히고 이를 기판상에 접촉시켜 시드 물질을 선택적으로 붙인 후 시드 물질이 붙은 부분에만 배선용 금속 물질을 선택적으로 성장시켜 금속 배선을 형성하는 전술한 종래 방법과는 달리, 주형을 이용하여 성장 선택성을 갖도록 패터닝된 시드층(팔라듐층)을 기판상에 형성한 후에 활성화된 영역에만 금속 물질을 선택적으로 성장(부가적 방법)시켜 목표로 하는 금속 배선을 형성하거나 혹은 기판상에 금속 물질을 형성하고 주형을 이용하여 금속 물질의 상부 일부를 식각 장벽층으로 변형시키며 변형된 식각 장벽층을 이용하는 식각 공정을 통해 목표로 하는 금속 배선을 형성(감쇄적 방법)함으로서, 시드 물질(팔라듐) 입자에 의해 고분자 주형의 패턴 표면이 오염되는 것을 확실하게 방지할 수 있기 때문에 고분자 주형을 거의 반영구적으로 사용할 수 있으며, 이를 통해 반도체 소자의 제조 비용을 대폭 절감할 수 있다.As described above, according to the present invention, a seed material (palladium), which serves as a seed for growing a wiring metal material, is buried on a pattern surface of a mold having an arbitrary pattern, and then contacted on the substrate to selectively attach the seed material. Unlike the above-described conventional method of selectively growing a wiring metal material only on a portion where the seed material is attached to form a metal wiring, a seed layer (palladium layer) patterned to have growth selectivity using a mold is formed on a substrate. Selectively growing (additive method) the metal material only in the activated area to form a target metal wiring or forming a metal material on a substrate, and using a mold to transform the upper part of the metal material into an etch barrier layer The etching process using the etch barrier layer to form the target metal wiring (damping method) In this case, since contamination of the surface of the pattern of the polymer mold by the seed material (palladium) particles can be reliably prevented, the polymer mold can be almost semi-permanently used, thereby greatly reducing the manufacturing cost of the semiconductor device.

Claims

임의의 미세 패턴이 형성된 고분자 주형을 이용하여 기판상에 금속 배선을 형성하는 방법에 있어서,In the method of forming a metal wiring on a substrate using a polymer mold formed with an arbitrary fine pattern,

상기 기판상에 소정 두께의 금속 성장용 시드층을 형성하는 제 1 과정;Forming a seed layer for metal growth having a predetermined thickness on the substrate;

임의의 미세 패턴을 가지며, 상기 미세 패턴의 표면상에 상기 시드층에서의 성장 선택성을 부여하기 위한 변형 물질이 형성된 고분자 주형을 준비하는 제 2 과정;A second process of preparing a polymer mold having an arbitrary fine pattern and having a modifying material formed on the surface of the fine pattern to impart growth selectivity in the seed layer;

상기 고분자 주형의 미세 패턴 형성측을 상기 금속 성장용 시드층의 접촉시켜 상기 시드층의 일부를 선택적으로 비활성화시킴으로서, 상기 금속 성장용 시드층을 활성 영역과 비활성 영역으로 패터닝하는 제 3 과정; 및A third step of patterning the metal growth seed layer into an active region and an inactive region by selectively inactivating a part of the seed layer by contacting the fine pattern forming side of the polymer template with the seed layer for metal growth; And

증착 공정을 통해 상기 활성 영역에만 소정 두께의 금속 물질을 선택적으로 성장시킴으로서 상기 기판상에 목표로 하는 금속 배선을 형성하는 제 4 과정으로 이루어진 반도체 소자의 금속 배선 형성 방법.And forming a target metal wiring on the substrate by selectively growing a metal material having a predetermined thickness only in the active region through a deposition process.

제 1 항에 있어서, 상기 방법은:The method of claim 1 wherein the method is:

형성하고자 하는 금속 배선에 대응하는 미세 패턴을 가지며, 상기 미세 패턴의 표면상에 상기 금속 배선에 대한 식각 선택성을 부여하기 위한 변형 물질이 형성된 다른 고분자 주형을 준비하는 제 5 과정;A fifth process of preparing another polymer mold having a fine pattern corresponding to the metal wiring to be formed and having a modification material formed on the surface of the fine pattern to impart etching selectivity to the metal wiring;

상기 다른 고분자 주형의 미세 패턴 형성측을 상기 금속 배선의 상부에 접촉시켜 상기 금속 배선의 상부를 변형시킴으로서, 금속 변형층을 형성하는 제 6 과정; 및A sixth step of forming a metal strain layer by contacting a fine pattern forming side of the another polymer mold with an upper portion of the metal wiring to deform the upper portion of the metal wiring; And

상기 금속 변형층을 식각 장벽층으로 이용하는 식각 공정을 통해 상기 비활성 영역상에 형성된 잉여 금속 배선을 제거함으로서, 상기 기판상에 목표로 하는 최종 금속 배선을 형성하는 제 7 과정을 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.And removing a surplus metal interconnection formed on the inactive region through an etching process using the metal strain layer as an etch barrier layer, thereby forming a final final interconnection on the substrate. A metal wiring formation method of a semiconductor element.

제 2 항에 있어서, 상기 금속 변형층의 두께는, 상기 다른 고분자 주형의 접촉 시간 조절을 통해 임의로 조절 가능한 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method of claim 2, wherein the thickness of the metal strain layer is arbitrarily adjustable by adjusting the contact time of the another polymer mold.

제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 제 1 과정은:The method of claim 1, 2 or 3, wherein the first process comprises:

세척 용액을 이용하여 상기 기판을 세척한 후, 상기 기판의 상부 표면에 잔류하는 수분 성분을 제거하는 제 11 과정;An eleventh process of removing the moisture component remaining on the upper surface of the substrate after washing the substrate using a cleaning solution;

상기 기판을 프리-딥 용액에 소정 시간 동안 담수시켜 상기 기판상에 주석이 함유된 팔라듐을 형성하는 제 12 과정;A twelfth step of forming a tin-containing palladium on the substrate by desalting the substrate in a pre-dip solution for a predetermined time;

상기 기판을 엑셀레이터 용액에 소정 시간 동안 담수시켜 상기 함유된 주석을 제거하여 팔라듐층을 형성하는 제 13 과정; 및A thirteenth step of dehydrating the contained tin by desalting the substrate in an accelerator solution for a predetermined time to form a palladium layer; And

상기 팔라듐층이 형성된 기판을 건조시킴으로서, 팔라듐으로 된 상기 금속 성장용 시드층을 형성하는 제 14 과정을 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.And drying a substrate on which the palladium layer is formed, thereby forming the seed growth layer made of palladium.

제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 변형 물질은, 산계열 용액인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.4. The method for forming a metal wiring of a semiconductor device according to claim 1, 2 or 3, wherein the modifying material is an acid series solution.

제 5 항에 있어서, 상기 산계열 용액은, Hf-MeOH 혼합물 또는 Hcl 용액인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method of claim 5, wherein the acid series solution is a Hf-MeOH mixture or an Hcl solution.

제 6 항에 있어서, 상기 Hf-MeOH 혼합물의 부피비는, 2 : 8인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.7. The method for forming a metal wiring of a semiconductor device according to claim 6, wherein the volume ratio of the Hf-MeOH mixture is 2: 8.

제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 변형 물질은, 산화제인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method for forming a metal wiring of a semiconductor device according to claim 1, 2 or 3, wherein the modifying material is an oxidizing agent.

제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 제 4 과정은, 상기 활성 영역과 비활성 영역을 갖는 기판을 비전해 용액에 소정 시간 동안 담수시켜 상기 활성 영역에만 상기 금속 물질을 성장시킴으로서, 목표로 하는 상기 금속 배선을 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.4. The method of claim 1, 2 or 3, wherein the fourth process is performed by growing a metal material in only the active region by desalting the substrate having the active region and the inactive region in a non-electrolytic solution for a predetermined time. The metal wiring formation method of the semiconductor element characterized by forming the target said metal wiring.

제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 제 4 과정은:4. A process according to claim 1, 2 or 3, wherein the fourth process is:

상기 기판을 비전해 용액에 소정 시간 동안 담수시켜 상기 금속 물질을 소정 두께만큼 1차 성장시키는 제 41 과정; 및A 41 st process of firstly growing the metal material by a predetermined thickness by desalting the substrate in an electrolytic solution for a predetermined time; And

상기 금속 물질이 1차 성장된 상기 기판을 전해 용액에 담수시킨 후 전기 증착을 통해 상기 금속 물질을 소정 두께만큼 2차 성장시킴으로서 목표로 하는 상기 금속 배선을 형성하는 제 42 과정을 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.And a 42nd process of forming the target metal wiring by subjecting the substrate on which the metal material is first grown to an electrolytic solution and then secondly growing the metal material by a predetermined thickness through electro deposition. A metal wiring formation method of a semiconductor element.

제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 금속 배선은, 구리 또는 알루미늄 배선인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method for forming a metal wiring of a semiconductor device according to claim 1, 2 or 3, wherein the metal wiring is copper or aluminum wiring.

상기 기판상에 소정 두께의 금속 형성용 시드층을 형성하는 제 1 과정;Forming a seed layer for forming a metal having a predetermined thickness on the substrate;

상기 시드층의 상부 전면에 걸쳐 균일한 목표 두께를 갖는 금속 배선층을 형성하는 제 2 과정;A second process of forming a metal wiring layer having a uniform target thickness over the entire upper surface of the seed layer;

임의의 미세 패턴을 가지며, 상기 미세 패턴의 표면상에 상기 금속 배선층에 대한 식각 선택성을 부여하기 위한 변형 물질이 형성된 고분자 주형을 준비하는 제 3 과정;A third step of preparing a polymer mold having an arbitrary fine pattern and having a modification material formed thereon on the surface of the fine pattern to impart etching selectivity to the metal wiring layer;

상기 고분자 주형의 미세 패턴 형성측을 상기 금속 배선층에 접촉시켜 상기 금속 배선층의 일부를 선택적으로 변형시킴으로서, 임의의 패턴을 갖는 금속 변형층을 형성하는 제 4 과정; 및A fourth step of forming a metal strain layer having an arbitrary pattern by selectively modifying a part of the metal interconnect layer by contacting the fine pattern formation side of the polymer mold with the metal interconnect layer; And

상기 금속 변형층을 식각 장벽층으로 이용하는 식각 공정을 통해 상기 금속 변형층이 형성되지 않은 상기 금속 배선층을 선택적으로 제거함으로서, 상기 기판상에 목표로 하는 금속 배선을 형성하는 제 5 과정으로 이루어진 반도체 소자의 금속 배선 형성 방법.A semiconductor device comprising a fifth process of forming a target metal wiring on the substrate by selectively removing the metal wiring layer on which the metal strain layer is not formed through an etching process using the metal strain layer as an etch barrier layer. Method of forming metal wiring.

제 12 항에 있어서, 상기 제 1 과정은:The method of claim 12, wherein the first process comprises:

상기 팔라듐층이 형성된 기판을 건조시킴으로서, 팔라듐으로 된 상기 금속 형성용 시드층을 형성하는 제 14 과정을 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.And drying the substrate on which the palladium layer is formed, to form the seed layer for metal formation of palladium.

제 12 항에 있어서, 상기 변형 물질은, 산계열 용액인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method for forming a metal wiring of a semiconductor device according to claim 12, wherein the modifying material is an acid series solution.

제 14 항에 있어서, 상기 산계열 용액은, Hf-MeOH 혼합물 또는 Hcl 용액인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.15. The method of claim 14, wherein the acid series solution is a Hf-MeOH mixture or an Hcl solution.

제 15 항에 있어서, 상기 Hf-MeOH 혼합물의 부피비는, 2 : 8인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method for forming a metal wiring of a semiconductor device according to claim 15, wherein the volume ratio of the Hf-MeOH mixture is 2: 8.

제 12 항에 있어서, 상기 변형 물질은, 산화제인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method for forming a metal wiring of a semiconductor device according to claim 12, wherein the modifying material is an oxidizing agent.

제 12 항에 있어서, 상기 금속 변형층의 두께는, 상기 고분자 주형의 접촉 시간 조절을 통해 임의로 조절 가능한 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method of claim 12, wherein the thickness of the metal strain layer is arbitrarily adjustable by adjusting the contact time of the polymer mold.

제 12 항 내지 제 18 항 중 어느 한 항에 있어서, 상기 금속 배선은, 구리 또는 알루미늄 배선인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The method for forming a metal wiring of a semiconductor device according to any one of claims 12 to 18, wherein the metal wiring is copper or aluminum wiring.