KR20010076485A - Amplifier cicuit for use in a mobile communication device - Google Patents

Abstract

PURPOSE: An amplifying circuit for using in a mobile communication terminal is provided to improve linearity by using a diode or transistor in a source in active device and making larger a swing width. Also, the circuit is provided to control a current by applying a control voltage to a gate. CONSTITUTION: A capacitor(202) and inductor(203) constructs an input matching part for matching input signal. An inductor(212) and capacitor(215) acts as an output matching part for matching output signal. A field effect transistor(209) has a gate connected to the input matching part, a drain connected to a VDD and the output matching part, and a source. A resistor(204) and capacitor(205) are connected in series between the gate and drain of the field effect transistor(209), and acts as a feedback loop. A diode(206) and a resistor(207) are connected in series between a control voltage input end and the gate of the transistor(209), and a resistor(208) is connected between the gate of the transistor(209) and a ground. The resistors(207,208) acts as a voltage dividing part.

Description

이동통신 단말기에 사용하기 위한 증폭회로 {AMPLIFIER CICUIT FOR USE IN A MOBILE COMMUNICATION DEVICE}Amplifier circuit for mobile communication terminal {AMPLIFIER CICUIT FOR USE IN A MOBILE COMMUNICATION DEVICE}

본 발명은 이동통신 단말기에 사용하기 위한 증폭회로에 관한 것으로, 특히 선형성 개선 및 소모전류 절감을 위한 증폭회로에 관한 것이다.The present invention relates to an amplifier circuit for use in a mobile communication terminal, and more particularly, to an amplifier circuit for improving linearity and reducing current consumption.

일반적으로 셀룰라폰(Cellular Phone)이나 PCS(Personal Communication System)폰과 같은 이동통신 단말기의 송신단 및 수신단에는 송수신 신호의 증폭을 위한 증폭회로가 구비된다. 이러한 증폭회로로는 전형적으로 전계효과 트랜지스터(FET: Field Effect Transistor)를 이용한 능동소자가 사용되고 있다. 현재 이동통신 단말기에서 사용되고 있는 전계효과 트랜지스터를 이용한 능동소자는 게이트(Gate)단과 소스(Source)단 사이에 네거티브(NEGATIVE)(-) 전압을 공급할 필요가 있다. 이를 위해서 전계효과 트랜지스터의 소스단에 셀프 바이어스(self bias) 저항을 달아 전압 차이를 발생시킴으로써 드레인(Drain)단과 소스단 사이에 전류를 흐르게 한다. 이러한 구조에 따르면, 셀프 바이어스 저항으로 인해 소스단의 전압 강하가 커지게 되므로, 드레인단과 소스단 사이의 전압 스윙폭이 작아지게 된다.In general, an amplifying circuit for amplifying a transmission / reception signal is provided at a transmitting end and a receiving end of a mobile communication terminal such as a cellular phone or a personal communication system (PCS) phone. As such an amplifier circuit, an active device using a field effect transistor (FET) is typically used. An active device using a field effect transistor currently used in a mobile communication terminal needs to supply a negative (-) voltage between a gate terminal and a source terminal. To this end, a self bias resistor is attached to the source terminal of the field effect transistor to generate a voltage difference, thereby allowing a current to flow between the drain and source terminals. According to this structure, since the voltage drop of the source terminal is increased due to the self biasing resistor, the voltage swing width between the drain terminal and the source terminal is reduced.

이러한 종래 기술에 따른 증폭회로가 도 1에 도시되어 있다. 상기 도 1에 도시된 바와 같이, 증폭회로를 구성하는 전계효과 트랜지스터 107의 소스단(S)에는 셀프 바이어스 저항 108이 접속되어 있다. 상기 증폭회로의 선형성(linearity)은 전계효과 트랜지스터 107의 드레인단(D)과 소스단 (S) 사이의 전압 스윙폭에 의존하여 결정되게 된다.An amplifier circuit according to the prior art is shown in FIG. As shown in FIG. 1, a self bias resistor 108 is connected to the source terminal S of the field effect transistor 107 constituting the amplifier circuit. The linearity of the amplification circuit is determined depending on the voltage swing width between the drain terminal D and the source terminal S of the field effect transistor 107.

한편, 상기 도 1에 도시된 바와 같은 종래 기술의 증폭회로는 전계효과 트랜지스터 107의 소스단(S)에 셀프 바이어스 저항 108을 접속시켜 사용하는 구조이기 때문에, 상기 저항 108에 따른 전압강하로 전계효과 트랜지스터 107의 드레인단(D)과 소스단(S) 사이의 전압 스윙폭이 작아지게 된다. 상기 전계효과 트랜지스터 107의 드레인단(D)과 소스단(S) 사이의 전압 스윙폭이 작아지게 되면, 게이트단(G)의 전압이 증가하더라도 소스단(S)의 전류만 커질뿐 선형성과는 전혀 무관한 결과를 나타내게 되어 효율적으로 능동소자를 사용할 수 없다는 단점이 있다. 즉 도 1에 도시된 바와 같은 구조의 증폭회로는 전계효과 트랜지스터 107의 게이트단(G)의 전압을 계속해서 높여주더라도 드레인단(D)에서 소스단(S)으로 흐르는 전류는 커지지만, 선형성은 개선되지 않는다는 문제점이 있다.On the other hand, the conventional amplifier circuit as shown in FIG. 1 has a structure in which a self-bias resistor 108 is connected to the source terminal S of the field effect transistor 107 to be used. The voltage swing width between the drain terminal D and the source terminal S of the transistor 107 becomes small. When the voltage swing width between the drain terminal D and the source terminal S of the field effect transistor 107 decreases, even if the voltage of the gate terminal G increases, only the current of the source terminal S increases, but not the linearity. There is a disadvantage that the active device can not be used efficiently because the results are irrelevant. That is, in the amplifying circuit shown in FIG. 1, even though the voltage of the gate terminal G of the field effect transistor 107 is continuously increased, the current flowing from the drain terminal D to the source terminal S becomes large, but the linearity is increased. There is a problem that is not improved.

따라서 본 발명의 목적은 이동통신 단말기에 사용하기 위한 증폭회로의 선형성을 향상시키는데 있다.Accordingly, an object of the present invention is to improve the linearity of an amplifier circuit for use in a mobile communication terminal.

본 발명의 다른 목적은 이동통신 단말기에 사용하기 위한 증폭회로에 의한 소모전류를 줄이는데 있다.Another object of the present invention is to reduce the current consumption by an amplifier circuit for use in a mobile communication terminal.

본 발명의 또다른 목적은 이동통신 단말기에 사용하기 위한 증폭회로의 선형성 향상 및 소모전류를 절감시키는데 있다.Still another object of the present invention is to improve linearity and reduce current consumption of an amplifier circuit for use in a mobile communication terminal.

이러한 목적들을 달성하기 위한 본 발명에 따른 증폭회로는 트랜지스터를 이용한 능동소자에서 소스단자에 다이오드나 트랜지스터를 사용하여 전압 스윙폭을 크게하여 선형성을 개선하고, 게이트단자에 제어전압을 인가하여 전류를 조절할 수 있도록 한다.Amplifying circuit according to the present invention for achieving these objects is to improve the linearity by increasing the voltage swing width by using a diode or a transistor in the source terminal in the active device using a transistor, and applies a control voltage to the gate terminal to adjust the current To help.

본 발명에 따르면, 입력단을 통해 입력되는 신호를 정합하기 위한 입력단 정합부와; 출력단을 통해 출력되는 신호를 정합하기 위한 출력단 정합부와; 상기 입력단 정합부에 접속되는 게이트단자와, 전원전압단 및 상기 출력단 정합부에 접속되는 드레인단자와, 소스단자를 구비하는 전계효과 트랜지스터와; 상기 드레인단자와 상기 게이트단자의 사이에 접속된 피드백루프를 구비하는 이동통신 단말기의 증폭회로는: 상기 게이트단자와 접지단의 사이에 접속되고, 미리 설정된 전압레벨 이상에서 상기 전계효과 트랜지스터가 턴온되도록 하는 수단을 더 포함하는 것을 특징으로 한다. 상기 수단은 다이오드, 트랜지스터 혹은 CMOS로서 구현될 수 있다.According to the present invention, an input stage matching unit for matching a signal input through the input terminal; An output stage matching unit for matching a signal output through the output stage; A field effect transistor comprising a gate terminal connected to the input terminal matching section, a drain terminal connected to a power supply voltage terminal and the output terminal matching section, and a source terminal; An amplification circuit of a mobile communication terminal having a feedback loop connected between the drain terminal and the gate terminal is connected between the gate terminal and the ground terminal, and the field effect transistor is turned on above a predetermined voltage level. It further comprises means for. The means may be implemented as a diode, transistor or CMOS.

상기 증폭회로는 상기 이동통신 단말기의 송신단 혹은 수신단에 구비될 수 있고, 상기 게이트단자로 출력 전력 레벨 혹은 입력 전력 레벨에 따라 결정되는 레벨을 가지는 제어전압이 인가되도록 함으로써 증폭회로에서 소모되는 전류를 절감시킬 수 있다. 상기 제어전압은 펄스밀도변조(PDM)신호에 의해 제어될 수 있다. 상기 증폭회로는, 상기 제어전압의 입력단과 상기 게이트단자의 사이에 순방향 직렬접속되어 미리 설정된 레벨 이상의 상기 제어전압을 통과시키는 다이오드와, 상기 다이오드와 상기 접지단의 사이에 직렬 접속되는 제1저항 및 제2저항으로 구성되고, 상기 다이오드를 통과한 상기 제어전압을 분배시켜 상기 게이트단자로 제공하는 전압분배부를 더 포함하여 구성될 수 있다.The amplifying circuit may be provided at a transmitting end or a receiving end of the mobile communication terminal, and a control voltage having a level determined according to an output power level or an input power level is applied to the gate terminal to reduce current consumed in the amplifying circuit. You can. The control voltage may be controlled by a pulse density modulation (PDM) signal. The amplifying circuit includes a diode forward connected in series between the input terminal of the control voltage and the gate terminal to pass the control voltage of a predetermined level or more, a first resistor connected in series between the diode and the ground terminal; And a second voltage divider configured to divide the control voltage through the diode and provide the gate voltage to the gate terminal.

도 1은 종래 기술에 따른 증폭회로의 구성을 보여주는 도면.1 is a view showing the configuration of an amplifier circuit according to the prior art.

도 2는 본 발명에 따른 증폭회로의 구성을 보여주는 도면.2 shows a configuration of an amplifying circuit according to the present invention.

도 3은 도 2에 도시된 증폭회로의 전류 대 출력 전력 억압점 곡선을 보여주는 도면.3 is a diagram showing a current versus output power suppression point curve of the amplifier circuit shown in FIG.

도 4는 도 2에 도시된 증폭회로의 전류 대 입력 전력 억압점 곡선을 보여주는 도면.4 is a diagram showing a current versus input power suppression point curve of the amplifier circuit shown in FIG.

도 5는 도 2에 도시된 증폭회로의 전류 대 OIP3 곡선을 보여주는 도면.FIG. 5 shows the current versus OIP3 curve of the amplifier circuit shown in FIG.

도 6은 도 2에 도시된 증폭회로의 전류 대 IIP3 곡선을 보여주는 도면.Figure 6 shows the current versus IIP3 curve of the amplifier circuit shown in Figure 2;

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조번호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.DETAILED DESCRIPTION A detailed description of preferred embodiments of the present invention will now be described with reference to the accompanying drawings. It should be noted that the same reference numerals and the same elements among the drawings are represented by the same reference numerals and symbols as much as possible even though they are shown in different drawings. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

먼저, 본 출원의 발명자는 이동통신 단말기에 사용하기 위한 증폭회로를 구현함에 있어서 다음과 같은 사실에 유의하고 있음을 밝혀두는 바이다.First, the inventors of the present application will note that the following facts are noted in implementing the amplification circuit for use in a mobile communication terminal.

이동통신 단말기가 통화중일 때 소모되는 전류중 가장 큰 비중을 차지하는 부분은 송신단 및 수신단의 각 블럭에 다양한 용도로 사용되고 있는 증폭기들이다. 따라서 단말기의 통화시간 및 대기시간을 연장하기 위해서는 각 증폭기로 사용되는 능동 소자의 전류를 조절할 수 밖에 없는 것이 현재의 상황이다. 단말기 수신단의 경우 입력 전력이 큰 경우 입력 전력 억압점과의 마진(margin)을 두어 선형성을 확보하기 위해 전류를 증가시켜주기도 하지만, 입력 전력이 크지 않을 경우에는 충분한 마진을 가지고 있으므로, 입력 전력 억압점을 조금만 낮추어도 불필요한 전류 소모를 상당히 줄일 수 있을 것이다. 송신단의 경우도 마찬가지인데, 통화중 실제로 최대 출력 전력을 필요로 하는 경우에는 출력 전력이 크기 때문에 전류를 증가시켜 출력 억압점을 높여 선형성을 확보하지만 그외의 경우에는 출력 억압점을 조금 낮추어도 선형성을 충분히 확보할 수 있기 때문에 전류 소모를 줄일 수 있을 것이다.The largest portion of the current consumed when the mobile communication terminal is busy is the amplifiers used for various purposes in each block of the transmitter and the receiver. Therefore, in order to extend the talk time and standby time of the terminal, the current situation has to adjust the current of the active element used as each amplifier. In the case of the terminal receiving terminal, when the input power is large, a margin with the input power suppression point is added to increase the current to secure linearity. However, when the input power is not large, the terminal receiving terminal has sufficient margin. A small reduction in V will significantly reduce unnecessary current consumption. The same is true for the transmitter, but if the actual maximum output power is required during a call, the output power is large, so the current is increased to increase the output suppression point to ensure linearity. This can be enough to reduce current consumption.

따라서 본 출원의 발명자는 능동소자(증폭회로)의 전류를 조절함에 따라 선형성을 확보하면서도 전류소모를 절감할 수 있도록 하는 도 2에 도시된 바와 같은 새로운 구조의 증폭회로를 제시한다.Accordingly, the inventor of the present application proposes an amplifying circuit having a new structure as shown in FIG. 2, which can reduce current consumption while securing linearity by adjusting the current of an active element (amplification circuit).

상기 도 2를 참조하면, 본 발명에 따른 증폭회로는 신호 입력단(INPUT), 신호 출력단(OUTPUT), 전원전압단(VDD), 제어전압 입력단(V_CONTROL)을 구비하고 있고, 상기 신호 입력단을 통해 입력되는 신호를 증폭하여 출력하기 위한 능동소자인 전계효과 트랜지스터(FET: Field Effect Transistor) 209를 포함한다. 상기 전계효과 트랜지스터 209는 게이트단자(G)와, 드레인단자(D)와, 소오스단자(S)를 구비한다.Referring to FIG. 2, the amplifying circuit according to the present invention includes a signal input terminal INPUT, a signal output terminal OUTPUT, a power supply voltage terminal VDD, and a control voltage input terminal V_CONTROL. A field effect transistor (FET) 209, which is an active element for amplifying and outputting a signal, is included. The field effect transistor 209 includes a gate terminal G, a drain terminal D, and a source terminal S.

상기 신호 입력단에는 입력신호를 정합하기 위한 입력 정합부로서 기능하는 캐패시터 202 및 인덕터 203이 접속된다. 상기 캐피시터 202의 일측은 상기 신호 입력단에 접속되고, 다른 일측은 접지단에 접속된다. 상기 인덕터 203의 일측은 상기 신호 입력단에 접속된다. 즉 상기 캐패시터 202와 인덕터 203은 병렬 접속되어 입력 정합부를 구성한다. 상기 신호 입력단과 상기 입력 정합부의 사이에는 캐패시터 201이 더 접속된다.The signal input terminal is connected with a capacitor 202 and an inductor 203 serving as an input matching section for matching an input signal. One side of the capacitor 202 is connected to the signal input terminal, and the other side is connected to the ground terminal. One side of the inductor 203 is connected to the signal input terminal. That is, the capacitor 202 and the inductor 203 are connected in parallel to form an input matching unit. A capacitor 201 is further connected between the signal input terminal and the input matching section.

상기 전원전압단 및 상기 신호 출력단에는 출력신호를 정합하기 위한 출력 정합로부서 기능하는 인덕터 212 및 캐패시터 215가 접속된다. 상기 인덕터 212의 일측은 상기 전원전압단에 접속되고, 다른 일측은 전계효과 트랜지스터 209의 드레인단자에 접속된다. 상기 캐패시터 215의 일측은 상기 전계효과 트랜지스터 209의 드레인단자에 접속되고, 다른 일측은 상기 신호 출력단에 접속된다. 상기 전원전압단으로는 3.0볼트(Volt)의 전원전압이 제공될 수 있다. 상기 전원전압단과 접지단의 사이에는 병렬 접속된 캐패시터들 213,214가 접속된다. 상기 전계효과 트랜지스터 209의 게이트단자와 드레인단자의 사이에는 저항 204와, 캐패시터 205가 직렬접속되어 증폭회로의 안정도를 위한 피드백 루프(feedback loop)로서 기능한다.The power supply voltage terminal and the signal output terminal are connected to an inductor 212 and a capacitor 215 serving as an output matching unit for matching an output signal. One side of the inductor 212 is connected to the power supply voltage terminal, and the other side of the inductor 212 is connected to the drain terminal of the field effect transistor 209. One side of the capacitor 215 is connected to the drain terminal of the field effect transistor 209, and the other side is connected to the signal output terminal. The power supply voltage terminal may be provided with a power supply voltage of 3.0 Volts. Capacitors 213 and 214 connected in parallel are connected between the power supply voltage terminal and the ground terminal. A resistor 204 and a capacitor 205 are connected in series between the gate terminal and the drain terminal of the field effect transistor 209 to function as a feedback loop for stability of the amplifier circuit.

위에서 설명한 바와 같은 구성요소들은 도 1에서 이미 도시한 바와 같이 증폭회로를 구성하는 일반적인 요소들이다. 본 발명에 따른 증폭회로는 상기 구성요소들 이외에 다음과 같은 구성요소들을 구비하는 것을 특징으로 하고 있다.As described above, the components described above are general elements constituting the amplifier circuit as shown in FIG. 1. The amplifying circuit according to the present invention is characterized by including the following components in addition to the above components.

상기 전계효과 트랜지스터 209의 소스단자와 접지단의 사이에는 다이오드 210이 순방향 접속되고, 이 다이오드 210에 대해 병렬로 캐패시터 211이 접속된다. 제어전압 입력단과 상기 전계효과 트랜지스터 209의 게이트단자 사이에는 다이오드 206과 저항 207이 순방향 직렬접속된다. 상기 전계효과 트랜지스터 209의 게이트단자와 접지단의 사이에는 저항 208이 접속된다. 상기 저항들 207,208은 제어전압 입력단을 통해 입력된 후 다이오드 206을 거친 제어전압을 분배시켜 상기 전계효과 트랜지스터 209의 게이트단자로 인가하는 전압분배부로서 기능한다. 이러한 본 발명의 특징에 따른 구성요소들은 동작 및 기능에 대한 보다 구체적인 설명은 후술될 것이다.A diode 210 is forwardly connected between the source terminal and the ground terminal of the field effect transistor 209, and a capacitor 211 is connected in parallel with the diode 210. A diode 206 and a resistor 207 are connected in series between the control voltage input terminal and the gate terminal of the field effect transistor 209. A resistor 208 is connected between the gate terminal and the ground terminal of the field effect transistor 209. The resistors 207 and 208 serve as a voltage divider that is input through a control voltage input terminal and then distributes a control voltage across the diode 206 to be applied to the gate terminal of the field effect transistor 209. Components according to the features of the present invention will be described later in more detail about the operation and function.

다시 도 2를 참조하면, 기존에 전계효과 트랜지스터 209의 소스단자에 셀프 바이어스 저항을 접속시켜 사용하던 구조를 대신하여 본 발명에서는 다이오드 210으로 구성하였다. 다이오드의 특성상 미리 설정된 레벨(0.7 Volt) 이상일 때 턴온(turn on)되므로, 전계효과 트랜지스터 209의 소스단자에는 항상 0.7 볼트가 인가된다. 그 결과 기존에 저항을 사용할 때와 비교해 볼 때, 전계효과 트랜지스터 209의 드레인단자에서 소스단자로의 전압강하가 커지지 않게 되므로, 드레인단자와 소스단자의 사이에 인가되는 전압의 스윙폭은 커지게 되고, 그 결과 게이트단자의제어 전압을 증가시켜 전류를 더 흘려주면 능동소자의 선형성이 개선되는 결과를 나타낸다. 따라서 단말기 전체적으로 볼 때 능동 소자의 전류 소모를 조절함과 동시에 선형성을 확보할 수 있는 효과를 가질 수 있는 것이다. 이러한 다이오드 210을 대신하여 트랜지스터 및 CMOS가 사용될 수도 있다.Referring back to FIG. 2, in the present invention, a diode 210 is used instead of a structure in which a self bias resistor is connected to a source terminal of the field effect transistor 209. Since the diode is turned on when the level is higher than the predetermined level (0.7 Volt), 0.7 volt is always applied to the source terminal of the field effect transistor 209. As a result, the voltage drop from the drain terminal to the source terminal of the field effect transistor 209 does not increase as compared with the conventional use of a resistor, so that the swing width of the voltage applied between the drain terminal and the source terminal becomes large. As a result, when the current flows further by increasing the control voltage of the gate terminal, the linearity of the active device is improved. Therefore, the overall terminal can control the current consumption of the active element and at the same time can have the effect of ensuring linearity. Transistors and CMOS may be used in place of such diodes 210.

다시 말하면, 도 1의 전계효과 트랜지스터 107의 소스단자에 있는 셀프 바이어스 저항 108을 도 2에 도시된 바와 같이 다이오드 210으로 대체하여 0.7볼트 이상이면 동작하도록 하였다. 능동 소자인 전계효과 트랜지스터 209의 게이트단자에는 206,207,208과 같이 다이오드와 병렬의 저항으로 구성한다. 상기 다이오드 206에 제어 전압(V_CONTROL)을 인가하고 동작 전압 이상에서 저항비에 비례해 게이트단자에 전압이 인가되고 그 결과 능동소자 209에 전류가 증가되면서 선형성을 개선시키는 구조로 되어있다.In other words, the self-biasing resistor 108 in the source terminal of the field effect transistor 107 of FIG. 1 is replaced with the diode 210 as shown in FIG. 2 to operate at 0.7 volt or more. The gate terminal of the field effect transistor 209, which is an active element, is composed of a resistor in parallel with a diode as in 206, 207, and 208. The control voltage V_CONTROL is applied to the diode 206 and the voltage is applied to the gate terminal in proportion to the resistance ratio above the operating voltage. As a result, the current is increased in the active element 209 to improve linearity.

VDD는 전원 공급으로 사용하고 편의상 여기서는 3.0V인 것으로 가정한다. 202와 203은 입력단의 정합부이고, 212와 215는 출력단의 정합부에 관계한다. 204와 205는 증폭회로의 안정도를 위한 피드백 루프를 형성한다. VDD는 인덕터 212를 통해 직류 전원을 공급해주고, 전계효과 트랜지스터 209에 3.0V가 인가되도록 한다. 전계효과 트랜지스터 209의 소스단자에는 기존에 사용되던 저항을 대신하여 다이오드 210을 접속시킴으로써 항상 소스단자의 전압이 0.7V로 유지되도록 한다. 상기 전계효과 트랜지스터 209의 선형성은 드레인단자와 소스단자 사이의 전압 스윙폭에 의해 결정되는데, 본 발명에 따른 구조는 전류가 증가하여도 소스단자에 항상 0.7V 이상이 인가되지 않아 드레인단자와 소스단자 사이의 최대 전압 스윙 폭이 감소되지 않아서 전류를 증가하여 전계효과 트랜지스터 209의 선형성을 우수하게 만들어 준다. 상기 전계효과 트랜지스터 209의 게이트단자 전압은 V_CONTROL 전압이 다이오드 206과, 저항들 207,208들의 비에 의해서 분배되어 결정된다. 이때 저항들 207,208의 값은 신호가 다이오드 206으로 빠지지 않도록 굉장히 큰 값으로 설정한다. 상기 제어전압 V_CONTROL은 펄스밀도변조(PDM: Pulse Density Modulation) 신호에 의해 그 레벨이 조절될 수 있다. 이때 제어전압 V_CONTROL의 레벨 조절은 상기 증폭회로가 이동통신 단말기의 송신단에 구비되느냐 혹은 수신단에 구비되느냐에 따라 달라질 수 있다. 즉 상기 증폭회로가 이동통신 단말기의 송신단에 구비되는 경우에 상기 제어전압 V_CONTROL의 레벨은 출력 전력 레벨에 따라 결정된다. 이와 달리 상기 증폭회로가 이동통신 단말기의 수신단에 구비되는 경우에는 입력 전력 레벨에 따라 결정된다. 또한 전계효과 트랜지스터 209의 게이트단자는 디지털 신호로 제어될 수 있고, 이러한 제어신호는 자동이득제어(AGC) 신호와 함께 사용될 수 있다.VDD is used as the power supply and is assumed to be 3.0V for the sake of convenience. 202 and 203 are matching portions of the input stage, and 212 and 215 are related to matching portions of the output stage. 204 and 205 form a feedback loop for stability of the amplifier circuit. VDD supplies DC power through inductor 212 and allows 3.0V to be applied to field effect transistor 209. The source terminal of the field effect transistor 209 is connected to the diode 210 in place of the resistor used in the past so that the voltage at the source terminal is always maintained at 0.7V. The linearity of the field effect transistor 209 is determined by the voltage swing width between the drain terminal and the source terminal. The structure according to the present invention does not always apply 0.7V or more to the source terminal even when the current increases, so that the drain terminal and the source terminal The maximum voltage swing width between them is not reduced, increasing the current, making the field effect transistor 209's linearity excellent. The gate terminal voltage of the field effect transistor 209 is determined by the V_CONTROL voltage being divided by the ratio of the diode 206 and the resistors 207 and 208. In this case, the values of the resistors 207 and 208 are set to be very large so that the signal does not fall into the diode 206. The level of the control voltage V_CONTROL may be adjusted by a pulse density modulation (PDM) signal. At this time, the level control of the control voltage V_CONTROL may vary depending on whether the amplification circuit is provided at the transmitting end or the receiving end of the mobile communication terminal. That is, when the amplification circuit is provided in the transmitting terminal of the mobile communication terminal, the level of the control voltage V_CONTROL is determined according to the output power level. In contrast, when the amplification circuit is provided at the receiving end of the mobile communication terminal, it is determined according to the input power level. In addition, the gate terminal of the field effect transistor 209 may be controlled by a digital signal, and such a control signal may be used together with an automatic gain control (AGC) signal.

0.7V 미만일 때는 다이오드 206은 동작하지 않기 때문에 V_CONTROL 전압이 0.7V 미만일 경우 전계효과 트랜지스터 209의 게이트단자 전압은 0V로 유지되어 전류는 일정하게 흐르게 된다. 또한 V_CONTROL 전압이 0.7V 이상일 때는 다이오드 206이 동작되면서 저항들 207,208의 값에 의해 분배되어 전계효과 트랜지스터 209의 게이트단자에 (+)전압이 인가된다. 여기서 전계효과 트랜지스터의 동작 특성을 간단하게 설명하면 다음과 같다. 게이트단자와 소스단자 사이의 전압으로 -0.7V에서 0.5V 사이의 전압이 인가되면, 채널이 형성되어 드레인단자와 소스단자 사이를흐르는 전류가 도 3에 도시된 바와 같이 증가하게 된다. 이때 전류가 증가함에 따라 출력 전력의 1dB 억압전력이 증가되어 선형성이 개선된다. 즉 다이오드 206은 V_CONTOL 전압이 0.7V 이상에서 제어되도록 한 것이다.When the voltage is less than 0.7V, the diode 206 does not operate. When the V_CONTROL voltage is less than 0.7V, the gate terminal voltage of the field effect transistor 209 is maintained at 0V, and the current flows constantly. In addition, when the V_CONTROL voltage is 0.7V or more, the diode 206 operates and is divided by the values of the resistors 207 and 208 so that a positive voltage is applied to the gate terminal of the field effect transistor 209. Here, the operation characteristics of the field effect transistor will be briefly described as follows. When a voltage between -0.7V and 0.5V is applied as the voltage between the gate terminal and the source terminal, a channel is formed to increase the current flowing between the drain terminal and the source terminal as shown in FIG. At this time, as the current increases, the 1dB suppression power of the output power increases to improve linearity. That is, diode 206 is to control the V_CONTOL voltage is 0.7V or more.

도 3은 위에서 설명한 바와 본 발명에 따른 증폭회로의 전류 대 출력 전력 억압점 곡선을 보여주는 도면이고, 도 4는 본 발명에 따른 증폭회로의 전류 대 입력 전력 억압점 곡선을 보여주는 도면이다.3 is a diagram showing a current versus output power suppression point curve of the amplification circuit according to the present invention as described above, and FIG. 4 is a diagram showing a current versus input power suppression point curve of the amplification circuit according to the present invention.

상기 도 4는 단말기의 수신단에 사용되는 증폭기는 입력의 선형성 특성이 중요하므로 입력 1dB 억압전력이 개선되는 것을 나타낸 것이다. 이러한 특성은 기존의 저항을 사용하는 것 대신에 다이오드 210을 사용하여 전계효과 트랜지스터 209에 인가되는 전압이 감소되지 않기 때문에 전류가 증가하여 선형적인 특성이 개선되는 효과가 있음을 입증하는 것이다.4 illustrates that the input 1dB suppression power is improved in the amplifier used at the receiving end of the terminal because the linearity characteristic of the input is important. This characteristic demonstrates that the linear characteristics are improved by increasing the current since the voltage applied to the field effect transistor 209 is not reduced by using the diode 210 instead of using the conventional resistor.

도 5는 본 발명에 따른 증폭회로의 전류 대 OIP3 곡선을 보여주는 도면이고, 도 6은 본 발명에 따른 증폭회로의 전류 대 IIP3 곡선을 보여주는 도면이다.5 is a diagram showing a current vs. OIP3 curve of an amplifying circuit according to the present invention, and FIG. 6 is a diagram showing a current vs. IIP3 curve of an amplifying circuit according to the present invention.

위에서 기술한 바와 같이 본 발명은 증폭기로 사용되는 전계효과 트랜지스터의 셀프 바이어스 저항을 다이오드로 대체하면서 드레인단자와 소스단자 사이에 전압의 스윙폭을 크게 하여 선형성을 개선할 수 있다. 단말기 송신단의 증폭기에서 저전력의 출력을 필요로 할 때 전계효과 트랜지스터 209의 게이트단자에 0V가 걸리도록 제어전압 V_CTRL을 인가하면 전류 소모는 줄어들게 된다. 반면에, 고전력의 출력을 필요로 할 때는 제어전압 V_CTRL을 높여서 전계효과 트랜지스터 209의 게이트단자에 전압을 증가시키면 드레인단자와 소스단자 사이의 전류가 커지게 되어 출력 전력 억압점과 OIP3(Output Third Order Intercept Point)같은 특성들을 개선시킨다. 이러한 특성들, 즉 증폭회로의 전류 대 출력 전력 억압점 곡선은 도 3에 도시되어 있고, 전류 대 OIP3 곡선은 도 6에 도시되어 있다.As described above, the present invention can improve linearity by increasing the swing width of the voltage between the drain terminal and the source terminal while replacing the self-biasing resistor of the field effect transistor used as an amplifier with a diode. When a low power output is required in the amplifier of the terminal of the terminal, the current consumption is reduced by applying the control voltage V_CTRL such that 0V is applied to the gate terminal of the field effect transistor 209. On the other hand, when a high power output is required, increasing the voltage at the gate terminal of the field effect transistor 209 by increasing the control voltage V_CTRL increases the current between the drain terminal and the source terminal, resulting in an output power suppression point and an output third order Improve features such as Intercept Point. These characteristics, namely the current versus output power suppression point curve of the amplification circuit, are shown in FIG. 3, and the current versus OIP3 curve is shown in FIG. 6.

마찬가지로, 수신단에서는 고전력의 입력이 들어올 경우 제어전압 V_CTRL을 높여 전류를 증가시켜서 입력 전력 억압점과 IIP3 (Input Third Order Intercept Point)특성을 개선시킬 수 있다. 이러한 특성들, 즉 증폭회로의 전류 대 입력 전력 억압점 곡선은 도 4에 도시되어 있고, 전류 대 IIP3 곡선은 도 5에 도시되어 있다. 또한 저전력의 입력일 경우에는 전계효과 트랜지스터 209의 게이트단자에 0V의 제어전압을 인가함으로써 전류의 소모를 줄일 수 있다.Similarly, the receiver may improve the input power suppression point and the input third order intercept point (IIP3) characteristics by increasing the current by increasing the control voltage V_CTRL when a high power input is input. These characteristics, i.e., the current versus input power suppression point curve of the amplifying circuit, are shown in FIG. 4, and the current versus IIP3 curve is shown in FIG. In the case of a low power input, the current consumption can be reduced by applying a control voltage of 0V to the gate terminal of the field effect transistor 209.

상술한 바와 같이 본 발명은 트랜지스터를 이용한 능동소자의 소스단에 다이오드나 트랜지스터를 사용하여 전압 스윙폭을 크게 하여 선형성을 개선할 수 있다는 이점이 있다. 또한 트랜지스터의 게이트단자에 제어전압을 인가하여 전류 소모를 절감시킴으로써 단말기의 통화시간 및 대기시간을 연장시키는 이점이 있다.As described above, the present invention has the advantage that the linearity can be improved by increasing the voltage swing width by using a diode or a transistor in the source terminal of the active element using the transistor. In addition, by applying a control voltage to the gate terminal of the transistor to reduce the current consumption has the advantage of extending the talk time and standby time of the terminal.

Claims (12)

입력단을 통해 입력되는 신호를 정합하기 위한 입력단 정합부와; 출력단을 통해 출력되는 신호를 정합하기 위한 출력단 정합부와; 상기 입력단 정합부에 접속되는 게이트단자와, 전원전압단 및 상기 출력단 정합부에 접속되는 드레인단자와, 소스단자를 구비하는 전계효과 트랜지스터와; 상기 드레인단자와 상기 게이트단자의 사이에 접속된 피드백루프를 구비하는 이동통신 단말기의 증폭회로에 있어서:An input stage matching unit for matching a signal input through the input terminal; An output stage matching unit for matching a signal output through the output stage; A field effect transistor comprising a gate terminal connected to the input terminal matching section, a drain terminal connected to a power supply voltage terminal and the output terminal matching section, and a source terminal; An amplification circuit of a mobile communication terminal having a feedback loop connected between the drain terminal and the gate terminal: 상기 게이트단자와 접지단의 사이에 접속되고, 미리 설정된 전압레벨 이상에서 상기 전계효과 트랜지스터가 턴온되도록 하는 수단을 포함함을 특징으로 하는 증폭회로.And a means connected between the gate terminal and the ground terminal to cause the field effect transistor to be turned on above a predetermined voltage level. 제1항에 있어서, 상기 수단은 다이오드임을 특징으로 하는 증폭회로.2. The amplifier circuit of claim 1 wherein said means is a diode. 제1항에 있어서, 상기 수단은 트랜지스터임을 특징으로 하는 증폭회로.An amplifier circuit according to claim 1, wherein said means is a transistor. 제1항에 있어서, 상기 수단은 CMOS 임을 특징으로 하는 증폭회로.An amplifier circuit according to claim 1, wherein said means is CMOS. 제1항에 있어서, 상기 증폭회로는 상기 이동통신 단말기의 송신단에 구비되고, 상기 게이트단자로 출력 전력 레벨에 따라 결정되는 레벨을 가지는 제어전압이 인가됨을 특징으로 하는 증폭회로.The amplifying circuit of claim 1, wherein the amplifying circuit is provided at a transmitting end of the mobile communication terminal, and a control voltage having a level determined according to an output power level is applied to the gate terminal. 제1항에 있어서, 상기 증폭회로는 상기 이동통신 단말기의 수신단에 구비되고, 상기 게이트단자에는 입력 전력 레벨에 따라 결정되는 레벨을 가지는 제어전압이 인가됨을 특징으로 하는 증폭회로.The amplifying circuit of claim 1, wherein the amplifying circuit is provided at a receiving end of the mobile communication terminal, and a control voltage having a level determined according to an input power level is applied to the gate terminal. 제5항 또는 제6항에 있어서, 상기 제어전압은 펄스밀도변조(PDM)신호에 의해 제어되는 것을 특징으로 하는 증폭회로.7. The amplifier circuit according to claim 5 or 6, wherein the control voltage is controlled by a pulse density modulation (PDM) signal. 제5항 또는 제6항에 있어서,The method according to claim 5 or 6, 상기 제어전압의 입력단과 상기 게이트단자의 사이에 순방향 직렬접속되어 미리 설정된 레벨 이상의 상기 제어전압을 통과시키는 다이오드와,A diode which is forward-connected in series between the input terminal of the control voltage and the gate terminal and passes the control voltage above a predetermined level; 상기 다이오드와 상기 접지단의 사이에 직렬 접속되는 제1저항 및 제2저항으로 구성되고, 상기 다이오드를 통과한 상기 제어전압을 분배시켜 상기 게이트단자로 제공하는 전압분배부를 더 포함함을 특징으로 하는 증폭회로.And a voltage divider configured of a first resistor and a second resistor connected in series between the diode and the ground terminal, and distributing the control voltage through the diode to provide the gate voltage to the gate terminal. Amplification circuit. 입력단을 통해 입력되는 신호를 정합하기 위한 입력단 정합부와; 출력단을 통해 출력되는 신호를 정합하기 위한 출력단 정합부와; 상기 입력단 정합부에 접속되는 게이트단자와, 전원전압단 및 상기 출력단 정합부에 접속되는 드레인단자와, 소스단자를 구비하는 전계효과 트랜지스터와; 상기 드레인단자와 상기 게이트단자의 사이에 접속된 피드백루프를 구비하는 이동통신 단말기의 증폭회로에 있어서:An input stage matching unit for matching a signal input through the input terminal; An output stage matching unit for matching a signal output through the output stage; A field effect transistor comprising a gate terminal connected to the input terminal matching section, a drain terminal connected to a power supply voltage terminal and the output terminal matching section, and a source terminal; An amplification circuit of a mobile communication terminal having a feedback loop connected between the drain terminal and the gate terminal: 상기 게이트단자와 접지단의 사이에 접속되고, 미리 설정된 전압레벨 이상에서 상기 전계효과 트랜지스터가 턴온되도록 하는 제1다이오드와;A first diode connected between the gate terminal and the ground terminal and configured to turn on the field effect transistor above a predetermined voltage level; 송신출력 혹은 수신입력 전력 레벨에 따라 결정되는 레벨을 가지는 제어전압을 입력하기 위한 제어전압 입력단과;A control voltage input terminal for inputting a control voltage having a level determined according to a transmission output or a reception input power level; 상기 제어전압 입력단과 상기 게이트단자의 사이에 순방향 직렬 접속되는 제2다이오드 및 제1저항과;A second diode and a first resistor connected in series between the control voltage input terminal and the gate terminal; 상기 게이트단자와 상기 접지단의 사이에 접속되는 제2저항을 포함함을 특징으로 하는 증폭회로.And a second resistor connected between the gate terminal and the ground terminal. 제9항에 있어서, 상기 제어전압은 펄스밀도변조(PDM)신호에 의해 제어되는 것을 특징으로 하는 증폭회로.10. The amplifier circuit according to claim 9, wherein said control voltage is controlled by a pulse density modulation (PDM) signal. 제9항에 있어서, 상기 제어전압은 상기 송신출력 혹은 상기 수신입력 전력 레벨이 큰 경우 큰 레벨을 가지는 전압임을 특징으로 하는 증폭회로.10. The amplifier circuit of claim 9, wherein the control voltage is a voltage having a large level when the transmission output or the reception input power level is large. 제9항에 있어서, 상기 제어전압은 상기 송신출력 혹은 상기 수신입력 전력 레벨이 작은 경우 작은 레벨을 가지는 전압임을 특징으로 하는 증폭회로.The amplifier circuit according to claim 9, wherein the control voltage is a voltage having a small level when the transmission output or the reception input power level is small.