KR20010065745A - Current control board for test - Google Patents

Abstract

PURPOSE: A current control board of a test system is provided to perform accurately a test by passing signals supplied to a semiconductor device through a buffer. CONSTITUTION: The first and the second buffers(20,25) receives signals outputted from a test system(10) and improves current driving capacity. The first buffer(20) has the driving capacity of 32mA and the second buffer(25) has the driving capacity of 64 mA. The output signals are applied commonly to the first and the second buffers(20,25). Output signals of first and the second buffers(20,25) are connected commonly to each other. The output signals of the first and the second buffers(20,25) are connected commonly to a socket(40). A selection portion(30) selects the first and the second buffers(20,25).

Description

테스트시스템의 전류제어 보드{CURRENT CONTROL BOARD FOR TEST}Current control board of test system {CURRENT CONTROL BOARD FOR TEST}

본 발명은 테스트시스템의 전류제어 보드에 관한 것으로서, 보다 상세하게는 테스트되는 반도체장치의 속도 및 입력부하에 따라 테스트시스템으로부터 공급되는 신호의 기울기가 변동되는 것을 개선하기 위해 필요에 따라 전류구동능력을 변경하면서 테스트시스템으로부터 출력되는 신호의 변동없이 공급하여 테스트할 수 있도록 한 테스트시스템의 전류제어 보드에 관한 것이다.The present invention relates to a current control board of a test system, and more particularly, to improve the variation of the slope of the signal supplied from the test system according to the speed and input load of the semiconductor device under test. The present invention relates to a current control board of a test system that can be supplied and tested without changing the signal output from the test system while changing.

설계된 회로는 제조공정을 통해 반도체장치로 만들어지는데, 제조단계의 각 공정 요소는 제조된 반도체장치의 신뢰성에 많은 영향을 미친다. 물론, 제조 공정의 각 단계 또한 여러 가지의 실험 및 검사를 거쳐 원하는 형상, 도핑 상태 등을 형성하도록 조정되지만, 제조 공정의 아주 미세한 오차 하나 하나가 반도체장치의 동작에 큰 영향을 줄 수 있으므로, 제조된 반도체장치는 반드시 검사 단계를 거쳐 설계된 데로 제조되었는가를 검사하여야 한다. 이 단계를 테스트(Test)라고 한다.The designed circuit is made into a semiconductor device through a manufacturing process, each process element of the manufacturing step has a great influence on the reliability of the manufactured semiconductor device. Of course, each step of the manufacturing process is also adjusted to form the desired shape, doping state, etc. through various experiments and inspections, but since every minute error of the manufacturing process can greatly affect the operation of the semiconductor device, The semiconductor device must be inspected to ensure that it is manufactured as designed. This step is called test.

반도체장치의 테스트는 테스트를 위한 장비(탐침 스테이션, 테스터 등)를 사용하여 이루어지는 것이 보통이다. 반도체장치의 집적도가 증가함에 따라 테스트를 위한 기술도 테스트 비용 절감과 테스트 시간의 감소를 위해 같이 발전하여 왔으며, 따라서, 테스트 장비 또한 같이 발전하여, 최근에는 거의 자동화된 테스트 장비가 출현하게 되었다.Testing of semiconductor devices is usually done using equipment for testing (probe stations, testers, etc.). As the integration of semiconductor devices increases, the technology for testing has evolved to reduce test costs and test time, and thus, test equipment has also evolved, and recently, almost automated test equipment has emerged.

위와 같은 반도체장치의 테스트는 제조 공정이 끝난 다음 이루어지는데 이때 불합격 판정을 받게되면 불량의 원인을 분석하기 위해 패키지 테스트와 관련된 공정을 찾아 그 공정의 이상유무를 확인하고 불량 원인을 분석하여 제조공정에 반영함으로서 더욱 완벽한 반도체장치를 제조하도록 하고 있다.The above semiconductor device test is performed after the manufacturing process is completed. If the rejection test is received, the process related to the package test is found to analyze the cause of the defect, and the abnormality of the process is checked, and the cause of the defect is analyzed. By reflecting, more perfect semiconductor devices are manufactured.

또한, 완성된 반도체장치는 실제적인 동작을 테스트하기 위해 실장테스트를 하게 되는데 실장 테스트를 위한 테스트시스템과 테스트되는 반도체장치를 장착하는 보드가 일체로 되어 있어 테스트시스템에서 테스트보드로 공급되는 전류량은 고정되어 있기 때문에 저속의 낮은 부하를 갖는 반도체장치를 테스트할 때는 아무런 문제가 발생하지 않지만 고속의 높은 부하를 갖는 반도체장치를 테스트할 때는 신호의 상승시간과 하강시간이 늘어져서 속도에 맞는 신호가 만들어지지 않아 테스트가 정확하게 이루어질 수 없는 문제점이 있다.In addition, the completed semiconductor device is subjected to the mounting test to test the actual operation. The test system for mounting test and the board for mounting the semiconductor device to be tested are integrated so that the amount of current supplied from the test system to the test board is fixed. As a result, no problem occurs when testing a semiconductor device having a low speed and low load, but when testing a semiconductor device having a high speed and high load, the rising time and falling time of the signal are increased so that a signal for the speed is not made. There is a problem that the test cannot be made correctly.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 테스트시스템에서 테스트되는 반도체장치로 공급되는 신호를 높은 전류구동능력을 갖는 버퍼를 통과시켜 공급함으로써 고속의 높은 부하를 갖는 반도체장치를 테스트할 때 신호의 지연이 발생하지 않도록 한 테스트시스템의 전류제어 보드를 제공함에 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a high speed and high load by supplying a signal supplied to a semiconductor device tested in a test system through a buffer having a high current driving capability. The present invention provides a test system current control board to prevent signal delays when testing semiconductor devices.

도 1은 본 발명에 의한 테스트시스템의 전류제어 보드를 나타낸 회로구성도이다.1 is a circuit diagram illustrating a current control board of a test system according to the present invention.

- 도면의 주요부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-

10 : 테스트시스템 20,25 : 제 1내지 제 2버퍼10: test system 20, 25: first to second buffer

30 : 선택부 40 : 소켓30: selection part 40: socket

상기와 같은 목적을 실현하기 위한 본 발명은 테스트시스템으로부터 출력되는 신호들을 입력받아 전류구동능력을 향상시켜 출력하는 다수개의 버퍼와, 다수개의 버퍼를 통해 출력되는 신호들과 연결되며 테스트하고자 하는 반도체장치를 꼽기 위한 소켓과, 상기 소켓에 꼽히는 반도체장치의 속도 및 입력부하에 따라 다수개의 버퍼 중에서 어느 하나를 선택하기 위한 선택부로 이루어진 것을 특징으로 한다.The present invention for realizing the above object is a semiconductor device which is connected to a plurality of buffers for receiving the signals output from the test system to improve the current driving capability and output the signals output through the plurality of buffers And a selection unit for selecting any one of a plurality of buffers according to a speed and an input load of the semiconductor device plugged into the socket.

위와 같이 이루어진 본 발명은 소켓에 삽입되는 반도체장치의 작동속도 및 입력부하에 따라 선택부에서 다수개의 버퍼중 어느 하나를 선택하여 테스트시스템에서 출력되는 신호의 전류구동능력을 향상시켜 공급함으로써 테스트시스템에서 출력되는 신호의 지연이나 왜곡없이 반도체장치로 공급하여 테스트할 수 있도록 한다.The present invention made as described above by selecting any one of a plurality of buffers in the selector according to the operating speed and the input load of the semiconductor device inserted into the socket to improve the current drive capability of the signal output from the test system in the test system It can be supplied to the semiconductor device for testing without delay or distortion of the output signal.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, this embodiment is not intended to limit the scope of the present invention, but is presented by way of example only.

도 1은 본 발명에 의한 테스트시스템의 전류제어 보드를 나타낸 구성도이다.1 is a configuration diagram showing a current control board of the test system according to the present invention.

여기에 도시된 바와 같이 테스트시스템(10)으로부터 출력되는 신호들을 입력받아 전류구동능력을 향상시켜 출력하는 제 1내지 제 2버퍼(20)(25)가 구비된다.As shown here, first to second buffers 20 and 25 are provided to receive and output signals output from the test system 10 to improve current driving capability.

본 실시예에서는 2개의 버퍼를 사용했으며 제 1버퍼(20)는 32mA의 구동능력을 갖는 버퍼이며, 제 2버퍼(25)는 64mA의 구농능력을 갖는 버퍼를 사용하였다.In this embodiment, two buffers are used, and the first buffer 20 is a buffer having a driving capacity of 32 mA, and the second buffer 25 uses a buffer having a farming capacity of 64 mA.

그리고, 테스트시스템(10)에서 출력되는 신호는 제 1내지 제 2버퍼(20)(25)에 공통으로 연결된다.The signal output from the test system 10 is commonly connected to the first to second buffers 20 and 25.

또한, 제 1내지 제 2버퍼(20)(25)의 출력신호는 공통으로 연결되어 테스트하고자 하는 메모리모듈이 삽입되는 소켓(40)에 연결된다.In addition, the output signals of the first to second buffers 20 and 25 are connected in common and are connected to the socket 40 into which the memory module to be tested is inserted.

그리고, 테스트하기 위해 소켓(40)에 삽입되는 메모리모듈의 속도 및 입력부하에 따라 제 1내지 제 2버퍼(20)(25)를 선택적으로 선택하여 테스트시스템(10)에서 출력되는 신호의 전류구동능력을 다르게 하기 위한 선택부(30)가 구비된다.In addition, the first and second buffers 20 and 25 are selectively selected according to the speed and input load of the memory module inserted into the socket 40 to test the current drive of the signal output from the test system 10. A selection unit 30 is provided for different capabilities.

위와 같이 이루어진 본 실시예의 작동을 설명하면 다음과 같다.Referring to the operation of the present embodiment made as described above are as follows.

입력커패시턴스가 큰 메모리모듈을 테스트할 경우에는 먼저, 메모리모듈을 소켓(40)에 삽입한 후 선택부(30)에 의해 전류구동능력이 큰 제 2버퍼(25)를 선택하여 테스트시스템(10)에서 출력되는 신호들의 전류구동능력을 향상시켜 메모리모듈로 공급하기 때문에 테스트시스템(10)에서 출력되는 고속의 신호의 상승시간(Tr)이나 하강시간(Tf)의 늘어짐없이 그대로 메모리모듈로 공급되어 정확한 테스트를 수행할 수 있게 된다.When testing a memory module having a large input capacitance, first, the memory module is inserted into the socket 40, and the second buffer 25 having a large current driving capability is selected by the selector 30 to test the test system 10. Since the current driving ability of the signals output from the system is improved and supplied to the memory module, the high speed signal output from the test system 10 is supplied to the memory module as it is without falling of the rise time (Tr) or fall time (Tf) of the high speed signal. Test can be performed.

반면에 입력커패시턴스가 작은 메모리모듈을 테스트할 경우에는 선택부(30)에서 제 1버퍼(20)를 선택하여 테스트시스템(10)에서 출력되는 신호의 전류구동능력을 조절함으로써 테스트하고자하는 메모리모듈에 따라 전류구동능력을 조절할 수 있게 된다.On the other hand, when testing a memory module having a small input capacitance, the selector 30 selects the first buffer 20 to adjust the current driving capability of the signal output from the test system 10 to the memory module to be tested. Therefore, the current driving ability can be adjusted.

상기한 바와 같이 본 발명은 테스트하고자 하는 반도체장치의 부하 및 속도에 따라 테스트시스템에서 출력되는 신호의 전류구동능력을 다르게 선택하여 공급함으로써 테스트하고자 하는 반도체장치의 속도 및 부하가 변동됨에 따라 테스트시스템의 새로운 장비의 구입 없이 원하는 특성의 신호를 출력할 수 있는 이점이 있다.As described above, the present invention selects and supplies the current driving capability of the signal output from the test system according to the load and the speed of the semiconductor device to be tested, thereby varying the speed and load of the semiconductor device to be tested. There is an advantage in that it is possible to output a signal of desired characteristics without purchasing new equipment.

또한, 속도나 부하가 변동됨에도 테스트를 위한 신호의 특성에는 변화가 없도록 함으로써 테스트의 신뢰성을 향상시킬 수 있는 이점이 있다.In addition, there is an advantage that the reliability of the test can be improved by not changing the characteristics of the signal for the test even if the speed or the load varies.

Claims (4)

테스트시스템으로부터 출력되는 신호들을 입력받아 전류구동능력을 향상시켜 출력하는 다수개의 버퍼와,A plurality of buffers that receive signals output from the test system and improve current driving capability and output them; 상기 다수개의 버퍼를 통해 출력되는 신호들과 연결되며 테스트하고자 하는 반도체장치를 꼽기 위한 소켓과,A socket for connecting a semiconductor device to be tested and connected to signals output through the plurality of buffers; 상기 소켓에 꼽히는 반도체장치의 속도 및 입력부하에 상기 다수개의 버퍼 중에서 어느 하나를 선택하기 위한 선택부A selector for selecting any one of the plurality of buffers at a speed and an input load of the semiconductor device plugged into the socket; 로 이루어진 것을 특징으로 하는 테스트시스템의 전류제어 보드.Current control board of the test system, characterized in that consisting of. 제 1항에 있어서, 상기 다수개의 버퍼는 전류구동능력이 서로 다른 것을 특징으로 하는 테스트시스템의 전류제어 보드.The current control board of claim 1, wherein the plurality of buffers have different current driving capabilities. 제 1항에 있어서, 상기 다수개의 버퍼로 입력되는 신호라인은 공통으로 연결된 것을 특징으로 하는 테스트시스템의 전류제어 보드.The current control board of claim 1, wherein signal lines input to the plurality of buffers are connected in common. 제 1항에 있어서, 상기 다수개의 버퍼에서 출력되는 신호라인은 공통으로 연결된 것을 특징으로 하는 테스트시스템의 전류제어 보드.The current control board of claim 1, wherein signal lines output from the plurality of buffers are connected in common.