KR20010064084A - 폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법 - Google Patents

폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법 Download PDF

Info

Publication number
KR20010064084A
KR20010064084A KR1019990062204A KR19990062204A KR20010064084A KR 20010064084 A KR20010064084 A KR 20010064084A KR 1019990062204 A KR1019990062204 A KR 1019990062204A KR 19990062204 A KR19990062204 A KR 19990062204A KR 20010064084 A KR20010064084 A KR 20010064084A
Authority
KR
South Korea
Prior art keywords
polymer
insulating film
interlayer insulating
based interlayer
chemical
Prior art date
Application number
KR1019990062204A
Other languages
English (en)
Inventor
오찬권
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990062204A priority Critical patent/KR20010064084A/ko
Publication of KR20010064084A publication Critical patent/KR20010064084A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것이며, 특히 반도체 소자 제조 공정 중 층간절연막의 저유저율 기술에 관한 것이며, 더 자세히는 0.15㎛ 이하의 차세대 초고집적 소자에 적용 예정인 폴리머계(polymer base) 저유전율(low-k) 층간절연막의 화학적·기계적 평탄화(CMP) 공정에 관한 것이다. 본 발명은 저유전율을 가지는 폴리머계 층간절연막의 결함을 유발하지 않으면서 연마 균일도를 확보할 수 있는 폴리머계 층간절연막의 화학적·기계적 평탄화 방법을 제공하는데 그 목적이 있다. 본 발명은 폴리머계 저유전율 층간절연막 증착 후 상대적으로 토폴로지가 높은 셀 영역에 선택적으로 붕소(B), 인(P), 아세닉(As) 등의 불순물을 이온주입한 상태에서 CMP 공정을 실시하는 기술이다. 붕소(B), 인(P), 아세닉(As) 등의 불순물을 이온주입하게 되면 폴리머계 층간절연막 내의 C-H 결합이 깨지면서 연마가 용이한 C-B, P, As-H기를 형성하게 되므로 상기 불순물들이 이온주입된 일정 깊이까지 연마 속도가 증가하게 되어 연마 균일도를 확보할 수 있게 된다. 따라서, 이온주입 조건을 적절히 조절할 필요가 있다.

Description

폴리머계 저유전율 층간절연막의 새로운 화학적·기계적 평탄화 방법{A NEW CMP METHOD FOR POLYMER BASE LOW DIELECTRIC CONSTANT INTER-LAYER DIELECTRICS}
본 발명은 반도체 제조 기술에 관한 것이며, 특히 반도체 소자 제조 공정 중층간절연막의 평탄화 기술에 관한 것이며, 더 자세히는 0.15㎛ 이하의 차세대 초고집적 소자에 적용 예정인 폴리머계(polymer base) 저유전율(low-k) 층간절연막의 화학적·기계적 평탄화(CMP) 공정에 관한 것이다.
반도체 메모리를 비롯한 반도체 소자는 통상 다층 구조로 이루어지는데, 각각의 층을 이루는 전도층 간의 절연을 위하여 층간절연막이 사용되고 있다. 층간절연막으로는 대부분 실리콘산화막 계열의 절연막이 사용되고 있다.
한편, 반도체 소자의 고집적화가 가속되어 차세대 초고집적 반도체 소자는 그 디자인 룰(design rule)이 0.13㎛ 이하에 이르고 있다. 이와 같은 초미세 디자인 룰을 가지는 반도체 소자에서는 배선(또는 전극)간의 피치(pitch)가 매우 작아짐에 따라 배선간 정전용량이 커지는 문제점이 있으며, 이러한 배선간 정전용량의 증가는 RC-지연의 증가를 가져와 소자의 동작 속도를 떨어뜨리는 요인이 되고 있다.
최근, 이러한 배선의 RC-지연을 줄이기 위한 하나의 방법으로 실리콘산화막에 비해 유전율이 매우 낮은 저유전율 층간절연막을 사용하는 방법이 제안되었다. 이러한 저유전율 층간절연막으로 C-H 체인과 산소(O)의 결합으로 이루어진 폴리머계 산화막(HSQ-SOG, MSQ-SOG, 3022 BCB, SiLK, FLARE 등)이 주류를 이루고 있으며, 향후 초고집적 소자 개발의 핵심 기술로 대두되고 있다.
이러한 폴리머계 층간절연막을 사용하는 경우, 그 평탄화를 위하여 CMP 공정을 실시해야 한다. 종래의 폴리머계 저유전율 층간절연막의 CMP 공정은 일반적인 산화막 CMP용 슬러리인 실리카 계열의 슬러리와 언돕트 폴리우레탄(Undoped-Polyurethane) 연마 패드를 이용하여 수행하고 있다.
그런데, 이러한 폴리머계 저유전율 층간절연막은 강한 결합력을 가진 C-H 체인으로 구성되기 때문에 연마 속도가 100Å/분 이하로 매우 낮기 때문에 층간절연막의 평탄화를 위해서 웨이퍼 1장당 60분 이상의 연마 시간이 요구되고 있다. 이와 같이 연마 시간이 길어짐에 따라 웨이퍼내 연마 균일도 확보에 어려움이 있다. 즉, 웨이퍼 중심부에서 적절한 두께의 층간절연막을 얻기 위해서 연마하다 보면 웨이퍼 가장자리 지역에서는 층간절연막이 과다하게 연마되어 배선(또는 전극)이 노출되어 연마되는 현상이 발생한다.
최근, 폴리머계 저유전율 층간절연막의 CMP 공정시 연마 균일도를 확보하기 위한 방법으로 평균 0.3㎛의 큰 입자 크기를 가진 연마제와 산도(pH) 2∼6 정도의 산성 슬러리를 사용하는 기술이 제시되었다.
이 경우, 연마 속도는 현저하게 증가하지만, 폴리머계 저유전율 층간절연막 표면에 스크래치(scratch)와 같은 결함(defect)이 많이 발생하게 되어 소자 특성을 크게 악화시키는 문제점이 있다.
본 발명은 저유전율을 가지는 폴리머계 층간절연막의 결함을 유발하지 않으면서 연마 균일도를 확보할 수 있는 폴리머계 층간절연막의 화학적·기계적 평탄화 방법을 제공하는데 그 목적이 있다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 폴리머계 층간절연막의 평탄화 공정도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 하부층
11 : 금속배선
12 : 폴리머계 저유전율 층간절연막
13 : 포토레지스트 패턴
A : 불순물이 이온주입된 영역
상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 폴리머계 저유전율 층간절연막의 화학적·기계적 평탄화 방법은, 소정의 전도층이 형성된 하부층 상에 폴리머계 층간절연막을 형성하는 제1 단계; 상기 폴리머계 층간절연막의 상대적으로 토폴로지가 높은 영역에 상기 폴리머계 층간절연막의 C-H 결합을 깰 수 있는 불순물을 선택적으로 이온주입하는 제2 단계; 및 상기 폴리머계 층간절연막의 화학적·기계적 평탄화를 수행하는 제3 단계를 포함하여 이루어진다.
또한, 본 발명은 상기 제2 단계가, 상기 폴리머계 층간절연막의 주변회로 영역에 오버랩되는 포토레지스트 패턴을 형성하는 제4 단계와, 상기 포토레지스트 패턴을 이온주입 마스크로 사용하여 상기 불순물을 이온주입하는 제5 단계를 포함하여 이루어진 것을 특징으로 한다.
즉, 본 발명은 폴리머계 저유전율 층간절연막 증착 후 상대적으로 토폴로지가 높은 셀 영역에 선택적으로 붕소(B), 인(P), 아세닉(As) 등의 불순물을 이온주입한 상태에서 CMP 공정을 실시하는 기술이다. 붕소(B), 인(P), 아세닉(As) 등의 불순물을 이온주입하게 되면 폴리머계 층간절연막 내의 C-H 결합이 깨지면서 연마가 용이한 C-B, P, As-H기를 형성하게 되므로 상기 불순물들이 이온주입된 일정 깊이까지 연마 속도가 증가하게 되어 연마 균일도를 확보할 수 있게 된다. 따라서, 이온주입 조건을 적절히 조절할 필요가 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1 내지 도 3은 본 발명의 일 실시예에 따른 폴리머계 층간절연막의 평탄화 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
우선, 도 1에 도시된 바와 같이 금속배선(11)이 형성된 소정의 하부층(10) 상에 폴리머계 저유전율 층간절연막(12)을 증착한다. 이때, 폴리머계 저유전율 층간절연막(12)으로는 HSQ-SOG, MSQ-SOG, 3022 BCB, SiLK, FLARE 등의 물질을 사용하며, 300∼700℃에서 3000∼20000Å 두께로 증착한다. 이어서, 폴리머계 저유전율 층간절연막(12)의 막질 안정화를 위하여 N2분위기에서 열처리를 실시한다. 열처리는 200∼500℃ 온도로 5∼50분 동안 실시하는 것이 바람직하다.
다음으로, 도 2에 도시된 바와 같이 폴리머계 저유전율 층간절연막(12) 상에 포토레지스트를 도포하고, 셀 오픈 마스크(셀 영역만을 노광하기 위한 마스크)를 사용하여 노광한 후 현상 공정을 실시하여 주변회로 영역 상에 오버랩되는 포토레지스트 패턴(13)을 형성한다. 이때, 포토레지스트 패턴(13)을 산소 분위기에서 100∼200℃ 온도로 소결시켜 이온주입 마스크의 역할을 충분히 수행하도록 한다. 이어서, 포토레지스트 패턴(13)을 이온주입 마스크로 사용하여 상대적으로 토폴로지가 높은 셀 영역의 폴리머계 저유전율 층간절연막(12)에 선택적으로 붕소(B), 인(P), 아세닉(As) 등의 불순물을 이온주입한다. 도면에서 빗금친 부분은 불순물이 이온주입된 영역(A)을 나타낸 것으로, 이온주입은 100∼200keV의 이온주입 에너지, 1∼2×1015cm-2도즈(dose) 조건으로 실시하며, 경우에 따라 붕소(B), 인(P), 아세닉(As) 등을 단독 또는 함께 이온주입할 수 있다.
계속하여, 도 3에 도시된 바와 같이 포토레지스트 패턴(13)을 제거하고, CMP 공정을 진행하여 폴리머계 저유전율 층간절연막(12)을 평탄화시킨다. 이때, CMP 공정은 산도(pH) 2∼6 정도의 산성 슬러리를 사용하며, 슬러리에 포함된 연마제의 평균 입자 크기가 0.03∼0.1㎛인 것을 사용하는 것이 바람직하다.
상기와 같은 공정을 진행하는 경우, CMP 초기에 상대적으로 토폴로지가 높은 영역, 즉 불순물이 이온주입된 영역(A)에서 빠른 연마 속도를 확보할 수 있기 때문에 웨이퍼 전체적으로 균일한 두께의 폴리머계 저유전율 층간절연막(12) 형성이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 금속배선 형성 후 층간절연막으로 폴리머계 절연막을 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 워드라인, 비트라인, 캐패시터 형성 후의 층간절연막으로 폴리머계 절연막을 사용하는 경우에도 적용된다.
본 발명은 폴리머계 저유전율 층간절연막의 CMP 공정시 웨이퍼 전체적으로 연마 균일도를 확보하여 반도체 소자의 신뢰도 및 수율을 개선할 수 있으며, 평탄화에 필요한 연마 시간을 1/10 정도로 단축할 수 있어 생산성을 향상시키고 생산단가를 절감하는 효과가 있다.

Claims (8)

  1. 소정의 전도층이 형성된 하부층 상에 폴리머계 층간절연막을 형성하는 제1 단계;
    상기 폴리머계 층간절연막의 상대적으로 토폴로지가 높은 영역에 상기 폴리머계 층간절연막의 C-H 결합을 깰 수 있는 불순물을 선택적으로 이온주입하는 제2 단계; 및
    상기 폴리머계 층간절연막의 화학적·기계적 평탄화를 수행하는 제3 단계
    를 포함하여 이루어진 폴리머계 층간절연막의 화학적·기계적 평탄화 방법.
  2. 제1항에 있어서,
    상기 제2 단계가,
    상기 폴리머계 층간절연막의 주변회로 영역에 오버랩되는 포토레지스트 패턴을 형성하는 제4 단계와,
    상기 포토레지스트 패턴을 이온주입 마스크로 사용하여 상기 불순물을 이온주입하는 제5 단계를 포함하여 이루어진 것을 특징으로 하는 폴리머계 층간절연막의 화학적·기계적 평탄화 방법
  3. 제1항 또는 제2항에 있어서,
    상기 제2 단계 수행 전,
    N2분위기에서 200∼500℃ 온도로 5∼50분 동안 열처리를 실시하는 제6 단계를 더 포함하여 이루어진 것을 특징으로 하는 폴리머계 층간절연막의 화학적·기계적 평탄화 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 불순물이,
    붕소(B), 인(P), 아세닉(As) 중 적어도 어느 하나인 것을 특징으로 하는 폴리머계 층간절연막의 화학적·기계적 평탄화 방법.
  5. 제2항에 있어서,
    상기 폴리머계 층간절연막이,
    3000∼20000Å 두께인 것을 특징으로 하는 폴리머계 층간절연막의 화학적·기계적 평탄화 방법.
  6. 제5항에 있어서,
    상기 이온주입은,
    100∼200keV의 이온주입 에너지, 1∼2×1015cm-2도즈(dose) 조건을 사용하여 수행하는 것을 특징으로 하는 폴리머계 층간절연막의 화학적·기계적 평탄화 방법.
  7. 제2항에 있어서,
    상기 화학적·기계적 평탄화에 사용된 슬러리에 포함된 연마제의 평균 입자 크기가 0.03∼0.1㎛이며, 상기 슬러리의 산도(pH)가 2∼6인 것을 특징으로 하는 폴리머계 층간절연막의 화학적·기계적 평탄화 방법.
  8. 제2항에 있어서,
    상기 폴리머계 층간절연막이,
    HSQ-SOG, MSQ, 3022 BCB, SiLK, FLARE 중 적어도 어느 하나의 물질로 이루어진 것을 특징으로 하는 폴리머계 층간절연막의 화학적·기계적 평탄화 방법.
KR1019990062204A 1999-12-24 1999-12-24 폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법 KR20010064084A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062204A KR20010064084A (ko) 1999-12-24 1999-12-24 폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062204A KR20010064084A (ko) 1999-12-24 1999-12-24 폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법

Publications (1)

Publication Number Publication Date
KR20010064084A true KR20010064084A (ko) 2001-07-09

Family

ID=19629757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062204A KR20010064084A (ko) 1999-12-24 1999-12-24 폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법

Country Status (1)

Country Link
KR (1) KR20010064084A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300784A (zh) * 2018-09-30 2019-02-01 上海华力集成电路制造有限公司 半导体器件的介电层化学机械研磨方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326393A (ja) * 1996-06-04 1997-12-16 Sony Corp 半導体装置の製造方法
JPH1098040A (ja) * 1996-09-20 1998-04-14 Nec Corp 半導体装置及びその製造方法
JPH10270447A (ja) * 1996-08-30 1998-10-09 Sanyo Electric Co Ltd 半導体装置の製造方法及び研磨液
JPH10303295A (ja) * 1997-04-22 1998-11-13 Mitsubishi Electric Corp 半導体装置の製造方法
KR19990004929A (ko) * 1997-06-30 1999-01-25 김영환 반도체 집적회로의 평탄화 방법
JPH1197533A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd 半導体集積回路及びその製造方法
JPH11204642A (ja) * 1998-01-19 1999-07-30 Nec Corp 半導体装置およびその製造方法
KR20010063907A (ko) * 1999-12-24 2001-07-09 박종섭 폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326393A (ja) * 1996-06-04 1997-12-16 Sony Corp 半導体装置の製造方法
JPH10270447A (ja) * 1996-08-30 1998-10-09 Sanyo Electric Co Ltd 半導体装置の製造方法及び研磨液
JPH1098040A (ja) * 1996-09-20 1998-04-14 Nec Corp 半導体装置及びその製造方法
JPH10303295A (ja) * 1997-04-22 1998-11-13 Mitsubishi Electric Corp 半導体装置の製造方法
KR19990004929A (ko) * 1997-06-30 1999-01-25 김영환 반도체 집적회로의 평탄화 방법
JPH1197533A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd 半導体集積回路及びその製造方法
JPH11204642A (ja) * 1998-01-19 1999-07-30 Nec Corp 半導体装置およびその製造方法
KR20010063907A (ko) * 1999-12-24 2001-07-09 박종섭 폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300784A (zh) * 2018-09-30 2019-02-01 上海华力集成电路制造有限公司 半导体器件的介电层化学机械研磨方法

Similar Documents

Publication Publication Date Title
US20090140418A1 (en) Method for integrating porous low-k dielectric layers
US7061068B2 (en) Shallow trench isolation structures having uniform and smooth topography
WO2003017330A2 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
KR20010064084A (ko) 폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법
US7453152B2 (en) Device having reduced chemical mechanical planarization
KR20010063907A (ko) 폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법
US5872066A (en) Method of forming inter-metal dielectric layer for WVIA process
KR100557584B1 (ko) 반도체소자의 평탄화방법
KR100479816B1 (ko) 반도체소자의제조방법
US9401285B2 (en) Chemical mechanical planarization topography control via implant
KR100400332B1 (ko) 반도체소자의 평탄화방법
KR20010064082A (ko) 폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법
KR100483057B1 (ko) 반도체소자의평탄화방법
KR19990030756A (ko) 반도체소자의 평탄화방법
KR100536806B1 (ko) 반도체 소자의 제조 방법
KR100256821B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100693785B1 (ko) 반도체 메모리 소자의 층간절연막 형성 방법
KR100660340B1 (ko) 반도체 소자의 평탄화 방법
KR20040061097A (ko) 반도체 소자 제조방법
KR100732310B1 (ko) 반도체소자의 화학적 기계적 연마방법
KR20050118667A (ko) Ｃｍｐ 연마 방법 및 반도체 디바이스의 제조 방법
KR20000044854A (ko) 반도체 소자의 층간 절연막 형성 방법
JPH04278538A (ja) 半導体集積回路の製造方法
KR20030058593A (ko) 반도체소자의 화학적 기계적 연마용 슬러리 및 이를이용한 금속배선 콘택플러그 형성방법
KR20030049551A (ko) 반도체소자의 평탄화방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application