KR20010055541A - 오디오 디코더의 입력버퍼 제어장치 - Google Patents

오디오 디코더의 입력버퍼 제어장치 Download PDF

Info

Publication number
KR20010055541A
KR20010055541A KR1019990056760A KR19990056760A KR20010055541A KR 20010055541 A KR20010055541 A KR 20010055541A KR 1019990056760 A KR1019990056760 A KR 1019990056760A KR 19990056760 A KR19990056760 A KR 19990056760A KR 20010055541 A KR20010055541 A KR 20010055541A
Authority
KR
South Korea
Prior art keywords
data
input
synchronization
audio
unit
Prior art date
Application number
KR1019990056760A
Other languages
English (en)
Inventor
김명식
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990056760A priority Critical patent/KR20010055541A/ko
Publication of KR20010055541A publication Critical patent/KR20010055541A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4344—Remultiplexing of multiplex streams, e.g. by modifying time stamps or remapping the packet identifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/7921—Processing of colour television signals in connection with recording for more than one processing mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10685—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control input interface, i.e. the way data enter the buffer, e.g. by informing the sender that the buffer is busy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1843—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a cyclic redundancy check [CRC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 오디오 디코더의 입력버퍼 제어장치를 제공하기 위한 것으로, 이러한 본 발명은 시스템 디먹스 입력 포맷과 SPDIF 포맷으로 입력되는 시리얼 입력 비트스트림을 바이트 할당시켜 처리하는 먹싱부와; 시스템의 디먹스로부터 받은 시스템 기준 클럭을 가지고 오디오 신호와 비디오 신호 차이를 계산하는 계산부와; 상기 먹싱부 및 계산부와 연결되어, PES 패킷으로부터 PES 동기를 검출한 후 PES 헤더 정보를 파싱하여 순수 오디오 데이터인 ES 스트림을 검출하는 PES 파싱부와; 상기 먹싱부 및 PES 파싱부와 연결되어, AC-3, MPEG, Pro-Logic의 오디오 데이터에 대한 각 프레임의 동기검출, CRC 검출, 프레임 크기 점검을 수행하여 입력 버퍼에 프레임 단위로 라이트하는 버퍼제어부로 구성하여, GA 방식의 HDTV 수신기에서 오디오 디코더로 입력되는 PES 및 ES의 입력 데이터 버퍼를 제어할 수 있게 되는 것이다.

Description

오디오 디코더의 입력버퍼 제어장치{Apparatus for controlling input buffer in audio decoder}
본 발명은 멀티 미디어의 디지털 오디오 신호처리에 관한 것으로, 특히 GA(Grand Alliance) 방식의 HDTV(High Definition TeleVision) 수신기에서 오디오 디코더로 입력되는 PES(Packetized Elementary Stream, 패킷화 기본 스트림) 및 ES(Elementary Stream, 기본 스트림)의 입력 데이터 버퍼를 제어하기에 적당하도록 한 오디오 디코더의 입력버퍼 제어장치에 관한 것이다.
일반적으로 멀티미디어 시스템에서 많이 사용되는 오디오 신호 처리 방식은 AC-3, MPEG-1,2, Pro-Logic 방식 등이 사용되고 있으며, 이러한 오디오 신호 처리를 위해서는 많은 양의 데이터 처리 기능이 필요하며, 입력되는 오디오 데이터의 실시간 처리를 위해서는 일정 양의 버퍼와 이에 대한 제어가 요구된다.
종래에는 이러한 다양한 오디오 데이터 처리가 가능한 입력버퍼 제어를 위해 메모리와 DSP와 같은 전용 프로세서를 이용하여왔다.
그러나 AC-3, MPEG, Pro-Logic의 오디오 데이터를 처리하기 위해서는 각 모드에 따른 동기 신호 검출, 에러 검출, 프레임 크기 검출, AV 동기 보정을 수행해야 하는데, 이를 위해서는 많은 부분의 제어가 필요하며, 종래의 기술에서와 같이이러한 일련의 기능을 전용프로세서로 처리할 경우에는 하드웨어 자원이 상당히 커지게 되는 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 GA 방식의 HDTV 수신기에서 오디오 디코더로 입력되는 PES 및 ES의 입력 데이터 버퍼를 제어할 수 있는 오디오 디코더의 입력버퍼 제어장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 오디오 디코더의 입력버퍼 제어장치는,
시스템 디먹스 입력 포맷과 SPDIF 포맷으로 입력되는 시리얼 입력 비트스트림을 바이트 할당시켜 처리하는 먹싱부와; 시스템의 디먹스로부터 받은 시스템 기준 클럭을 가지고 오디오 신호와 비디오 신호 차이를 계산하는 계산부와; 상기 먹싱부 및 계산부와 연결되어, PES 패킷으로부터 PES 동기를 검출한 후 PES 헤더 정보를 파싱하여 순수 오디오 데이터인 ES 스트림을 검출하는 PES 파싱부와; 상기 먹싱부 및 PES 파싱부와 연결되어, AC-3, MPEG, Pro-Logic의 오디오 데이터에 대한 각 프레임의 동기검출, CRC 검출, 프레임 크기 점검을 수행하여 입력 버퍼에 프레임 단위로 라이트하는 버퍼제어부로 이루어짐을 그 기술적 구성상의 특징으로 한다.
도1은 본 발명이 적용되는 오디오 디코더의 블록구성도이고,
도2는 본 발명의 일실시예에 의한 오디오 디코더의 입력버퍼 제어장치의 블록구성도이며,
도3은 도2의 입력버퍼 제어장치의 입출력신호를 보인 블록구성도이고,
도4는 도2에서 계산부의 데이터 처리예를 보인 도면이며,
도5는 도2에서 계산부의 입출력 파형도이고,
도6은 일반적인 MPEG-1 오디오 계층1의 비트 스트림 구조도이며,
도7은 도2에서 버퍼제어부의 처리예를 보인 도면이고,
도8은 도3에서 입출력 신호의 설명을 보인 도면이며,
도9는 도1에서 디먹스와의 입출력 신호의 타이밍도이고,
도10은 도1에서 SPDIF와의 입출력 신호의 타이밍도이며,
도11은 오디오 동기신호 검출 장치의 블록구성도이다.
<도면의 주요 부분에 대한 부호의 설명>
50 : 입력버퍼 제어부 51 : 먹싱부
52 : 계산부 53 : PES 파싱부
54 : 버퍼제어부
이하, 상기와 같은 본 발명 오디오 디코더의 입력버퍼 제어장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.
먼저 본 발명은 HDTV 수신기용 오디오 디코더 ASIC(Applicable Specific Integrated Circuit) 내부에 사용되는 입력 버퍼 제어부의 설계로서, ASIC 칩의 크기를 줄이기 위해 전용 프로세서 보다 하드웨어 크기를 줄일 수 있는 장치를 개발한 것이다. 오디오 데이터의 입력은 AC-3, MPEG, Pro-Logic의 부호화된 데이터에 대한 시스템 디먹스 입력 포맷 및 SPDIF(Sony Philips Digital Interface) 포맷을 통해 각 모드에 대해 PES, ES 형태의 데이터를 받아 들이고, 오디오 입력 데이터에 대한 동기, CRC(Cyclic Redundancy Check), 프레임 크기 점검, AV 동기 등 많은 기능을 포함한다.
도1은 본 발명이 적용되는 오디오 디코더의 블록구성도이다.
이에 도시된 바와 같이, 일반적인 오디오 디코더에는 디먹스(10), SPDIF(20), 주제어부(30), 호스트(40) 등이 포함되고, 본 발명에 의해 입력버퍼 제어부(50)가 추가되었다.
도2는 본 발명의 일실시예에 의한 오디오 디코더의 입력버퍼 제어장치의 블록구성도이다.
이에 도시된 바와 같이, 시스템 디먹스 입력 포맷과 SPDIF 포맷으로 입력되는 시리얼 입력 비트스트림을 바이트 할당시켜 처리하는 먹싱부(51)와; 시스템의 디먹스(10)로부터 받은 시스템 기준 클럭을 가지고 오디오 신호와 비디오 신호 차이를 계산하는 계산부(52)와; 상기 먹싱부(51) 및 계산부(52)와 연결되어, PES 패킷으로부터 PES 동기를 검출한 후 PES 헤더 정보를 파싱하여 순수 오디오 데이터인 ES 스트림을 검출하는 PES 파싱부(53)와; 상기 먹싱부(51) 및 PES 파싱부(53)와 연결되어, AC-3, MPEG, Pro-Logic의 오디오 데이터에 대한 각 프레임의 동기검출, CRC 검출, 프레임 크기 점검을 수행하여 입력 버퍼에 프레임 단위로 라이트(Write)하는 버퍼제어부(54)로 구성된다.
상기에서 먹싱부(51)는, 디먹스(10)로부터 시리얼 오디오 비트스트림을 입력으로 받을 것인지 아니면 SPDIF 포맷의 데이터를 입력으로 받을 것인지를 결정하고, 오디오 디코더가 디코딩 모드(Decoding Mode)와 비 디코딩 모드(Non Decoding Mode)일 때 프레임의 시작 신호를 각 모드에 따라 선택한다.
상기에서 계산부(52)는, 비디오와 오디오 데이터의 동기를 위해 타임 스탬프 카운트(Time STAMP Count, STC)를 위한 STC를 입력받아 카운트를 수행하여 AV 동기 차를 계산하여 오디오 신호와 비디오 신호 차이를 계산한다.
상기에서 버퍼제어부(54)는, ES 입력 비트스트림 데이터가 AC-3으로 인코딩된 데이터일 경우 AC-3 데이터에 대한 프레임 동기(0x0b77)를 검출한 후 프레임 CRC1, CRC2를 점검하고, 입력 버퍼에 32비트 단위로 저장하며, 이때 AC-3 데이터에 대한 동기 검출은 두 번 연속 동기 검출이 되었을 경우에만 유효하다고 판단한다.
상기에서 버퍼제어부(54)는, ES 입력 비트스트림 데이터가 MPEG으로 인코딩된 데이터일 경우는 MPEG 프레임 데이터의 헤더 부분을 파싱하여 동기 점검을 수행하고, 비트레이트, 샘플링 주파수, 레이어 필드까지 점검하며, 동기 필드에 비트레이트, ID, 레이어, 샘플링 주파수 필드를 추가하여 동기를 검출한다.
이와 같이 구성된 본 발명에 의한 오디오 디코더의 입력버퍼 제어장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 본 발명은 오디오 디코더의 입력 데이터(AC-3, MPEG, Pro-Logic 부호화 데이터)를 제어하는 것으로, 시리얼 입력 비트 스트림을 바이트 할당시켜 PES 패킷으로부터 PES 동기를 검출한 후 PES 헤더 정보를 파싱하여 AV 동기를 위한 오디오와 비디오의 지연/개선(Delay/Advanced)을 계산한다. 또한 PES 패킷의 헤더 정보를 통해 순수 오디오 데이터인 ES 스트림을 검출하고, 오디오 데이터에 대한 동기 검출, CRC 점검, 프레임 크기 계산 등을 수행하고, 한 프레임 분에 해당하는 오디오 데이터를 입력 버퍼에 W장한 후 디코딩 시작 신호를 오디오 디코더의 주제어부(30)에 보낸 후 다음 오디오 데이터 프레임을 입력받아 역시 동기 검출, CRC 점검, 프레임 크기 계산 후 입력 버퍼에 저장하는 작업을 반복한다.
오디오 디코더로 입력되는 입력 데이터의 포맷은 시스템의 디먹스(10)로부터 입력되는 포맷과 SPDIF(20)로부터 입력되는 포맷 모두를 지원하도록 한다. 따라서 입력버퍼 제어부(50)에서는 이러한 시스템 디먹스 입력 포맷과 SPDIF 포맷의 데이터를 선택하기 위한 먹싱부(51)를 필요로 한다.
입력버퍼 제어부(50)의 서브 모듈은 크게 다음과 같이 구성된다.
* 먹싱부(51) : 시스템 디먹스 입력 포맷 및 SPDIF 포맷의 데이터 선택 기능 수행
* 계산부(52) : 오디오/비디오 데이터에 대한 동기를 위해 데이터간 지연/개선 계산 기능 수행
* PES 파싱부(53) : PES 패킷의 파싱 수행
* 버퍼제어부(54) : 입력버퍼 제어부(50)의 핵심부로서, AC-3, MPEG, Pro-Logic 등 입력 데이터의 형식에 따라 각 프레임 동기 검출, 에러 검출 등의 기능을 수행
도3은 도2의 입력버퍼 제어장치의 입출력신호를 보인 블록구성도이다.
따라서 시리얼 입력 데이터의 구성은 ADATA, ADEN, ADREQ, ADCLK로 구성된다. 입력 데이터의 형식은 SPDIF의 선택에 따라 시스템 디먹스 포맷(SPDIF = Low)과 SPDIF 포맷(SPDIF = High)이 선택된다.
또한 입력 데이터 형식이 시스템 디먹스인 경우는 ES에 따라 입력 데이터가 순수 오디오 데이터만을 포함하는 ES 스트림(ES = High), 오디오 데이터와 비디오 데이터가 포함된 PES 스트림(ES = Low)이 선택된다. 입력 데이터가 PES 스트림인 경우는 비디오와 오디오 데이터의 동기를 위해 타임 스탬프 카운트를 위한 STC[32:0]를 받아 90Hz로 카운트를 수행한다. 이 값을 오디오 디코더의 주제어부(30)에서 입력으로 받아 AV 동기를 맞추는데 사용한다.
이러한 본 발명의 동작을 좀더 상세히 설명하면 다음과 같다.
먼저 먹싱부(51)는 오디오 디코더의 입력 데이터에 대한 먹싱부로서 시스템 디먹스(10)로부터 시리얼 오디오 비트스트림을 입력으로 받을 것인지 아니면 SPDIF 포맷의 데이터를 입력으로 받을 것인지를 결정하는 모듈이다. 또한 오디오 디코더가 디코딩 모드(Decoding Mode)와 비 디코딩 모드(Non Decoding Mode)일 때 프레임의 시작 신호인 START_FLAG를 각 모드에 따라 선택한다.
계산부(52)는 오디오/비디오 동기를 위한 부분으로, 시스템의 디먹스(10)로부터 받은 시스템 기준 클럭을 가지고 오디오 신호와 비디오 신호 차이를 계산하는 모듈이다. AV 동기를 위한 계산 절차는 다음과 같다.
도4는 도2에서 계산부의 데이터 처리예를 보인 도면이고, 도5는 도2에서 계산부의 입출력 파형도이다.
국제 규격인 MPEG-2 시스템 ISO/IEC 13818-1에 의하면, 오디오 ES의 메인 버퍼 크기는 3584이다.
AC-3 규격에 의하면 오디오 비트스트림은 최소 비트 레이트가 32Kbps이다.
따라서 오디오/비디오의 최대 시간차는 다음과 같다.
3584/(32/8) = 0.875sec
PCR(Program Clock Reference)의 STC 33 비트 카운터는 1초당 90K를 카운트한다. 즉 90/msec이다.
AC-3의 오디오 블록 크기는 5.3msec이다.
이러한 결과로부터 PTS와 STC의 시간차를 표시하기 위해서는 1sec/5.3msec??200, 즉 8 비트가 필요하고, 또 오디오가 비디오에 비해 빠른가 늦은가를 나타내기 위한 플래그가 1비트 필요하기 때문에 총 9비트로 나타낼 수 있다.
또한 STC는 i2C 버스 인터페이스에서 PCR[32..0]을 입력받아 사용한다.
한편 PES 파싱부(53)에서 PES는 32비트 정도의 시프트 레지스터를 거쳐 신텍스(Syntax)를 점검한다.
한편 버퍼제어부(54)는 오디오 디코더의 핵심부로서 입력버퍼 제어부(50)의 거의 모든 기능을 수행한다.
따라서 오디오/비디오 데이터가 포함된 PES 패킷 비트스트림을 입력받아 PES 파싱부(53)에서 순수 오디오 데이터인 ES 스트림을 수출하여 버퍼 제어부(54)로 넘겨주면, 버퍼 제어부(54)는 이로부터 각 프레임의 동기 검출, 프레임 크기 점검, CRC 점검을 수행한 후 입력 버퍼에 32비트 단위로 저장하는 역할을 수행한다. 또한 버퍼 제어부(54)는 ES 입력 비트스트림 데이터의 타입에 따라 그 기능이 약간 차이가 있다.
먼저 ES 입력 비트스트림 데이터가 AC-3으로 인코딩된 데이터일 경우 AC-3 데이터에 대한 프레임 동기(0x0b77)를 검출한 후 프레임 CRC1, CRC2를 점검하고, 입력 버퍼에 32비트 단위로 저장하는 역할을 수행한다. 이때 AC-3 데이터에 대한 동기 검출은 두 번 연속 동기 검출이 되었을 경우에만 유효하다고 판단한다.
ES 입력 비트스트림 데이터가 MPEG으로 인코딩된 데이터일 경우는 CRC 점검을 하지 않는 대신 MPEG 프레임 데이터의 헤더 부분을 파싱하여 동기 점검은 물론 비트레이트, 샘플링 주파수, 레이어 필드(Layer Field)까지 점검한다. 또한 MPEG 프레임 데이터에서는 동기(11111111 : 12개의 "1") 값이 특정하지 않아 동기 검출 확률이 낮아 동기 필드에 비트레이트, ID, 레이어, 샘플링 주파수 필드를 추가하여 동기를 검출함으로서 동기 검출 확률을 높인다. MPEG 프레임 데이터의 비트스트림 포맷 및 동기 검출 방식은 도6의 일반적인 MPEG-1 오디오 계층1의 비트스트림 구조도와 같다.
도7은 도2에서 버퍼제어부의 처리예를 보인 도면이다.
그래서 4비트의 비트레이트 인덱스는 도7의 예에 따른다.
한편 도8은 도3에서 입출력 신호의 설명을 보인 도면이며, 도9는 도1에서 디먹스와의 입출력 신호의 타이밍도이고, 도10은 도1에서 SPDIF와의 입출력 신호의 타이밍도이며, 도11은 오디오 동기신호 검출 장치의 블록구성도이다.
그래서 상위 시스템인 디먹스(10)와 SPDIF(20)와 주제어부(30)와 호스트(40)와의 데이터전송을 수행한다.
이처럼 본 발명은 GA 방식의 HDTV 수신기에서 오디오 디코더로 입력되는 PES 및 ES의 입력 데이터 버퍼를 제어하게 되는 것이다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 발명에 의한 오디오 디코더의 입력버퍼 제어장치는 입력버퍼 제어부를 제공할 수 있고, 또한 AC-3, MPEG, Pro-Logic 등 KR 모드에 대해 동기신호 검출을 위한 카운터, PES 파싱부 등 많은 부분의 하드웨어 자원 공유함으로써 하드웨어 크기를 줄일 수 있는 효과가 있게 된다.

Claims (5)

  1. 오디오 디코더에 있어서,
    시스템 디먹스 입력 포맷과 SPDIF 포맷으로 입력되는 시리얼 입력 비트스트림을 바이트 할당시켜 처리하는 먹싱부와;
    시스템의 디먹스로부터 받은 시스템 기준 클럭을 가지고 오디오 신호와 비디오 신호 차이를 계산하는 계산부와;
    상기 먹싱부 및 계산부와 연결되어, PES 패킷으로부터 PES 동기를 검출한 후 PES 헤더 정보를 파싱하여 순수 오디오 데이터인 ES 스트림을 검출하는 PES 파싱부와;
    상기 먹싱부 및 PES 파싱부와 연결되어, AC-3, MPEG, Pro-Logic의 오디오 데이터에 대한 각 프레임의 동기검출, CRC 검출, 프레임 크기 점검을 수행하여 입력 버퍼에 프레임 단위로 라이트하는 버퍼제어부로 구성된 것을 특징으로 하는 오디오 디코더의 입력버퍼 제어장치.
  2. 제1항에 있어서, 상기 먹싱부는,
    디먹스로부터 시리얼 오디오 비트스트림을 입력으로 받을 것인지 아니면 SPDIF 포맷의 데이터를 입력으로 받을 것인지를 결정하고, 오디오 디코더가 디코딩모드와 비 디코딩 모드일 때 프레임의 시작 신호를 각 모드에 따라 선택하는 것을 특징으로 하는 오디오 디코더의 입력버퍼 제어장치.
  3. 제1항에 있어서, 상기 계산부는,
    비디오와 오디오 데이터의 동기를 위해 타임 스탬프 카운트를 위한 STC를 입력받아 카운트를 수행하여 AV 동기 차를 계산하여 오디오 신호와 비디오 신호 차이를 계산하는 것을 특징으로 하는 오디오 디코더의 입력버퍼 제어장치.
  4. 제1항에 있어서, 상기 버퍼제어부는,
    ES 입력 비트스트림 데이터가 AC-3으로 인코딩된 데이터일 경우 AC-3 데이터에 대한 프레임 동기를 검출한 후 프레임 CRC1, CRC2를 점검하고, 입력 버퍼에 32비트 단위로 저장하며, 이때 AC-3 데이터에 대한 동기 검출은 두 번 연속 동기 검출이 되었을 경우에만 유효하다고 판단하는 것을 특징으로 하는 오디오 디코더의 입력버퍼 제어장치.
  5. 제1항에 있어서, 상기 버퍼제어부는,
    ES 입력 비트스트림 데이터가 MPEG으로 인코딩된 데이터일 경우는 MPEG 프레임 데이터의 헤더 부분을 파싱하여 동기 점검을 수행하고, 비트레이트, 샘플링 주파수, 레이어 필드까지 점검하며, 동기 필드에 비트레이트, ID, 레이어, 샘플링 주파수 필드를 추가하여 동기를 검출하는 것을 특징으로 하는 오디오 디코더의 입력버퍼 제어장치.
KR1019990056760A 1999-12-10 1999-12-10 오디오 디코더의 입력버퍼 제어장치 KR20010055541A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990056760A KR20010055541A (ko) 1999-12-10 1999-12-10 오디오 디코더의 입력버퍼 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990056760A KR20010055541A (ko) 1999-12-10 1999-12-10 오디오 디코더의 입력버퍼 제어장치

Publications (1)

Publication Number Publication Date
KR20010055541A true KR20010055541A (ko) 2001-07-04

Family

ID=19625058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990056760A KR20010055541A (ko) 1999-12-10 1999-12-10 오디오 디코더의 입력버퍼 제어장치

Country Status (1)

Country Link
KR (1) KR20010055541A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434335B1 (ko) * 2001-11-27 2004-06-04 학교법인 한국정보통신학원 광 버스트 스위칭 네트워크의 제어패킷과 데이터 버스트생성방법
KR100943214B1 (ko) * 2007-06-07 2010-02-18 한국전자통신연구원 프로세스 간 통신을 이용한 오디오 복호화 장치 및 그 방법
KR100956821B1 (ko) * 2003-05-24 2010-05-11 엘지전자 주식회사 Ｐｖｒ 재생 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434335B1 (ko) * 2001-11-27 2004-06-04 학교법인 한국정보통신학원 광 버스트 스위칭 네트워크의 제어패킷과 데이터 버스트생성방법
KR100956821B1 (ko) * 2003-05-24 2010-05-11 엘지전자 주식회사 Ｐｖｒ 재생 방법
KR100943214B1 (ko) * 2007-06-07 2010-02-18 한국전자통신연구원 프로세스 간 통신을 이용한 오디오 복호화 장치 및 그 방법

Similar Documents

Publication Publication Date Title
CN1129325C (zh) 处理数字音频数据及管理数据中的误差的方法和获取音频信息的装置
JP5031972B2 (ja) コード化情報の送信における、受信情報に対する時間遅れを低減する方法
US7756233B2 (en) Data receiving device and data receiving method
US5621772A (en) Hysteretic synchronization system for MPEG audio frame decoder
US6680753B2 (en) Method and apparatus for skipping and repeating audio frames
US6674801B1 (en) Circuit for synchronizing picture and method therefor
CN106937137B (zh) 一种多通道数字音频编码音视频同步的方法
US6377588B1 (en) Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder
US20070174523A1 (en) Apparatus and method for generating bitstream of s/pdif data in hdmi
JP3052824B2 (ja) オーディオ再生時刻調整回路
CN1436001A (zh) 解码***中实现视频与音频同步的方法
US5987418A (en) Synchronous decoding of packetized audio for different reproduction modes
JP3644995B2 (ja) 符号化伝送方式におけるタイムスタンプ値演算方法
US20060170820A1 (en) Synchronization methods and systems for audio frame decoder
US6687305B1 (en) Receiver, CPU and decoder for digital broadcast
US6243032B1 (en) Decode apparatus that can accommodate dynamic change in sample data attribute during decoding process
KR20010055541A (ko) 오디오 디코더의 입력버퍼 제어장치
US20070162168A1 (en) Audio signal delay apparatus and method
US6006352A (en) Bitstream decoding apparatus with reduced error correction processing and decoding method
US6621817B1 (en) Transport packet parser
GB2359694A (en) Controlling offset of time stamp
JP2000308023A (ja) データ伝送方法およびデータ伝送装置
KR100672326B1 (ko) 디지털 방송 수신기의 복호 방법
JP2002016917A (ja) 動画像の時間情報復号方法
JP3945190B2 (ja) タイムスタンプ生成回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination